專利名稱：提高外延層電阻均勻性的方法、外延片及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種提高外延層電阻均勻性的方法、外延片及半導(dǎo)體器件。
背景技術(shù)：
對于半導(dǎo)體器件來說，需要外延層具有完美的晶體結(jié)構(gòu)，而且對外延層的厚度、導(dǎo)電類型、電阻率及電阻均勻性等方面均有一定的要求。半導(dǎo)體的電阻率一般隨著溫度、摻雜濃度、磁場強度及光照強度等因素的變化而改變。對于外延層與襯底片的組合及產(chǎn)品規(guī)格是由后道產(chǎn)品應(yīng)用所決定。電路與電子元件需要在外延層上制作完成，不同的應(yīng)用如MOS型中PM0S、NM0S、CM0S和雙極型中飽和型和非飽和型。隨著集成電路設(shè)計朝向輕、薄、短、小及省電化的發(fā)展趨勢，行動通訊、信息家電等產(chǎn)品無不力求節(jié)約能源消耗，對于外延產(chǎn)品要求也不斷苛刻。解決外延層電阻率的變化分布問題，不僅可以滿足外延片輕、薄、小、省電發(fā)展趨勢，還可以提高外延片后道電子元件的使用率，有效降低客戶端的產(chǎn)品成本。襯底，也稱為基板。目前大量使用的同質(zhì)外延片中，襯底與外延層的主體構(gòu)成的元素相同，均為硅。摻雜劑主要有η型元素及ρ型元素。η型元素包括砷AS、銻和磷(PH) ；ρ 型元素主要是硼元素?，F(xiàn)有的外延片，襯底與外延層兩者摻雜劑的種類和濃度不相同。如常用的一種外延片，其襯底為N型，即襯底中摻雜η型原子磷、砷或銻中的一種或幾種；其外延層摻雜有ρ 型原子硼。在外延片的生產(chǎn)過程中，存在著普遍的自摻雜現(xiàn)象。自摻雜是由于熱蒸發(fā)或者化學(xué)反應(yīng)的副產(chǎn)物對襯底的擴散，襯底中的硅及雜質(zhì)進入氣相，改變了氣相中的摻雜成分和濃度，從而導(dǎo)致了外延層中的雜質(zhì)實際分布偏離理想的情況。按產(chǎn)生的原因，自摻雜可分為氣相自摻雜、固相外擴散及系統(tǒng)自摻雜。氣相自摻雜的摻雜物主要來自晶圓的背面和邊緣固相外擴散。固相外擴散的摻雜物主要來自襯底的擴散，摻雜物在襯底與外延層的接觸面由襯底擴散至外延層。系統(tǒng)自摻雜的摻雜物來自氣體晶片，石墨盤和反應(yīng)爐腔體等外延片生產(chǎn)裝置的內(nèi)部。由自摻雜的產(chǎn)生原因可看出，外延片生產(chǎn)過程中，尤其是氣相外延的生產(chǎn)方法中， 自摻雜現(xiàn)象難以避免。如圖1所示為一種外延片的示意圖，由于自摻雜的影響，一般情況下，①處相對于外圈電阻率最高，②、③、④、⑤處次之，最邊緣的⑥、⑦、⑧、⑨處阻值相對更低。有些情況下也會存在邊緣處電阻率高于靠近圓心處電阻率的情況。衡量電阻均勻性的標(biāo)準通過計算公式可算出，計算公式電阻率均勻性=(MAX-MIN) *100% /(ΜΑΧ+ΜΙΝ)，MAX為9個點中最大電阻率數(shù)值，MIN為9個點中最小電阻率數(shù)值。通過此計算公式計算得出的均勻性數(shù)值越小，則其均勻性越高，外延片質(zhì)量越高。目前，對于外延片的電阻率均勻性可以接受范圍小于5%。而現(xiàn)有技術(shù)中的外延層，其電阻率均勻性最低也僅能達到2. 5%，按照現(xiàn)有技術(shù)生產(chǎn)，電阻率均勻性數(shù)值難以再降低。
3
襯底中的雜質(zhì)與外延層的雜質(zhì)的互相擴散，降低了外延層的電阻均勻性。如何改善雜質(zhì)擴散的情況，改善外延層電阻率均勻性，一向是業(yè)內(nèi)比較難以克服的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種提高外延層電阻均勻性的方法。為實現(xiàn)上述目的，本發(fā)明通過以下技術(shù)方案實現(xiàn)提高外延層電阻均勻性的方法，其特征在于，采用在N型襯底摻雜ρ型雜質(zhì)原子的方法。優(yōu)選地是，所述ρ型雜質(zhì)原子為硼原子。優(yōu)選地是，以襯底的體積為準，所述硼原子的摻雜量為2 X IO15 IX IO19個/cm3。優(yōu)選地是，所述N型襯底摻雜有磷、砷或銻中的至少一種元素。優(yōu)選地是，采用離子注入法將ρ型原子摻雜進入N型襯底。本發(fā)明的第二個目的是提供一種電阻率均勻性高的外延片。外延片，其特征在于，包括按照前述的方法生產(chǎn)的外延層。優(yōu)選地是，所述的外延片厚度大于5微米。更優(yōu)選地是，所述的外延片厚度小于140微米。本發(fā)明的第四個目的是提供一種半導(dǎo)體器件，其特征在于，包括前述的外延片。當(dāng)硅中摻入摻雜V族元素，如磷、砷AS或銻時，以電子導(dǎo)電為主，成為N態(tài)，即N型。 當(dāng)硅中摻入摻雜III族元素，如硼時，以空穴導(dǎo)電為主，成為P態(tài)，即P型。一般情況下，硅的生長速率相對保持穩(wěn)定。硼的摻入量將隨生長溫度上升而增加， 而磷和砷的摻入量卻隨溫度上升而下降。本申請發(fā)明人通過研究發(fā)現(xiàn)，當(dāng)N型襯底摻入ρ型元素，摻入極微量的電活性雜質(zhì)硼，襯底電導(dǎo)率就可降為原來的千分之一。因此，在N型襯底注入硼元素時，能大大降低外延片自摻雜的情況所引起的不良影響，提高外延層的電阻均勻性，可顯著的提升外延片質(zhì)量。外延電阻率均勻性是衡量一個外延生產(chǎn)企業(yè)實力的重要指標(biāo)之一，是一種制程能力高低的衡量指標(biāo)。電阻率均勻性優(yōu)良會保證后面工藝外延片上的每一個器件電性符合要求。若外延片電阻率均勻性不良，在后續(xù)工藝過程中，會大大增加邊緣器件報廢率，增加工藝成本及降低集成電路產(chǎn)品品質(zhì)。使用本發(fā)明中的襯底生產(chǎn)的外延片，外延層電阻率均勻性可以做到< 1. 5%，可降低后續(xù)生產(chǎn)成本，提高產(chǎn)品品質(zhì)。


圖1為一種外延片示意圖；圖2為本發(fā)明生產(chǎn)的外延片檢測點示意圖；圖3為距離邊緣2mm處的硼原子擴散長度曲線圖；圖4為外延片中心點處的硼原子擴散長度曲線圖；圖5為摻砷和摻磷的襯底中的硼原子擴散長度對比圖。
具體實施例方式下面結(jié)合實施例對本發(fā)明進行詳細的描述硼原子的摻雜方法可以采用以下方法通過離子注入的方法，在襯底制作二氧化硅或多晶硅的時候，摻入雜質(zhì)硼原子。在襯底制作二氧化硅的目的是為了減少微缺陷對硅片表面質(zhì)量影響或防止硅外延工藝過程中“重摻雜”硅片的自摻雜作用。離子植入法是利用施加高電壓，使各離子化的元素產(chǎn)生碰撞，進而產(chǎn)生物理性的取代。這時候，由于離子的經(jīng)過，使硅結(jié)晶遭受破壞，所以之后必須經(jīng)過RTP(快速退火處理)進行修復(fù)?，F(xiàn)在雜質(zhì)摻入技術(shù)的重心，已從傳統(tǒng)的熱擴散法，轉(zhuǎn)移到離子植入法+退火處理法。后者不但具有較佳的控制性，且為低溫制程，此外又有可計算雜質(zhì)原子摻入量的優(yōu)
點ο離子植入法的優(yōu)點在于其為低溫制程，且可操控植入量，此外利用光阻作為光罩， 可進行雜質(zhì)摻入的選擇，以及在基板內(nèi)任意深度摻入任意量的雜質(zhì)。離子植入是將離子經(jīng)高能加速，碰撞硅基板進行植入，因此也稱為離子注入。碰撞的離子，隨著入射能量(加速電壓)、離子種類、基板的狀態(tài)等不同，決定離子植入的深度，而離子經(jīng)過的路徑也伴隨結(jié)晶缺陷的產(chǎn)生。植入的離子在硅的單一晶格內(nèi)反復(fù)碰撞直到停止。離子植入法的設(shè)備隨著離子植入制程的廣泛使用，其裝置也相形重要。針對不同的應(yīng)用目的，必須選用適合劑量、加速電壓(植入能量)的離子植入裝置。目前離子植入裝置，區(qū)分為四種形式中電流離子植入機、高電流離子植入機、高能量離子植入機、低能量離子植入機。絕緣層的產(chǎn)生，也就是氧的植入等，需要使用高能量離子植入機。此外，源極/ 汲極的形成，適合于低能量、足夠電流的裝置，因此使用高電流離子植入機即可。硼原子的植入方法也可以采用現(xiàn)有技術(shù)中的其他方法，只要能將硼原子均勻分布植入N型襯底即可。檢測襯底摻雜的原子數(shù)量，可采用SRP、ICP-MS或SIMS 二次離子質(zhì)譜儀。其中， ICP-MS主要是用利用HF粹取表面金屬后檢測摻雜原子的數(shù)量。SIMS 二次離子質(zhì)譜儀具有超靈敏的微分子檢測能力、超高解析的多層外延縱深成分分布鑒別能力同時擁有快速的檢測速度與高精確度。利用離子擊穿樣品，樣品表面將濺射出中性原子、分子及其相關(guān)離子。 直接檢測被濺射處的離子訊號，是目前二次離子質(zhì)譜儀的檢測方式。在外延成分檢測與材料表面的成分檢測，成分檢測的靈敏度與定量的精確度是需要注意的事項。SIMS成分檢測的靈敏度為lppb。因此，SIMS有相當(dāng)優(yōu)越的微成分定量能力。N型襯底中植入的硼原子個數(shù)檢測方法也可以采用現(xiàn)有技術(shù)中的其他方法。實施例1-32中所摻入的硼原子個數(shù)如表1所示，以襯底體積為準，單位個/cm3。表 權(quán)利要求
1.提高外延層電阻均勻性的方法，其特征在于，采用在N型襯底摻雜P型雜質(zhì)原子的方法。
2.根據(jù)權(quán)利要求1所述的提高外延層電阻均勻性的方法，其特征在于，所述ρ型雜質(zhì)原子為硼原子。
3.根據(jù)權(quán)利要求1所述的提高外延層電阻均勻性的方法，其特征在于，以襯底的體積為準，所述硼原子的摻雜量為2 X IO15 1 X IO19個/cm3。
4.根據(jù)權(quán)利要求1所述的提高外延層電阻均勻性的方法，其特征在于，所述N型襯底摻雜有磷、砷或銻中的至少一種元素。
5.根據(jù)權(quán)利要求1所述的提高外延層電阻均勻性的方法，其特征在于，采用離子注入法將P型原子摻雜進入N型襯底。
6.外延片，其特征在于，包括按照權(quán)利要求1至5任一權(quán)利要求所述的方法生產(chǎn)的外延層。
7.根據(jù)權(quán)利要求5所述的外延片，其特征在于，所述的外延片厚度大于5微米。
8.半導(dǎo)體器件，其特征在于，包括權(quán)利要求6所述的外延片。
全文摘要
本發(fā)明公開了一種提高外延層電阻均勻性的方法，其特征在于，采用在N型襯底摻雜p型雜質(zhì)原子的方法。按照本發(fā)明技術(shù)方案生產(chǎn)的外延片，電阻率均勻性可以做到<1.5％，可降低后續(xù)生產(chǎn)成本，提高產(chǎn)品品質(zhì)。
文檔編號H01L21/02GK102420111SQ20111027382
公開日2012年4月18日 申請日期2011年9月15日 優(yōu)先權(quán)日2011年9月15日
發(fā)明者林志鑫, 鐘旻遠, 顧昱 申請人:上海晶盟硅材料有限公司