專利名稱：鰭型裝置系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言涉及鰭型裝置。
背景技術(shù)：
技術(shù)的進(jìn)步已產(chǎn)生更小且更強(qiáng)大的計(jì)算裝置。舉例來(lái)說(shuō)，當(dāng)前存在多種便攜式個(gè)人計(jì)算裝置，包含無(wú)線計(jì)算裝置，例如便攜式無(wú)線電話、個(gè)人數(shù)字助理(PDA)和傳呼裝置， 所述裝置體積小、重量輕且易于由用戶攜帶。更具體來(lái)說(shuō)，便攜式無(wú)線電話(例如，蜂窩式電話和因特網(wǎng)協(xié)議(IP)電話)可經(jīng)由無(wú)線網(wǎng)絡(luò)傳達(dá)聲音和數(shù)據(jù)包。另外，許多所述無(wú)線電話包含并入于其中的其它類型的裝置。舉例來(lái)說(shuō)，無(wú)線電話還可包含數(shù)字照相機(jī)、數(shù)字?jǐn)z像機(jī)、數(shù)字記錄器和音頻文件播放器。而且，所述無(wú)線電話可處理可執(zhí)行指令，包含可用以對(duì)因特網(wǎng)進(jìn)行存取的軟件應(yīng)用程序(例如，網(wǎng)頁(yè)瀏覽器應(yīng)用程序)。因而，這些無(wú)線電話可包含顯著的計(jì)算能力。鰭型場(chǎng)效應(yīng)晶體管(本文中稱為FinFET或FinFET晶體管)是包含從襯底突出的鰭形源極-漏極通道的場(chǎng)效應(yīng)晶體管。所述FinFET晶體管可以是可用于便攜式計(jì)算裝置中的有效節(jié)省空間的有源元件。FinFET裝置的一個(gè)用途是作為便攜式計(jì)算裝置中的存儲(chǔ)器的部分。

發(fā)明內(nèi)容
在特定實(shí)施例中，揭示一種制造晶體管的方法。所述方法包含在具有表面的襯底內(nèi)形成晶體管的柵極；以及在所述襯底內(nèi)形成內(nèi)埋氧化物(BOX)層。所述BOX層在第一 BOX 層面處鄰近于所述柵極。所述方法還包含形成凸起的源極-漏極通道(“鰭”)，使得所述鰭的至少一部分從所述襯底的所述表面延伸，其中所述鰭具有鄰近于第二 BOX層面的第一鰭面。在另一特定實(shí)施例中，揭示一種晶體管，其包含從襯底的表面突出的源極-漏極通道(“鰭”)。所述晶體管包含第一柵極，所述第一柵極在第一鰭面處電耦合到所述鰭且通過(guò)位于所述襯底內(nèi)的內(nèi)埋氧化物(BOX)層與所述鰭分離。在另一特定實(shí)施例中，揭示一種編程位單元的方法，所述方法包含在第一寫(xiě)入偏壓電壓下對(duì)位單元的第一柵極加偏壓，其中所述第一柵極電耦合到位單元的源極-漏極通道(“鰭”)。所述鰭具有源極端和漏極端，且從襯底突出。第一柵極通過(guò)位于所述襯底內(nèi)的內(nèi)埋氧化物(BOX)層與所述鰭分離。所述方法還包含在所述鰭的所述源極端與所述鰭的所述漏極端之間施加編程電壓。由所揭示實(shí)施例中的至少一者提供的一個(gè)特定優(yōu)點(diǎn)為，當(dāng)利用所描述的FinFET 晶體管作為存儲(chǔ)器中的位單元時(shí)，控制通過(guò)BOX層與鰭分離的柵極處的偏壓使得能夠增大存儲(chǔ)器刷新之間的時(shí)間周期，且功率消耗隨之減小。本發(fā)明的其它方面、優(yōu)點(diǎn)和特征將在審閱包含以下部分的完整申請(qǐng)案之后變得顯而易見(jiàn)[


]、[具體實(shí)施方式
]和[權(quán)利要求書(shū)]。

圖1是可用于存儲(chǔ)器裝置的位單元中的FinFET晶體管的第一說(shuō)明性實(shí)施例的圖；圖2是可用于存儲(chǔ)器裝置的位單元中的FinFET晶體管的第二說(shuō)明性實(shí)施例；圖3是可用于存儲(chǔ)器裝置的位單元中的FinFET晶體管的第三說(shuō)明性實(shí)施例；圖4是根據(jù)特定實(shí)施例的處于未加偏壓條件下的FinFET晶體管的能帶圖；圖5是根據(jù)特定實(shí)施例的FinFET晶體管的能帶圖，其說(shuō)明WRITE階段期間的第一柵極；圖6是根據(jù)特定實(shí)施例的FinFET晶體管的能帶圖，其說(shuō)明在HOLD階段期間對(duì)第一柵極加偏壓；圖7是根據(jù)特定說(shuō)明性實(shí)施例的在不同后柵極偏壓電壓下源極-漏極電流對(duì)時(shí)間的曲線圖；圖8是利用FinFET的存儲(chǔ)器的特定說(shuō)明性實(shí)施例的圖；圖9是制造晶體管的方法的特定說(shuō)明性實(shí)施例的流程圖；圖10是編程位單元的方法的特定說(shuō)明性實(shí)施例的流程圖；以及圖11是利用FinFET的電子裝置的特定說(shuō)明性實(shí)施例的框圖。
具體實(shí)施例方式圖1是FinFET晶體管的第一說(shuō)明性實(shí)施例的圖，所述FinFET晶體管大體上以100 來(lái)表示。FinFET晶體管100包含從襯底112的表面突出的源極-漏極通道102(“鰭”)。鰭 102位于內(nèi)埋氧化物(BOX)層110上，所述內(nèi)埋氧化物(BOX)層110位于襯底112內(nèi)。在特定說(shuō)明性實(shí)例中，襯底112是硅襯底。BOX層110形成硅襯底的一部分，所述硅襯底包含位于BOX層110下方的第一柵極108 (還稱為“底柵極”)。BOX層110在第一 BOX層面114處鄰近于第一柵極108。鰭102具有鄰近于BOX層110的第二 BOX層面122的第一鰭面116。 在特定說(shuō)明性實(shí)施例中，第一柵極108經(jīng)由BOX層110電耦合到鰭102。在特定說(shuō)明性實(shí)施例中，第一柵極108可操作以電耦合到第一偏壓源(未圖示)。第二柵極104(還稱為“前柵極”)經(jīng)定位而鄰近于鰭102的第二鰭面118。在特定說(shuō)明性實(shí)施例中，第二柵極104在第二鰭面118處電耦合到鰭102。在特定說(shuō)明性實(shí)施例中，第二柵極104可操作以電耦合到第二偏壓源(未圖示)。第三柵極106(還稱為“后柵極”)經(jīng)定位而鄰近于鰭102的第三鰭面120。在特定說(shuō)明性實(shí)施例中，第三柵極106在第三鰭面120處電耦合到鰭102。在特定說(shuō)明性實(shí)施例中，第三柵極106可操作以電耦合到第三偏壓源(未圖示)。根據(jù)所說(shuō)明的幾何結(jié)構(gòu)的FinFET晶體管100可包含硅絕緣體(SOI)技術(shù)。在操作中，可沿鰭102的縱向軸線103對(duì)鰭102加電偏壓，所述操作可使得電流沿平行于縱向軸線103的方向流動(dòng)?？赏ㄟ^(guò)第一柵極108來(lái)門控電流流動(dòng)，所述第一柵極108 經(jīng)由BOX層110耦合到鰭102。還可通過(guò)第二柵極104和第三柵極106來(lái)門控通過(guò)鰭102 的電流流動(dòng)。第一柵極108、第二柵極104和第三柵極106可各自獨(dú)立地加電偏壓，即，可獨(dú)立地對(duì)第一柵極108、第二柵極104和第三柵極106中的每一者加偏壓。在特定說(shuō)明性實(shí)施例中，晶體管100經(jīng)配置以通過(guò)以下操作而被編程將第一電偏壓施加到第一柵極108、將第二電偏壓施加到第二柵極104且將第三電偏壓施加到第三柵極106且通過(guò)沿鰭102的縱向軸線103對(duì)鰭102加電偏壓。在特定說(shuō)明性實(shí)施例中，當(dāng)對(duì)鰭102加偏壓時(shí)，多個(gè)空穴 (electrical hole)(本文中還稱為“空穴(hole)”)聚集于鰭102內(nèi)。柵極偏壓的組合可影響通過(guò)鰭102的電流流動(dòng)。通過(guò)允許柵極108、104和106中的每一者可獨(dú)立地加偏壓， 可以針對(duì)所述三個(gè)柵極中的任一者維持相對(duì)較低的偏壓電壓的方式來(lái)控制通過(guò)鰭102的電流流動(dòng)。當(dāng)在位存儲(chǔ)的保持(HOLD)階段期間維持每一柵極電壓的低的柵極偏壓時(shí)，所述低的柵極偏壓可導(dǎo)致較長(zhǎng)的刷新循環(huán)時(shí)間，且因此導(dǎo)致減小的功率消耗。圖2是FinFET晶體管的第二說(shuō)明性實(shí)施例的圖，所述FinFET晶體管大體上以 200來(lái)表示。FinFET晶體管200包含位于內(nèi)埋氧化物(BOX)層210上的源極-柵極通道 (鰭)202，所述內(nèi)埋氧化物(BOX)層210位于襯底212內(nèi)。在特定說(shuō)明性實(shí)例中，襯底212 是硅襯底。第一柵極208位于BOX層210下方。在特定說(shuō)明性實(shí)施例中，第一柵極208位于鄰近于BOX層210之處。在特定說(shuō)明性實(shí)施例中，第一柵極208在第一鰭面214處電耦合到鰭202。第二柵極204經(jīng)定位而在鰭202的第二鰭面216處鄰近于鰭202，且可通過(guò)柵極氧化物(未圖示)與鰭202分離。在特定說(shuō)明性實(shí)施例中，第二柵極204在第二鰭面216 處電耦合到鰭202。第三柵極206經(jīng)定位而在鰭202的第三鰭面218處鄰近于鰭202，且可通過(guò)另一氧化物層(未圖示)與鰭202分離。在特定說(shuō)明性實(shí)施例中，第三柵極206在第三鰭面218處電耦合到鰭202。第四柵極2M經(jīng)定位而鄰近于鰭202的第四鰭面220，且可通過(guò)另一氧化物層(未圖示)與鰭202分離。在特定說(shuō)明性實(shí)施例中，第四柵極224電耦合到鰭202的第四鰭面220。可沿鰭202的縱向軸線203對(duì)鰭202加偏壓，使得電流在平行于縱向軸線203的方向上流動(dòng)?？瑟?dú)立地對(duì)柵極208、204、206和224中的每一者加電偏壓。當(dāng)加偏壓時(shí)，柵極208、204、206和224中的每一者可影響通過(guò)鰭202的電流流動(dòng)量。具體而言，第一柵極 208經(jīng)由BOX層210電耦合到鰭202。通過(guò)獨(dú)立地對(duì)柵極208、204、206和224中的每一者加偏壓，與缺少可獨(dú)立地加偏壓的下部柵極的另一系統(tǒng)相比，可利用相對(duì)較低的偏壓電壓來(lái)控制沿鰭202的縱向軸線的電流流動(dòng)。在將FinFET晶體管200用作存儲(chǔ)裝置(如稍后將描述)的特定實(shí)施例中，在位存儲(chǔ)的HOLD階段期間在每一柵極處所維持的偏壓電壓的小的值可導(dǎo)致較長(zhǎng)的刷新循環(huán)時(shí)間，且因此導(dǎo)致減小的功率消耗。圖3是可用于存儲(chǔ)器裝置的位單元中的FinFET晶體管的第三說(shuō)明性實(shí)施例的圖， 所述FinFET晶體管大體上表示為300。FinFET晶體管300可用作多位存儲(chǔ)器(例如，將在圖8中描述的存儲(chǔ)器裝置)中的單位(single bit)存儲(chǔ)裝置。FinFET晶體管300包含位于內(nèi)埋氧化物(BOX)層310上的源極-漏極通道(鰭)302，所述內(nèi)埋氧化物(BOX)層310 位于襯底312內(nèi)。在特定說(shuō)明性實(shí)例中，襯底312是硅襯底。第一柵極304經(jīng)定位而鄰近于鰭302的第一面，且可通過(guò)薄氧化物層(未圖示)與鰭302分離。第二柵極306經(jīng)定位而鄰近于鰭302的第二面，且可通過(guò)另一薄氧化物層(未圖示)與鰭302分離。第三柵極 308經(jīng)定位而鄰近于鰭302的第三面，且可通過(guò)另一薄氧化物層(未圖示)與鰭302分離。在操作中，可獨(dú)立地對(duì)FinFET晶體管300的柵極304、306和308中的每一者加偏壓。另外，可沿鰭302的源極-漏極縱向軸線303對(duì)鰭302加偏壓，所述操作使得電流沿平行于源極-漏極縱向軸線303的方向流動(dòng)。對(duì)柵極304、306和308中的一者或一者以上加偏壓可控制沿鰭302的電流流動(dòng)。當(dāng)將FinFET晶體管300用作存儲(chǔ)器中的位存儲(chǔ)裝置時(shí)，與僅具有一或兩個(gè)可獨(dú)立地加偏壓的柵極的系統(tǒng)相比，寫(xiě)入(WRITE)操作和HOLD操作兩者均可在相對(duì)較低的柵極偏壓電壓下實(shí)現(xiàn)。圖4是可用作存儲(chǔ)器裝置的FinFET晶體管的能帶圖。根據(jù)特定實(shí)施例，大體上表示為400的能帶圖與在加偏壓之前FinFET晶體管的熱平衡條件相關(guān)聯(lián)。能帶圖400包含與FinFET晶體管的前柵極相關(guān)聯(lián)的第一區(qū)域412、與FinFET晶體管的鰭相關(guān)聯(lián)的第二區(qū)域 414和與FinFET晶體管的后柵極相關(guān)聯(lián)的第三區(qū)域416。在特定實(shí)施例中，前柵極是柵極 104、204或304，且后柵極分別是圖1、2或3的對(duì)應(yīng)柵極106、206或306。虛線402表示費(fèi)米能級(jí)(Fermi level)，其為跨越三個(gè)鄰近區(qū)域412、414和416的恒定能級(jí)。通過(guò)三個(gè)區(qū)域 412、414和416中的每一者的線404表示FinFET內(nèi)的價(jià)帶能級(jí)。出現(xiàn)在所述區(qū)域中的每一者中的線406表示FinFET內(nèi)的導(dǎo)帶能級(jí)。垂直條408表示使第一柵極(前柵極)與鰭分離的邊界。垂直條410表示使鰭與第二柵極(后柵極)分離的邊界。在特定實(shí)施例中，垂直條408和410是使對(duì)應(yīng)柵極與鰭分離的氧化物層。能帶圖400與在通過(guò)外部施加的電壓來(lái)對(duì)柵極加偏壓之前處于熱平衡下的FinFET晶體管相關(guān)聯(lián)。圖5是根據(jù)特定實(shí)施例的FinFET晶體管在WRITE階段期間的能帶圖。所述FinFET 晶體管包含位于BOX層下方的第一柵極、第二柵極(前柵極)和第三柵極(后柵極)。在說(shuō)明性實(shí)施例中，F(xiàn)inFET晶體管可以是圖1的FinFET晶體管100。區(qū)域512包含前柵極中的能帶階。區(qū)域514包含F(xiàn)inFET晶體管的鰭的內(nèi)部?jī)?nèi)的能帶階。區(qū)域516表示FinFET晶體管的后柵極中的能帶階。費(fèi)米能級(jí)502存在于區(qū)域512、514和516中的每一者中。前柵極相對(duì)于鰭的加偏壓和后柵極相對(duì)于鰭的加偏壓導(dǎo)致能帶515、504、513和506在勢(shì)壘508和 510處的“能帶彎折”。距離532表示在不對(duì)第一柵極加偏壓的情況下編程FinFET晶體管所需的后偏壓電壓。當(dāng)對(duì)第一柵極加偏壓時(shí)，從價(jià)帶504(無(wú)第一柵極偏壓)到價(jià)帶515(施加了第一柵極偏壓)發(fā)生價(jià)帶能量偏移526，且從導(dǎo)帶506(無(wú)第一柵極偏壓)到導(dǎo)帶513(施加了第一柵極偏壓)發(fā)生導(dǎo)帶能量偏移522。WRITE功能是經(jīng)由空穴(S卩，正電荷載流子)在鰭的最接近后柵極的內(nèi)部區(qū)域中的聚集來(lái)實(shí)現(xiàn)的。區(qū)域5 與在不對(duì)第一柵極加偏壓的情況下的空穴俘獲相關(guān)聯(lián)，而區(qū)域530與在施加第一柵極偏壓的情況下的空穴俘獲相關(guān)聯(lián)。距離534表示在對(duì)第一柵極加偏壓時(shí)編程FinFET晶體管所需的后偏壓電壓。由于對(duì)第一柵極加偏壓時(shí)的能帶偏移，與不對(duì)第一柵極加偏壓時(shí)相比，編程可在較低后柵極偏壓下發(fā)生。在特定實(shí)施例中，在較低后柵極偏壓下編程導(dǎo)致較長(zhǎng)的刷新循環(huán)時(shí)間，且因此導(dǎo)致較低的功率消耗。圖6是根據(jù)特定實(shí)施例的與FinFET晶體管相關(guān)聯(lián)的能帶圖，其說(shuō)明在HOLD階段期間對(duì)第一柵極加偏壓。在說(shuō)明性實(shí)施例中，F(xiàn)inFET晶體管可以是圖1的FinFET晶體管 100。所述能帶圖大體上表示為600。在特定說(shuō)明性實(shí)施例中，晶體管包含位于襯底內(nèi)的BOX 層下方的第一柵極、經(jīng)定位而鄰近于鰭的第二柵極(前柵極)和經(jīng)定位而鄰近于所述鰭的第三柵極(后柵極)。區(qū)域612對(duì)應(yīng)于所述前柵極。區(qū)域614對(duì)應(yīng)于FinFET晶體管的鰭。 區(qū)域616對(duì)應(yīng)于FinFET晶體管的后柵極。費(fèi)米能級(jí)指示于602處。展示尚未施加第一柵極加偏壓的價(jià)帶604和導(dǎo)帶606。展示已施加第一柵極加偏壓的經(jīng)偏移的價(jià)帶615和經(jīng)偏移的導(dǎo)帶613。由于第一柵極加偏壓，價(jià)帶604已偏移了量626，且由于第一柵極加偏壓，導(dǎo)帶606已偏移了量622。勢(shì)壘608和610分別表示鰭與前柵極和后柵極的分離。在說(shuō)明性實(shí)施例中，勢(shì)壘608和610與對(duì)應(yīng)氧化物層相關(guān)聯(lián)。在FinFET晶體管的可存儲(chǔ)位值的HOLD階段期間，電流由于鰭的縱向加偏壓而沿鰭的縱向方向流動(dòng)?？赏ㄟ^(guò)對(duì)柵極中的每一者加偏壓而影響所述電流。在特定實(shí)施例中， 可在獨(dú)立選定的偏壓電壓下對(duì)柵極中的每一者加偏壓。FinFET晶體管中的數(shù)據(jù)位的保持是經(jīng)由在鰭的接近于分離鰭與柵極的絕緣勢(shì)壘的區(qū)域中所俘獲的穩(wěn)態(tài)過(guò)?？昭舛榷?。 當(dāng)未對(duì)第一柵極加偏壓時(shí)，能帶圖600的鰭區(qū)域614中的空穴的過(guò)剩濃度俘獲于區(qū)域628 內(nèi)，且當(dāng)對(duì)第一柵極加偏壓時(shí)，所述過(guò)?？昭舛确@于區(qū)域630內(nèi)。在對(duì)第一柵極加偏壓之前，在632處展示建立HOLD狀態(tài)所需的后柵極偏壓，且在施加第一柵極偏壓的情況下，在 634處展示建立HOLD狀態(tài)所需的后柵極偏壓?？赡苄枰^小的后柵極偏壓電壓以維持施加了第一柵極偏壓的FinFET晶體管內(nèi)的HOLD狀態(tài)。圖7是根據(jù)特定說(shuō)明性實(shí)施例的FinFET晶體管的源極_漏極電流對(duì)時(shí)間的曲線圖。曲線圖700說(shuō)明當(dāng)將FinFET晶體管用作存儲(chǔ)器存儲(chǔ)位單元時(shí)在減小柵極偏壓電壓方面的特定優(yōu)點(diǎn)。FinFET晶體管已被編程以在HOLD階段中存儲(chǔ)數(shù)據(jù)位。曲線702表示已存儲(chǔ)數(shù)據(jù)位“1”且維持約-1. 0伏特的后柵極電壓的FinFET晶體管的隨時(shí)間變化的源極-漏極電流。 曲線704表示在約-1. 0伏特的后柵極偏壓電壓下具有所存儲(chǔ)數(shù)據(jù)位“0”的FinFET晶體管的隨時(shí)間變化的源極-漏極電流。電流差706是1 X ΙΟ"6秒之后所存儲(chǔ)位“ 1，，與所存儲(chǔ)位 “0”之間的源極-漏極電流值的差。大體上，702與704之間的電流值的差越大，則越易于確定所存儲(chǔ)位的值。隨著時(shí)間的推移，由于例如電子-空穴重組等因素，位“1”與位“0”之間的源極-漏極電流值的差趨于減少。舉例來(lái)說(shuō)，在指針710處，經(jīng)過(guò)的時(shí)間是約1 X ΙΟ"1秒，且 “1”與“0”之間的電流差708具有大約為電流差706的一半的值。量708與702之間的對(duì)應(yīng)經(jīng)過(guò)時(shí)間的差稱作“1”狀態(tài)與“0”狀態(tài)之間的半壽命。在-1.0V的后柵極電壓下，半壽命為約(IX IO^1-I X IO"6) ^ IX KT1 秒。相比之下，曲線714和716描繪針對(duì)為約_2. OV的后柵極偏壓的隨時(shí)間變化的源極-漏極電流。曲線714表示針對(duì)所存儲(chǔ)位“1”的源極-漏極電流，且曲線716表示針對(duì)所存儲(chǔ)位“0”的源極-漏極電流。在718處指示在約1 X 10_6秒處為“ 1”的所存儲(chǔ)位與為“0”的所存儲(chǔ)位的源極-漏極電流之間的差。在720處指示半壽命值，且通過(guò)指針722指示約2X 10_3 秒的對(duì)應(yīng)經(jīng)過(guò)時(shí)間。在-2. OV的后柵極電壓下，半壽命為約QX10_3-1X10_6) 2Χ10_3 秒。比較在1. OV之后偏壓下的半壽命710與在-2. OV之后偏壓下的半壽命722，可看出，在-1. OV的后柵極偏壓下操作的FinFET晶體管的半壽命是在_2. OV之后柵極偏壓下操作的FinFET晶體管的半壽命的約50倍。在較低偏壓電壓下操作后柵極導(dǎo)致存儲(chǔ)器刷新之間有較長(zhǎng)的時(shí)間間隔，且因此導(dǎo)致較低的功率消耗。具有三個(gè)或三個(gè)以上柵極的 FinFET (例如，圖1、圖2或圖3的FinFET晶體管)可在相比于單柵極FinFET晶體管或雙柵極FinFET晶體管較低的后柵極偏壓下操作，具有相應(yīng)較大的半壽命和存儲(chǔ)器刷新之間的較長(zhǎng)時(shí)間，且因此具有較低的功率消耗。圖8是利用FinFET的存儲(chǔ)器的特定說(shuō)明性實(shí)施例的圖，所述存儲(chǔ)器大體上表示為 800。存儲(chǔ)器800可包含多個(gè)FinFET晶體管，其中每一 FinFET晶體管經(jīng)配置以存儲(chǔ)單一數(shù)據(jù)位。每一 FinFET晶體管802、804、852、邪4、856和858經(jīng)配置以存儲(chǔ)一位的數(shù)據(jù)。可根據(jù)圖1、圖2或圖3來(lái)建構(gòu)所展示的FinFET晶體管中的每一者。所述存儲(chǔ)器包含第一柵極 WRITE和HOLD邏輯控制電路830，所述第一柵極WRITE和HOLD邏輯控制電路830用以控制 FinFET晶體管802、804、852、邪4、856和858中的每一者的對(duì)應(yīng)第一柵極。所述存儲(chǔ)器還包含第二柵極WRITE和HOLD邏輯控制電路840，所述第二柵極WRITE和HOLD邏輯控制電路840用以控制FinFET晶體管802、804、852、邪4、856和858中的每一者的對(duì)應(yīng)第二柵極。 所述存儲(chǔ)器還包含第三柵極WRITE和HOLD邏輯控制電路850，所述第三柵極WRITE和HOLD 邏輯控制電路850用以控制FinFET晶體管802、804、852、邪4、856和858中的每一者的對(duì)應(yīng)第三柵極。為了陳述的簡(jiǎn)單起見(jiàn)，如圖1中來(lái)建構(gòu)FinFET晶體管802、804、852、854、856 和858中的每一者。在操作期間，使用FinFET晶體管804作為代表性實(shí)例，可在基本上平行于源極-漏極通道(鰭)814的縱向軸線860的方向上施加源極-漏極偏壓。第一柵極816位于內(nèi)埋氧化物(BOX)層818下方，且BOX層818經(jīng)定位而鄰近于鰭814的第一面。第二柵極 806在第二面處鄰近于鰭814，且第三柵極812經(jīng)定位而在第三面處鄰近于鰭814。第一偏壓線擬4經(jīng)配置以對(duì)第一柵極816加偏壓。第二偏壓線820經(jīng)配置以對(duì)第二柵極806加偏壓，且第三偏壓線822經(jīng)配置以對(duì)第三柵極812加偏壓。由于沿鰭814的縱向軸線860所施加的縱向偏壓，電流808沿鰭814的縱向軸線從源極流動(dòng)到漏極。在FinFET晶體管804的 WRITE階段期間，選擇偏壓電壓并將其施加到線擬4、820和822中的每一者，從而導(dǎo)致鰭內(nèi)的電流808的特定值和空穴在鰭的內(nèi)部區(qū)域中的累積。在FinFET晶體管804的HOLD狀態(tài)期間，將通過(guò)線擬4和820以及822所施加的電壓設(shè)置在對(duì)應(yīng)的HOLD值。在FinFET晶體管804的擦除(ERASE)模式中，可將電子注入到鰭814的內(nèi)部中，從而中和過(guò)?？昭舛取？赏ㄟ^(guò)第一柵極WRITE和HOLD邏輯控制電路830來(lái)控制第一偏壓線824?？赏ㄟ^(guò)第二柵極WRITE和HOLD邏輯控制電路840來(lái)控制第二偏壓線820?？赏ㄟ^(guò)第三柵極WRITE 和HOLD邏輯控制電路850來(lái)控制第三偏壓線822。以類似方式，可通過(guò)對(duì)應(yīng)的偏壓線來(lái)控制存儲(chǔ)單一位數(shù)據(jù)的其它FinFET晶體管中的每一者，且又通過(guò)對(duì)應(yīng)控制電路對(duì)每一偏壓線加偏壓。舉例來(lái)說(shuō)，通過(guò)第二柵極WRITE和HOLD邏輯控制電路840來(lái)控制FinFET的對(duì)應(yīng)第二柵極中的每一者，通過(guò)第一柵極WRITE和HOLD邏輯控制電路830來(lái)控制第一柵極偏壓中的每一者，且通過(guò)第三柵極WRITE和HOLD邏輯控制電路850來(lái)控制FinFET的對(duì)應(yīng)第三柵極中的每一者。如圖4至6中所說(shuō)明，可在WRITE和HOLD階段期間使用較低的偏壓電壓以提供如參看圖7所解釋的益處。圖9是制造晶體管的方法的特定說(shuō)明性實(shí)施例的流程圖。在塊902處，在具有表面的襯底內(nèi)形成晶體管的柵極。移至塊904，在襯底內(nèi)形成內(nèi)埋氧化物(BOX)層使其在第一 BOX層面處鄰近于所述柵極。進(jìn)行至塊906，形成凸起的源極-漏極通道(鰭)，其中所述鰭的至少一部分從襯底的表面延伸，第一鰭面鄰近于BOX層的第二 BOX層面。所述柵極 (底柵極)經(jīng)由BOX層電耦合到所述鰭，且所述柵極可操作以電耦合到第一偏壓源。前進(jìn)至塊908，形成第二柵極(前柵極)，其在第二鰭面處電耦合到所述鰭。移至塊910，形成第三柵極(后柵極)，其在第三鰭面處電耦合到所述鰭。所述前柵極可操作以電耦合到第二偏壓源，且所述后柵極可操作以電耦合到第三偏壓源。前進(jìn)至塊912，視情況形成第四柵極，其在第四鰭面處電耦合到所述鰭。所述方法在塊914終止。
圖10是編程FinFET晶體管位單元(本文中還稱為“位單元”)的方法的特定說(shuō)明性實(shí)施例的流程圖。在塊1002，在第一 WRITE偏壓電壓下對(duì)FinFET晶體管位單元的底柵極 (本文中還稱為“第一柵極”)加偏壓，其中所述底柵極電耦合到位單元的源極-漏極通道 (“鰭”)，所述鰭具有源極端和漏極端且所述鰭從襯底突出，且其中所述底柵極通過(guò)位于襯底內(nèi)的內(nèi)埋氧化物(BOX)層與所述鰭分離。移至塊1004，視情況在第二 WRITE偏壓電壓下對(duì)前柵極(本文中還稱為“第二柵極”)加偏壓，所述前柵極在第二鰭面處電耦合到所述鰭。 前進(jìn)至塊1006，視情況在第三WRITE偏壓電壓下對(duì)后柵極(本文中還稱為“第三柵極”)加偏壓，所述后柵極在第三鰭面處電耦合到所述鰭。移至塊1008，視情況在第四WRITE偏壓電壓下對(duì)頂柵極(本文中還稱為“第四柵極”)加偏壓。前進(jìn)至1010，在鰭的源極端與漏極端之間縱向地施加編程電壓，從而使得源極-漏極電流流動(dòng)。移至塊1012，在第一 HOLD偏壓電壓下對(duì)位單元的底柵極加偏壓。在特定說(shuō)明性實(shí)施例中，第一 HOLD偏壓電壓不同于第一 WRITE偏壓電壓。移至塊1014，視情況可在第二 HOLD偏壓電壓下對(duì)前柵極加偏壓。在特定說(shuō)明性實(shí)施例中，第二 HOLD偏壓電壓不同于第二 WRITE偏壓電壓。移至塊1016，可在第三HOLD偏壓電壓下對(duì)后柵極加偏壓。在特定說(shuō)明性實(shí)施例中，第三HOLD偏壓電壓不同于第三WRITE偏壓電壓。進(jìn)行至塊1018，可在第四 HOLD偏壓電壓下對(duì)頂柵極加偏壓。在特定說(shuō)明性實(shí)施例中，第四HOLD偏壓電壓不同于第四 WRITE偏壓電壓。移至塊1020，在數(shù)據(jù)位的存儲(chǔ)期間將偏壓電壓維持在HOLD偏壓值。進(jìn)行至決策塊1022，進(jìn)行關(guān)于是否刷新所存儲(chǔ)位的決策。如果將刷新所存儲(chǔ)位，那么返回至塊1002，在第一 WRITE偏壓電壓下對(duì)位單元的底柵極加偏壓，且所述方法進(jìn)行至塊1004。如果在決策塊1022中，將不刷新所存儲(chǔ)位，那么進(jìn)行至決策塊1024，進(jìn)行關(guān)于是否擦除所述位單元的決策。如果將不擦除所述位單元，那么所述方法在塊10 處終止。如果將擦除所述位單元，那么進(jìn)行至塊1026，將電子注入到鰭中以擦除位單元。所述方法在塊 1028處終止。相比于在僅具有兩個(gè)柵極的FinFET晶體管中，F(xiàn)inFET晶體管具有三個(gè)可獨(dú)立地加電偏壓的柵極使得所述FinFET晶體管能夠通過(guò)較低的偏壓電壓來(lái)存儲(chǔ)數(shù)據(jù)位。如圖7 中所說(shuō)明，在較低偏壓電壓下保持?jǐn)?shù)據(jù)可導(dǎo)致存儲(chǔ)器刷新之間的較長(zhǎng)時(shí)間，且因此導(dǎo)致較低的功率消耗。具體而言，F(xiàn)inFET晶體管可經(jīng)建構(gòu)而具有第一柵極，所述第一柵極電耦合到鰭且位于內(nèi)埋氧化物(BOX)層下方。當(dāng)選擇性地對(duì)內(nèi)埋氧化物(BOX)層下方的柵極加偏壓時(shí)，與僅具有兩個(gè)柵極的FinFET晶體管中的對(duì)應(yīng)偏壓電壓相比，可在第二柵極和第三柵極的較低偏壓電壓下調(diào)用HOLD階段。參看圖11，描繪利用FinFET晶體管的電子裝置的特定說(shuō)明性實(shí)施例的框圖，所述電子裝置大體上表示為1100。裝置1100包含耦合到存儲(chǔ)器1132的處理器，例如，數(shù)字信號(hào)處理器(DSP) 1110。裝置1100還包含F(xiàn)inFET存儲(chǔ)器1164。在說(shuō)明性實(shí)例中，F(xiàn)inFET存儲(chǔ)器1164包含在圖1至3和8的系統(tǒng)中的一者或一者以上中所描繪的FinFET晶體管，所述 FinFET晶體管可根據(jù)圖4至7和10中的一者或一者以上來(lái)操作，且可根據(jù)圖9而形成，或其任何組合。盡管將FinFET存儲(chǔ)器1164描繪為數(shù)字信號(hào)處理器(DSP) 1110的部分，但在其它實(shí)施例中，F(xiàn)inFET存儲(chǔ)器1164可與DSP 1110分離。圖11還展示顯示控制器1126，其耦合到數(shù)字信號(hào)處理器1110且耦合到顯示器 11觀。編碼器/解碼器(CODEC) 1134還可耦合到數(shù)字信號(hào)處理器1110。揚(yáng)聲器1136和麥克風(fēng)1138可耦合到CODEC 1134。圖11還指示無(wú)線控制器1140，其可耦合到數(shù)字信號(hào)處理器1110且耦合到無(wú)線天線1142。在特定實(shí)施例中，F(xiàn)inFET存儲(chǔ)器1164、DSP 1110、顯示控制器1126、存儲(chǔ)器1132、 CODEC 1134和無(wú)線控制器1140包含在系統(tǒng)級(jí)封裝或系統(tǒng)芯片裝置1122中。在特定實(shí)施例中，輸入裝置1130和電源1144耦合到系統(tǒng)芯片裝置1122。此外，在特定實(shí)施例中，如圖 11中所說(shuō)明，顯示器1128、輸入裝置1130、揚(yáng)聲器1136、麥克風(fēng)1138、無(wú)線天線1142和電源1144是在系統(tǒng)芯片裝置1122外部。然而，顯示器1128、輸入裝置1130、揚(yáng)聲器1136、麥克風(fēng)1138、無(wú)線天線1142和電源1144中的每一者可耦合到系統(tǒng)芯片裝置1222的組件，例如，接口或控制器。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，結(jié)合本文中所揭示的實(shí)施例而描述的各種說(shuō)明性邏輯塊、配置、模塊、電路和算法步驟可實(shí)施為電子硬件、電腦軟件或兩者的組合。為了清楚地說(shuō)明硬件與軟件的此可互換性，各種說(shuō)明性組件、塊、配置、模塊、電路和步驟已在上文大體在其功能性方面加以描述。將所述功能性實(shí)施為硬件或是軟件取決于特定應(yīng)用和外加于整個(gè)系統(tǒng)的設(shè)計(jì)約束。對(duì)于每一特定應(yīng)用而言，所屬領(lǐng)域的技術(shù)人員可以變化的方式實(shí)施所描述的功能性，但不應(yīng)將所述實(shí)施決策解釋為導(dǎo)致脫離本發(fā)明的范疇。結(jié)合本文中所揭示的實(shí)施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中，或兩者的組合中。軟件模塊可駐存于隨機(jī)存取存儲(chǔ)器(RAM)、 快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PR0M)、可擦除可編程只讀存儲(chǔ)器 (EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、寄存器、硬盤(pán)、抽取式磁盤(pán)、壓縮光盤(pán)只讀存儲(chǔ)器(CD-ROM)，或此項(xiàng)技術(shù)中已知的任何其它形式的存儲(chǔ)媒體中。示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息和將信息寫(xiě)入到存儲(chǔ)媒體。在替代例中，存儲(chǔ)媒體可集成到處理器。處理器和存儲(chǔ)媒體可駐存于專用集成電路(ASIC)中。所述ASIC可駐存于計(jì)算裝置或用戶終端中。在替代例中，處理器和存儲(chǔ)媒體可作為離散組件駐存于計(jì)算裝置或用戶終端中。提供所揭示的實(shí)施例的前述描述以使任何所屬領(lǐng)域的技術(shù)人員能夠制作或使用所揭示的實(shí)施例。這些實(shí)施例的各種修改對(duì)于所屬領(lǐng)域的技術(shù)人員而言將顯而易見(jiàn)，且本文所界定的原理可在不脫離本發(fā)明的范疇的情況下應(yīng)用于其它實(shí)施例。因此，本發(fā)明并非希望限于本文中所展示的實(shí)施例，而應(yīng)符合可能與如權(quán)利要求書(shū)所界定的原理和新穎特征相一致的最廣泛范疇。
權(quán)利要求
1.一種制造晶體管的方法，所述方法包括 在具有表面的襯底內(nèi)形成晶體管的柵極；在所述襯底內(nèi)形成內(nèi)埋氧化物BOX層，所述BOX層在第一 BOX層面處鄰近于所述柵極；以及形成凸起的源極-漏極通道(“鰭”)，其中所述鰭的至少一部分從所述襯底的所述表面延伸，且其中所述鰭具有鄰近于所述BOX層的第二 BOX層面的第一鰭面。
2.根據(jù)權(quán)利要求1所述的方法，其中所述柵極經(jīng)由所述BOX層電耦合到所述鰭。
3.根據(jù)權(quán)利要求1所述的方法，其中所述柵極可操作以電耦合到第一偏壓源。
4.根據(jù)權(quán)利要求1所述的方法，其中所述柵極是底柵極，且所述方法進(jìn)一步包括形成前柵極，所述前柵極在第二鰭面處電耦合到所述鰭。
5.根據(jù)權(quán)利要求4所述的方法，其進(jìn)一步包括形成后柵極，所述后柵極在第三鰭面處電耦合到所述鰭。
6.根據(jù)權(quán)利要求5所述的方法，其中所述前柵極可操作以電耦合到第二偏壓源，且其中所述后柵極可操作以電耦合到第三偏壓源。
7.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括形成頂柵極，其中所述頂柵極在第四鰭面處電耦合到所述鰭。
8.一種晶體管，其包括源極-漏極通道(“鰭”)，其從襯底的表面突出；以及第一柵極，其在第一鰭面處電耦合到所述鰭，所述第一柵極通過(guò)位于所述襯底內(nèi)的內(nèi)埋氧化物BOX層與所述鰭分離。
9.根據(jù)權(quán)利要求8所述的晶體管，其進(jìn)一步包括在第二鰭面處電耦合到所述鰭的第二柵極。
10.根據(jù)權(quán)利要求9所述的晶體管，其進(jìn)一步包括在第三鰭面處電耦合到所述鰭的第三柵極。
11.根據(jù)權(quán)利要求10所述的晶體管，其中所述第一柵極、所述第二柵極和所述第三柵極可各自獨(dú)立地加電偏壓。
12.根據(jù)權(quán)利要求10所述的晶體管，其進(jìn)一步包括在第四鰭面處電耦合到所述鰭的第四柵極。
13.根據(jù)權(quán)利要求8所述的晶體管，其中所述晶體管經(jīng)配置以通過(guò)以下操作進(jìn)行編程 將第一電偏壓施加到所述第一柵極、將第二電偏壓施加到所述第二柵極且將第三電偏壓施加到所述第三柵極，且沿所述鰭的縱向軸線對(duì)所述鰭加電偏壓。
14.根據(jù)權(quán)利要求13所述的晶體管，其中當(dāng)對(duì)所述鰭加偏壓時(shí)，多個(gè)空穴聚集于所述鰭中。
15.一種對(duì)位單元進(jìn)行編程的方法，所述方法包括在第一寫(xiě)入偏壓電壓下對(duì)位單元的第一柵極加偏壓，其中所述第一柵極在第一鰭面處電耦合到所述位單元的源極-漏極通道(“鰭”)，所述鰭具有源極端和漏極端且所述鰭從襯底突出，其中所述第一柵極通過(guò)位于所述襯底內(nèi)的內(nèi)埋氧化物BOX層與所述鰭分離；以及在所述鰭的所述源極端與所述鰭的所述漏極端之間施加編程電壓。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括在第二寫(xiě)入偏壓電壓下對(duì)耦合到所述鰭的第二柵極電偏壓，其中所述第二柵極在第二鰭面處電耦合到所述鰭。
17.根據(jù)權(quán)利要求16所述的方法，其進(jìn)一步包括在第三寫(xiě)入偏壓電壓下對(duì)耦合到所述鰭的第三柵極加電偏壓，其中所述第三柵極在第三鰭面處電耦合到所述鰭。
18.根據(jù)權(quán)利要求17所述的方法，其中所述第一柵極、所述第二柵極和所述第三柵極可各自獨(dú)立地加偏壓。
19.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括在第四寫(xiě)入偏壓電壓下對(duì)耦合到所述鰭的第四柵極電偏壓，其中所述第四柵極在第四鰭面處電耦合到所述鰭。
20.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括在預(yù)定時(shí)間段之后在第一保持偏壓電壓下對(duì)所述第一柵極加偏壓，其中所述第一保持偏壓電壓不同于所述第一寫(xiě)入偏壓電壓。
全文摘要
本發(fā)明揭示一種鰭型裝置系統(tǒng)和方法。在特定實(shí)施例中，揭示一種制造晶體管的方法，其包含在具有表面的襯底內(nèi)形成晶體管的柵極，以及在所述襯底內(nèi)形成內(nèi)埋氧化物BOX層，所述BOX層在第一BOX層面處鄰近于所述柵極。所述方法還包含形成凸起的源極-漏極通道(“鰭”)，其中所述鰭的至少一部分從所述襯底的所述表面延伸，且其中所述鰭具有鄰近于所述BOX層的第二BOX層面的第一鰭面。
文檔編號(hào)H01L21/336GK102576730SQ201080047779
公開(kāi)日2012年7月11日 申請(qǐng)日期2010年9月1日 優(yōu)先權(quán)日2009年9月2日
發(fā)明者宋森秋, 穆罕默德·哈?！ぐ⒉?拉赫馬, 韓秉莫 申請(qǐng)人:高通股份有限公司