專利名稱：一種三維多值非揮發(fā)存儲器的制備方法
技術領域：
本發(fā)明涉及微電子制造及存儲器技術領域，尤其涉及一種具有三維集成特性、局域化存儲電荷的三維多值非揮發(fā)存儲器的制備方法。
背景技術：
目前的微電子產品主要分為邏輯器件與存儲器件兩大類，而現今幾乎所有的電子產品中都需要用到存儲器件，因而存儲器件在微電子領域占有非常重要的地位。存儲器件一般可分為揮發(fā)性存儲器與非揮發(fā)存儲器。非揮發(fā)性存儲器的主要特點是在不加電的情況下也能夠長期保持存儲的信息。它既有只讀存儲器(ROM)的特點，又有很高的存取速度，而且易于擦除和重寫，功耗較小。隨著多媒體應用、移動通信等對大容量、低功耗存儲的需要， 非揮發(fā)性存儲器，特別是閃速存儲器(Flash)，所占半導體器件的市場份額變得越來越大， 也越來越成為一種相當重要的存儲器類型。傳統(tǒng)的Flash存儲器是采用多晶硅薄膜浮柵結構的硅基非揮發(fā)存儲器，器件隧穿介質層(一般是氧化層)上的一個缺陷即會形成致命的放電通道。電荷俘獲型存儲器利用俘獲層中電荷局域化存儲的特性，實現分立電荷存儲，隧穿介質層上的缺陷只會造成局部的電荷泄漏，這樣使電荷保持更加穩(wěn)定。更為重要的是，利用這種電荷局域化存儲特性，可在單個器件中實現多個相對獨立的物理存儲點，從而實現多值存儲，從根本上提高存儲密度。傳統(tǒng)的Flash存儲器采用平面結構，垂直結構存儲器可以有效利用側墻表面，形成垂直溝道，增大溝道面積，從而獲得更優(yōu)的器件性能。隨著微電子技術的迅猛發(fā)展，半導體器件的尺寸進一步按比例縮小，除了對非揮發(fā)存儲器的編程、擦除、保持性能的要求不斷提高外，實現高密度存儲從而獲得更低的成本成為非揮發(fā)存儲器發(fā)展中的重點。三維集成技術是提高存儲密度的有效方法之一。專利號為US5825^6的專利描述了一種三維結構只讀存儲器。專利號為US20080023747的專利公開了基于多疊層結構的半導體存儲器件陣列的構成與制備方法。以上專利中所述存儲陣列存儲密度均有可進一步提高的空間。

發(fā)明內容
(一)要解決的技術問題有鑒于此，本發(fā)明的主要目的在于提供一種三維多值非揮發(fā)存儲器的制備方法， 以提高存儲密度，獲得性能優(yōu)的多值存儲器，并能與傳統(tǒng)的硅平面CMOS工藝相兼容，降低成本。( 二 )技術方案為達到上述目的，本發(fā)明提供了一種三維多值非揮發(fā)存儲器的制備方法，該方法包括在半導體襯底上形成疊層結構；形成溝道區(qū)域及源/漏摻雜區(qū)；
形成柵介質層及柵極區(qū)；分別由源/漏摻雜區(qū)及柵極區(qū)引出位線及字線，形成三維多值非揮發(fā)存儲器。上述方案中，所述半導體襯底為硅片或鍺硅片。上述方案中，所述疊層結構為二氧化硅與氮化硅。上述方案中，所述溝道區(qū)域，其采用的材料為外延生長得到的單晶硅，或淀積形成的多晶硅，或者為無定形硅淀積后退火形成的多晶硅。上述方案中，所述源/漏摻雜區(qū)，其采用的材料為與溝道區(qū)摻雜類型相反的重摻雜多晶硅，或者為經處理后形成重摻雜單晶硅。上述方案中，所述源/漏摻雜區(qū)，其摻雜條件相同，形成對稱的源區(qū)與漏區(qū)，且沿溝道區(qū)周期分布。上述方案中，所述柵介質層，自溝道區(qū)由里向外，依次由隧穿介質層、電荷存儲層、 電荷阻擋層構成；其中隧穿介質層為二氧化硅、高k材料或由多層材料堆疊而成的結構；電荷存儲層采用的材料為氮化硅、高k材料或堆疊結構；電荷阻擋層采用的材料二氧化硅、金屬氧化物或由多層材料堆疊而成的結構。上述方案中，所述柵介質層位于相鄰溝道區(qū)之間、堆疊結構中移除氮化硅后的位置，堆疊結構中的二氧化硅用于隔離上下柵極；所述柵極區(qū)采用的材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結構。上述方案中，所述位線，由源/漏區(qū)域引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結構。上述方案中，所述字線，由柵極區(qū)域上引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結構。(三)有益效果從上述技術方案可以看出，本發(fā)明具有以下有益效果1、本發(fā)明提供的這種三維多值非揮發(fā)存儲器，綜合利用了電荷俘獲層中電荷局域化存儲的性質和三維結構的空間特性，在單個器件中獲得多個物理存儲點，實現多值存儲， 在存儲器件陣列上形成三維集成，從而根本上提高了存儲密度。2、本發(fā)明提供的這種三維多值非揮發(fā)存儲器，可獲得較優(yōu)的編程、擦除、保持等器件性能。3、本發(fā)明提供的這種三維多值非揮發(fā)存儲器，電荷俘獲型多值非揮發(fā)存儲器制備工藝與傳統(tǒng)的硅平面CMOS工藝兼容，可采用傳統(tǒng)存儲器陣列結構集成，利于廣泛應用。


圖1至圖10是本發(fā)明所述三維多值非揮發(fā)存儲器制備流程示意圖；圖11為本發(fā)明提供的三維多值非揮發(fā)存儲器單層等效電路圖；圖12為本發(fā)明提供的三維多值非揮發(fā)存儲器三維等效電路示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。
圖1至圖10是用來說明本發(fā)明一個實施例的制備流程示意圖。圖1是本實施例中在半導體襯底上形成堆疊結構的過程。半導體襯底101為硅片、鍺硅片、其他類似半導體材料或是包含外延硅層、鍺硅層的多層襯底材料。10h、102b、 102c、102d、102e為二氧化硅或其它具有類似性質的材料，103a、103bU03cU03d為氮化硅或其它具有相似性質的材料。如圖所示，二氧化硅或其它具有類似性質的材料與氮化硅或其它具有相似性質的材料依次堆疊，形成堆疊結構。其工藝方法為化學氣相沉積(CVD)或原子層沉積(ALD)等。圖2是本實施例中刻蝕堆疊結構的過程。201為刻蝕所形成的區(qū)域，可由光刻膠或硬質掩模等定義201圖形，刻蝕后露出襯底101。圖3是本實施例中形成溝道區(qū)的過程。溝道區(qū)301填充刻蝕所打開的201區(qū)域， 采用多晶硅淀積后刻蝕的方法。圖4是本實施例中形成源/漏摻雜區(qū)的過程。源/漏摻雜區(qū)401材料為與溝道區(qū)摻雜類型相反的重摻雜多晶硅。由光刻膠或硬質掩模等定義401圖形，對溝道區(qū)刻蝕后露出襯底101，淀積源/漏摻雜區(qū)材料，填充刻蝕所打開的區(qū)域，平坦化。源/漏摻雜區(qū)摻雜條件相同，即形成了對稱的源區(qū)與漏區(qū)，沿溝道區(qū)周期分布。圖5是本實施例中形成打開堆疊區(qū)域的過程?？障?01位于相鄰溝道區(qū)之間，與溝道區(qū)平行，周期排布。由光刻膠或硬質掩模等定義501圖形，對堆疊結構進行干法刻蝕， 至露出襯底101，形成打開的區(qū)域。圖6是本實施例中腐蝕堆疊結構的過程。采用濕法腐蝕工藝，由于所選用的腐蝕液對二氧化硅與氮化硅材料的選擇刻蝕，可以在溝道區(qū)上去除氮化硅的同時留下二氧化硅，從而形成空間106a、106b、106c、106d。圖7為本實施例中形成柵介質層的過程。自溝道區(qū)由里向外，依次淀積由隧穿介質層、電荷存儲層、電荷阻擋層構成的柵介質層701。其中隧穿介質層為二氧化硅、high-k 材料、其它具有類似性質的材料或由多層材料堆疊具有類似性質的結構，電荷存儲層材料為氮化硅、high-k材料、其它具有電荷存儲能力的材料或堆疊結構，電荷阻擋層材料二氧化硅、金屬氧化物、其它具有類似性質的材料或由多層材料堆疊具有類似性質的結構。各薄層厚度可根據所用材料不同調整，并控制使柵介質層未填滿空間106a、106b、106c、106d。圖8為本實施例中形成柵極區(qū)的過程。柵極材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊具有類似性質的結構。采用淀積方法填充空間106a、106b、106c、106d及501， 刻蝕后形成柵極區(qū)域108a、108b、108c、108d。由柵極區(qū)域上進一步引出并按要求連接形成字線，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊具有類似性質的結構。圖9為本實施例中進行柵極區(qū)隔離的過程。隔離介質材料為二氧化硅或其它具有類似性質的材料。采用淀積的方法以隔離介質901填充前一步刻蝕打開的空間，再以CMP 工藝獲得平整的表面。圖10為本實施例中引出源/漏區(qū)形成位線的過程。位線由源/漏區(qū)引出，沿與溝道區(qū)垂直方向連接，llla、lllb、lllc、llld材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊具有類似性質的結構。由上述可知，在本發(fā)明的實施例中，綜合利用了電荷俘獲層中電荷局域化存儲的性質和垂直堆疊結構的空間特性，在單個器件中獲得多個物理存儲點，實現多值存儲，在存
5儲器件陣列上形成三維集成，從而根本上提高了存儲密度。同時本發(fā)明存儲器可獲得較優(yōu)的編程、擦除、保持等器件性能。本發(fā)明電荷俘獲型多值非揮發(fā)存儲器制備工藝與傳統(tǒng)的硅平面CMOS工藝兼容，可采用傳統(tǒng)存儲器陣列結構集成，利于廣泛應用。
以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種三維多值非揮發(fā)存儲器的制備方法，其特征在于，該方法包括在半導體襯底上形成疊層結構；形成溝道區(qū)域及源/漏摻雜區(qū)；形成柵介質層及柵極區(qū)；分別由源/漏摻雜區(qū)及柵極區(qū)引出位線及字線，形成三維多值非揮發(fā)存儲器。
2.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述半導體襯底為硅片或鍺硅片。
3.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述疊層結構為二氧化硅與氮化硅。
4.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述溝道區(qū)域，其采用的材料為外延生長得到的單晶硅，或淀積形成的多晶硅，或者為無定形硅淀積后退火形成的多晶硅。
5.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述源/漏摻雜區(qū)，其采用的材料為與溝道區(qū)摻雜類型相反的重摻雜多晶硅，或者為經處理后形成重摻雜單晶硅。
6.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述源/漏摻雜區(qū)，其摻雜條件相同，形成對稱的源區(qū)與漏區(qū)，且沿溝道區(qū)周期分布。
7.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述柵介質層，自溝道區(qū)由里向外，依次由隧穿介質層、電荷存儲層、電荷阻擋層構成；其中隧穿介質層為二氧化硅、高k材料或由多層材料堆疊而成的結構；電荷存儲層采用的材料為氮化硅、 高k材料或堆疊結構；電荷阻擋層采用的材料二氧化硅、金屬氧化物或由多層材料堆疊而成的結構。
8.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述柵介質層位于相鄰溝道區(qū)之間、堆疊結構中移除氮化硅后的位置，堆疊結構中的二氧化硅用于隔離上下柵極；所述柵極區(qū)采用的材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結構。
9.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述位線， 由源/漏區(qū)域引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結構。
10.根據權利要求1所述的三維多值非揮發(fā)存儲器的制備方法，其特征在于，所述字線，由柵極區(qū)域上引出并按要求連接，材料為多晶硅、金屬、金屬硅化物或由多層材料堆疊而成的結構。
全文摘要
本發(fā)明公開了一種三維多值非揮發(fā)存儲器的制備方法，屬于微電子制造及存儲器技術領域。所述多值非揮發(fā)存儲器具有立體結構，基于電荷局域存儲的特性，每個單元具有多個物理存儲點，從而實現多值存儲的特性?；趩蝹€器件的立體結構，可以實現存儲器陣列三維集成，從而大幅度提高存儲密度。本發(fā)明三維多值非揮發(fā)存儲器密度高、易集成，采用現有存儲器制造工藝即可實現，有利于本發(fā)明的推廣和應用。
文檔編號H01L21/8247GK102569203SQ201010597578
公開日2012年7月11日 申請日期2010年12月20日 優(yōu)先權日2010年12月20日
發(fā)明者劉明, 朱晨昕, 王琴, 王艷花, 閆峰, 霍宗亮, 龍世兵 申請人:中國科學院微電子研究所