專利名稱：半導(dǎo)體裝置與其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體凸塊的工藝，特別涉及一種導(dǎo)電柱的結(jié)構(gòu)及其形成方法。
背景技術(shù)：
在半導(dǎo)體元件的封裝技術(shù)中，倒裝芯片封裝技術(shù)扮演一種重要的角色，倒裝芯片的微電子組件包含面朝下的電子元件，其使用焊錫凸塊作為內(nèi)連線，直接電性連接在例如為電路板的基板上。因為倒裝芯片封裝在尺寸、效能以及適應(yīng)性上遠較其他封裝方式具有優(yōu)勢，倒裝芯片封裝的使用已經(jīng)顯著地成長。近年來，導(dǎo)電柱技術(shù)已逐漸發(fā)展，利用銅柱取代焊錫凸塊的使用而將電子元件連接至基底上。銅柱技術(shù)可達到較焊錫凸塊架橋方式更微細的間距，降低電路的電容負載，并允許電子元件執(zhí)行較高的頻率。最近，已經(jīng)發(fā)展出貫穿硅導(dǎo)通孔(TSV)，以作為增加內(nèi)連接電子元件密度的方法之一。貫穿硅導(dǎo)通孔借由在ζ軸形成內(nèi)連線而達到較短的內(nèi)連線，此內(nèi)連線是經(jīng)由例如為晶片的基底，由基底的正面形成導(dǎo)通孔延伸至背面而產(chǎn)生。貫穿硅導(dǎo)通孔對于在堆疊的晶片、 堆疊的芯片和/或上述的組合形成內(nèi)連線方面也是很有用的。然而，導(dǎo)電柱技術(shù)與貫穿硅導(dǎo)通孔技術(shù)的結(jié)合存在許多挑戰(zhàn)，在傳統(tǒng)的工藝中，貫穿硅導(dǎo)通孔由基底的正面延伸至基底的一預(yù)定深度處而形成，導(dǎo)電柱在基底的正面上形成，貫穿硅導(dǎo)通孔借由化學(xué)機械研磨(CMP)法研磨基底的背面而暴露出來，施加在背面的壓力經(jīng)由這些柱體轉(zhuǎn)移至正面，但是如果這些柱體沒有均勻地分布在正面上，施加在背面的壓力將不會均勻地分布，造成背面的研磨不均勻。不均勻的研磨會造成這些貫穿硅導(dǎo)通孔的長度改變，并且造成不均勻的背面，而不均勻的背面將會對于后續(xù)在背面上的微影工藝造成不利的影響。因此，業(yè)界亟需一種結(jié)合導(dǎo)電柱與貫穿硅導(dǎo)通孔的制造方法，以滿足工藝的可靠度以及高度整合性的要求。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體裝置與其制造方法，已改善前述的公知問題。本發(fā)明所提供的各種實施例可用來減緩傳統(tǒng)柱體工藝的缺點，例如，各種實施例可在化學(xué)機械研磨期間減薄基底時，使得背面深度達到一致性。依據(jù)本發(fā)明的一實施例，提供一種第一半導(dǎo)體裝置，包括半導(dǎo)體基底，具有第一表面與第二表面，其中半導(dǎo)體基底包含多個元件位于第一表面上；多個貫穿硅導(dǎo)通孔 (TSVs)，設(shè)置在半導(dǎo)體基底內(nèi)，由第一表面延伸至第二表面；保護層覆蓋在半導(dǎo)體基底的第一表面上的所述多個元件之上；多個有源導(dǎo)電柱設(shè)置在保護層上，具有第一高度，其中每個有源導(dǎo)電柱與所述多個元件中的至少一個電性連接；以及多個偽柱設(shè)置在保護層上，具有第二高度，其中每個偽柱與所述多個元件電性隔絕，其中第一高度與第二高度大抵相同。依據(jù)本發(fā)明的另一實施例，提供一種在第一半導(dǎo)體裝置形成多個導(dǎo)電柱的方法，包括提供半導(dǎo)體基底，該基底具有第一表面與第二表面，其中半導(dǎo)體基底包含多個元件位于第一表面上；形成多個貫穿硅導(dǎo)通孔(TSVs)在半導(dǎo)體基底內(nèi)，由第一表面延伸至第二表面；形成保護層在半導(dǎo)體基底的第一表面上；形成多個有源導(dǎo)電柱在保護層上，其中每個有源導(dǎo)電柱具有第一高度，且與所述多個元件中的至少一個電性連接；形成多個偽柱在保護層上，其中每個偽柱具有第二高度，且與所述多個元件電性隔絕，其中第一高度與第二高度大抵相同。為了讓本發(fā)明的上述目的、特征、及優(yōu)點能更明顯易懂，以下配合附圖，作詳細說明如下


圖1顯示第一半導(dǎo)體裝置的基底的剖面示意圖，其具有多個元件形成于第一表面上。圖2顯示經(jīng)由圖1的基底所形成的貫穿硅導(dǎo)通孔。圖3顯示貫穿硅導(dǎo)通孔內(nèi)填充導(dǎo)電材料。圖4顯示在貫穿硅導(dǎo)通孔之上形成的內(nèi)連線層與保護層。圖5顯示在保護層上形成的多個有源導(dǎo)電柱與多個偽柱。圖6顯示有源導(dǎo)電柱與偽柱貼附至載體。圖7A顯示不具有偽柱時，于第二表面上執(zhí)行薄化工藝后的結(jié)果。圖7B顯示具有偽柱時，于第二表面上執(zhí)行薄化工藝后的結(jié)果。圖8顯示第二裝置接合至第一半導(dǎo)體裝置。圖9至圖11系顯示形成于基底上的偽柱的各種可能排列方式的俯視圖。其中，附圖標記說明如下100 基底；102 第一半導(dǎo)體裝置；103 基底的第一表面；105 基底的第二表面；107 元件；109 絕緣層；111 接觸插塞；113 貫穿硅導(dǎo)通孔；115 導(dǎo)電材料； 117 內(nèi)連線層；119 保護層；121 有源導(dǎo)電柱；123 偽柱；125 載體；1 空隙； 129 新第二表面；130 第二裝置；131 焊錫；140、150 芯片；142、144 芯片的邊； 145 三角形區(qū)域；146 芯片的角；147 禁區(qū)的另一區(qū)；148 禁區(qū)；156 電性熔線。
具體實施例方式在此所描述的“基底”一詞一般可稱為半導(dǎo)體基底，于其上形成各層與各種元件， 基底為晶片的一部分，后續(xù)被分割成多個芯片，每個芯片含有單一的半導(dǎo)體裝置?；卓砂杌蚧衔锇雽?dǎo)體，例如GaAsUnP.Si/Ge或SiC，形成于其上的各層可包含介電層、摻雜層、金屬層、多晶硅層以及導(dǎo)通孔插塞(via plug)，其可連接一層至一層或一層以上的其他層。參閱圖1，第一半導(dǎo)體裝置102在基底100上形成，基底100具有第一表面103與第二表面105，多個元件107形成于第一表面103上，這些元件例如可包含晶體管、電阻器和/或電容器。絕緣層109在第一表面103之上形成，覆蓋這些元件107，此絕緣層109例如可為氧化層或摻磷硅玻璃(phosphosilicate glass，簡稱 ￡SG)。接點插塞(contact plug) 111由絕緣層109的上表面延伸至元件107，作為與其上方層的內(nèi)連線。
參閱圖2，借由蝕刻工藝穿透絕緣層109，由第一表面103延伸并進入半導(dǎo)體基底 100至一預(yù)定深度，以形成貫穿硅導(dǎo)通孔(TSV) 113，此蝕刻工藝可以是使用電漿的干蝕刻工藝。此外，貫穿硅導(dǎo)通孔113可借由激光鉆孔(laser drilling)工藝形成。參閱圖3，在貫穿硅導(dǎo)通孔113內(nèi)填充導(dǎo)電材料115，導(dǎo)電材料115可包含銅或銅合金。然而，其他金屬，例如鋁、銀、金以及前述的組合也可以使用。導(dǎo)電材料可能的形成方式包含無電電鍍或其他常用的沉積方法，例如濺鍍、印刷、電鍍以及化學(xué)氣相沉積法(CVD)。 每個元件107與在基底100內(nèi)的這些貫穿硅導(dǎo)通孔113中的至少一個連接。參閱圖4，在貫穿硅導(dǎo)通孔113的表面上形成內(nèi)連線層117，內(nèi)連線層117包含一層或一層以上的導(dǎo)電層(未繪出)設(shè)置在一層或一層以上的介電層(未繪出)內(nèi)。內(nèi)連線層117在元件107之上形成，使得這些元件與其上方層產(chǎn)生電性連接。保護層119在內(nèi)連線層117之上形成，保護其下方的內(nèi)連線層117。保護層119可包含介電材料，例如氧化物、 氮化物或任何其他材料，其為本領(lǐng)域普通技術(shù)人員所熟悉的材料。參閱圖5，在保護層119上形成多個有源導(dǎo)電柱(active conductivepillars) 121 與多個偽柱(dummy pillars) 123，在保護層119上形成圖案化光致抗蝕劑層(未繪出)作為金屬沉積工藝的模具，金屬沉積工藝例如為銅電鍍工藝，可用來形成有源導(dǎo)電柱121與偽柱123。在一實施例中，有源導(dǎo)電柱121與偽柱123在相同的工藝步驟中同時形成。另外，有源導(dǎo)電柱121與偽柱123可在不同的工藝步驟中形成。有源導(dǎo)電柱121與偽柱123 可由銅制成，此外，具有良好熱傳導(dǎo)性的金屬或合金，例如金(Au)、銀(Ag)、鋁(Al)、錫-銀 (Sn-Ag)合金、錫-銅(Sn-Cu)合金也可以使用。每個有源導(dǎo)電柱121與這些元件107中的至少一個電性連接，雖然這些偽柱123可由導(dǎo)電材料形成，但是他們與這些元件107電性隔絕。如后所述，這些偽柱123可在薄化工藝期間改善基底100的第二表面105的深度均勻性。在一實施例中，每個有源導(dǎo)電柱121具有第一高度H1，每個偽柱123具有第二高度H2， 第一高度Hl與第二高度H2大抵上相同。參閱圖6，有源導(dǎo)電柱121與偽柱123借由粘著劑貼附至載體125上，一般而言，載體125在后續(xù)的工藝步驟中提供暫時的機械與結(jié)構(gòu)上的支撐。載體125的基礎(chǔ)材料可包含玻璃、硅、氧化硅或其他材料。圖7A與圖7B顯示在基底100的第二表面105之上執(zhí)行薄化工藝，以暴露出貫穿硅導(dǎo)通孔113。在圖7A的第一半導(dǎo)體裝置102中具有有源導(dǎo)電柱121，其以一連串的列與行的形式設(shè)置在基底100的保護層119上。由于圖7A沒有偽柱123填充在相鄰的有源導(dǎo)電柱121之間的空隙128內(nèi)，有源導(dǎo)電柱121在基底100上的分布不均勻。于薄化工藝期間，施加在第二表面105以迫使第二表面105對抗研磨墊的壓力，會經(jīng)由第一表面103上的有源導(dǎo)電柱121而轉(zhuǎn)移，如果在第一表面103上的有源導(dǎo)電柱121分布不均勻，施加在第二表面105的壓力也會分布不均勻，導(dǎo)致更多的力施加在其第一表面103上具有較少的有源導(dǎo)電柱121的第二表面105處，此不均勻的力會造成研磨過的新的第二表面1 不均勻，此不均勻的背面對于后續(xù)在背面上的微影工藝產(chǎn)生不利的影響。參閱圖7B，在一實施例中，于圖7A的空隙128中插入多個偽柱123，空隙128中不包含有源導(dǎo)電柱121。這些偽柱123有效地促使所有有源導(dǎo)電柱121的中的壓力均等分布， 使用偽柱123改善了新第二表面129的均勻度，新第二表面1 借由在第二表面105上均勻分布的壓力而平面化，使得基底100的新第二表面1 得到平滑的表面。均勻的新第二表面1 可提升在新第二表面1 上的后續(xù)微影工藝的能力。然后，可進行濕式或干式蝕刻工藝，在新第二表面1 上形成凹陷，讓貫穿硅導(dǎo)通孔113從基底100的新第二表面1 突出。貫穿硅導(dǎo)通孔113提供第一半導(dǎo)體裝置102至其他裝置的電性連接。參閱圖8，使用焊錫131將第一半導(dǎo)體裝置102與第二裝置130接合。在一實施例中，第二裝置130可以是半導(dǎo)體芯片、載體基底、電路板或為本領(lǐng)域普通技術(shù)人員所熟悉的任何合適的裝置。第一半導(dǎo)體裝置102與第二裝置130可經(jīng)由有源導(dǎo)電柱121電性連接， 然而，偽柱123不會與第二裝置130有物理上或電性上的接觸。連接第一半導(dǎo)體裝置與第二裝置的接合方法包含銅對銅的接合、焊錫接合或本領(lǐng)域普通技術(shù)人員所熟悉的任何合適的方法。圖9至圖11顯示依據(jù)各實施例，在基底100上形成偽柱123的各種示范性的排列方式的俯視圖，圖9顯示第一半導(dǎo)體裝置102布局的一實施例的俯視圖，其中偽柱123插入如圖7A中所示的在導(dǎo)電柱121之間的空隙1 中。偽柱123的剖面可以是各種形狀，例如為圓形、正方形或長方形。在此實施例中，有源導(dǎo)電柱121排列成具有空隙128的列與行的圖案，每個圓形的有源導(dǎo)電柱121具有第一寬度W1，且每個圓形的偽柱123具有第二寬度 W2。第一寬度Wl與第二寬度W2的比值約為0.9至1.1。任一有源導(dǎo)電柱121與任一偽柱 123之間的距離Dl大于或等于第一寬度Wl。圖10顯示第一半導(dǎo)體裝置102布局的另一實施例的俯視圖，第一半導(dǎo)體裝置102 設(shè)置在一矩形的芯片140上，芯片140具有兩個邊142、144從每個角146延伸出來，角146 由芯片140的一直角形成。在基底100內(nèi)的禁區(qū)(forbidden area) 148不含有任何有源導(dǎo)電柱121與任何偽柱123，禁區(qū)148包含在芯片140的每個角146附近的三角形區(qū)域145， 以及鄰接芯片140的每個邊的區(qū)域147。從角146沿著兩個邊142、144延伸一長度B定義出三角形區(qū)域145，長度B大于或等于第一寬度Wl的1. 8倍。鄰接邊的區(qū)域147在距離芯片140的每個邊142、144 一預(yù)定距離D2的范圍內(nèi)。當芯片尺寸大于15mm2時，預(yù)定距離D2 大于或等于第一寬度Wl的0. 7倍；當芯片尺寸小于15mm2時，預(yù)定距離D2大于或等于第一寬度Wl的0.5倍。圖11顯示設(shè)置在芯片105上的第一半導(dǎo)體裝置102布局的另一實施例的俯視圖，芯片150包含在保護層119上的有源導(dǎo)電柱121、偽柱123以及電性熔線(electrical fuse) 156。電性熔線156為電流遮斷元件，其保護元件107，避免元件107對過量電流反應(yīng)而受損。任一有源導(dǎo)電柱121和任一偽柱123與其鄰近的電性熔線156之間的距離D3大于或等于第一寬度Wl的0. 65倍。雖然本發(fā)明已揭示優(yōu)選實施例如上，然而其并非用以限定本發(fā)明，本領(lǐng)域普通技術(shù)人員當可了解，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做些許更動與潤飾。因此，本發(fā)明的保護范圍當視隨附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 一第一半導(dǎo)體裝置，包括一半導(dǎo)體基底，具有一第一表面與一第二表面，其中該半導(dǎo)體基底包含多個元件設(shè)置于該第一表面上；多個貫穿硅導(dǎo)通孔，設(shè)置在該半導(dǎo)體基底內(nèi)，由該第一表面延伸至該第二表面； 一保護層，覆蓋在該半導(dǎo)體基底的該第一表面上的所述多個元件之上； 多個有源導(dǎo)電柱，設(shè)置在該保護層上，具有一第一高度，其中每個有源導(dǎo)電柱與所述多個元件中的至少一個電性連接；以及多個偽柱，設(shè)置在該保護層上，具有一第二高度，其中每個偽柱與所述多個元件電性隔絕，其中該第一高度與該第二高度相同。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中每個有源導(dǎo)電柱具有一第一寬度，每個偽柱具有一第二寬度，該第一寬度與該第二寬度的比值為0. 9至1. 1。
3.如權(quán)利要求2所述的半導(dǎo)體裝置，其中任一有源導(dǎo)電柱與任一偽柱之間的距離大于或等于該第一寬度。
4.如權(quán)利要求2所述的半導(dǎo)體裝置，其中該基底包括多個矩形的芯片，且每個芯片的一禁區(qū)不包含任何導(dǎo)電柱及任何偽柱，其中該禁區(qū)包括一三角形區(qū)域，由該芯片一角的直角所形成的一直角三角形所定義，具有從該角沿著該芯片的邊緣延伸一長度B的兩個邊，該長度B大于或等于該第一寬度的1. 8倍；以及一區(qū)域，該區(qū)域在與該芯片的邊緣相隔一預(yù)定距離的范圍內(nèi)。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中當一芯片尺寸大于15mm2時，該預(yù)定距離大于或等于該第一寬度的0.7倍。
6.如權(quán)利要求4所述的半導(dǎo)體裝置，其中當一芯片尺寸小于15mm2時，該預(yù)定距離大于或等于該第一寬度的0.5倍。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，更包括一第二半導(dǎo)體裝置，經(jīng)由所述多個有源導(dǎo)電柱，與該第一半導(dǎo)體裝置上的所述多個元件電性連接，其中所述多個偽柱不與該第二半導(dǎo)體裝置接觸。
8.—種在第一半導(dǎo)體裝置形成多個導(dǎo)電柱的方法，包括提供一半導(dǎo)體基底，該基底具有一第一表面與一第二表面，其中該半導(dǎo)體基底包含多個元件設(shè)置于該第一表面上；形成多個貫穿硅導(dǎo)通孔在該半導(dǎo)體基底內(nèi)，由該第一表面延伸至該第二表面； 形成一保護層在該半導(dǎo)體基底的該第一表面上；形成多個有源導(dǎo)電柱在該保護層上，其中每個有源導(dǎo)電柱具有一第一高度，且與所述多個元件中的至少一個電性連接；形成多個偽柱在該保護層上，其中每個偽柱具有一第二高度，且與所述多個元件電性隔絕，其中該第一高度與該第二高度相同。
9.如權(quán)利要求8所述的在第一半導(dǎo)體裝置形成多個導(dǎo)電柱的方法，其中每個有源導(dǎo)電柱具有一第一寬度，每個偽柱具有一第二寬度，該第一寬度與該第二寬度的比值為0. 9至(1. 1，且其中任一有源導(dǎo)電柱與任一偽柱之間的距離大于或等于該第一寬度。
10.如權(quán)利要求8所述的在第一半導(dǎo)體裝置形成多個導(dǎo)電柱的方法，更包括提供一第二裝置，經(jīng)由所述多個有源導(dǎo)電柱，與該第一半導(dǎo)體裝置上的所述多個元件電性連接，其中所述多個偽柱不與該第二裝置接觸。
11.如權(quán)利要求9所述的在第一半導(dǎo)體裝置形成多個導(dǎo)電柱的方法，其中該基底包括多個矩形的芯片，且每個芯片內(nèi)的一禁區(qū)不包含任何有源導(dǎo)電柱或任何偽柱，其中該禁區(qū)包括一三角形區(qū)域，由每個芯片的一角的直角所形成的一直角三角形所定義，具有從該角沿著該芯片的邊緣延伸一長度B的兩個邊，該長度B大于或等于該第一寬度的1. 8倍；以及一區(qū)域，該區(qū)域在與每個芯片的邊緣的一相隔一預(yù)定距離的范圍內(nèi)。
全文摘要
本發(fā)明提供一種在半導(dǎo)體基底上形成的半導(dǎo)體裝置與其制造方法，該半導(dǎo)體基底具有第一表面與第二表面，包含多個元件在第一表面上，多個貫穿硅導(dǎo)通孔(TSVs)在半導(dǎo)體基底內(nèi)，由第一表面延伸至第二表面，保護層覆蓋位于半導(dǎo)體基底的第一表面上的所述多個元件，多個有源導(dǎo)電柱設(shè)置在保護層上，具有第一高度，每個有源導(dǎo)電柱與所述多個元件中的至少一個電性連接，多個偽導(dǎo)電柱設(shè)置在保護層上，具有第二高度，每個偽導(dǎo)電柱與所述多個元件電性隔絕，第一高度與第二高度大抵上相同。本發(fā)明結(jié)合了導(dǎo)電柱與貫穿硅導(dǎo)通孔的制造方法，以滿足工藝的可靠度以及高度整合性的要求。
文檔編號H01L23/482GK102163588SQ201010207478
公開日2011年8月24日 申請日期2010年6月17日 優(yōu)先權(quán)日2010年2月16日
發(fā)明者余振華, 劉重希, 郭宏瑞 申請人:臺灣積體電路制造股份有限公司