專利名稱：深溝槽變?nèi)萜鞯闹谱鞣椒?br> 技術(shù)領域：
本發(fā)明涉及半導體結(jié)構(gòu)，尤其涉及與深溝槽線性電容器兼容的深溝槽變?nèi)萜骷捌渲圃旆椒ā?br> 背景技術(shù)：
變?nèi)萜鳛榫哂袎好綦娙莸陌雽w器件。通常與絕緣體接觸的半導體表面處的空間電荷區(qū)以及累積隨著所施加的電壓而變，以產(chǎn)生依賴于偏壓的電容。許多電子電路內(nèi)都可有利地采用變?nèi)萜鲀?nèi)電容的變化性，而在放大器、振蕩器以及頻率合成器內(nèi)提供有用的功能。例如變?nèi)萜骺捎脕順?gòu)造電壓控制振蕩器(VCO)，其產(chǎn)生可調(diào)整的穩(wěn)定頻率，而不必采用具有多個振蕩器的電路。mi提出的美國專利第7，129,801 號顯示VCO電路內(nèi)變?nèi)萜鞯氖纠褂?。VCO為構(gòu)造收發(fā)器電路、鎖相回路(PLL)電路以及其他無線通信電路的通用基本構(gòu)造模塊。采用平面配置的金屬氧化物半導體(M0Q變?nèi)萜鳛榇思夹g(shù)領域所熟知。這種先前的MOS變?nèi)萜魍ǔ２捎门c柵極電介質(zhì)相同的介電材料作為節(jié)點電介質(zhì)，其將第一上覆電極與第二下覆電極分隔。不過，隨著半導體技術(shù)中柵極電介質(zhì)的縮小，這種MOS變?nèi)萜鞯男阅軙驗槁╇娏魍ㄟ^節(jié)點電介質(zhì)而有負面影響，此節(jié)點電介質(zhì)的厚度與柵極電介質(zhì)相同，因為這兩者都用相同的工藝步驟形成，并且具有一致的成分與厚度。雖然在節(jié)點電介質(zhì)使用較厚的介電層會減少漏電流通過熟知的變?nèi)萜?，但是這種改變將伴隨具有柵極電介質(zhì)厚度相應增加的場效晶體管器件性能劣化。另外，這種方式通過減少累積模式內(nèi)的最大電容，對變?nèi)萜鞯目烧{(diào)整性有負面影響。雖然業(yè)界內(nèi)也已知采用具有最低漏電流以及高面積電容密度的分離式厚節(jié)點電介質(zhì)的深溝槽電容器，但是這種深溝槽電容器為具有固定電容的線性電容器，并且不提供電容的任何變動。鑒于上述，需要一種可提供高面積電容密度和最少漏電流以及電容變化性的半導體變?nèi)萜骷捌渲圃旆椒?。另外，許多半導體電路都需要變?nèi)萜饕约熬€性電容器。因此，存在對于一種包含這樣的半導體變?nèi)萜鞯陌雽w結(jié)構(gòu)，以及在相同半導體芯片內(nèi)具有高面積電容密度和最少漏電流的線性電容器的需求。

發(fā)明內(nèi)容
本發(fā)明利用提供包含深溝槽變?nèi)萜鞯陌雽w結(jié)構(gòu)以及制造該結(jié)構(gòu)的方法來解決上述需求，其中變?nèi)萜骶哂懈呙娣e電容密度以及最少漏電流，且結(jié)構(gòu)可以可選地包含線性深溝槽電容器。根據(jù)本發(fā)明，第一深溝槽以及可選的第二深溝槽形成于半導體襯底內(nèi)。掩埋板層形成于假設存在的可選的第二深溝槽的側(cè)壁外，而第一深溝槽的側(cè)壁受保護免于引入摻雜劑，以避免在第一深溝槽上形成任何掩埋板層。第一溝槽的內(nèi)部填充導電材料，以形成變?nèi)萜鲀?nèi)部電極。從半導體襯底頂表面延伸至小于第一深溝槽深度的第一深度的第一摻雜阱形成于第一深溝槽上部外面并與之鄰接，來構(gòu)成外部變?nèi)萜麟姌O。第二溝槽的內(nèi)部填充導電材料，以形成線性電容器的電容器內(nèi)部電極。另一第一摻雜阱和與其連接的掩埋板層則共同構(gòu)成線性電容器的外部電容器電極。具有與第一摻雜阱相反導電類型的第二摻雜阱可在第一深溝槽四周形成于第一摻雜阱之下。第二摻雜阱構(gòu)成可連接至變?nèi)萜魍獠侩姌O的第二變?nèi)萜魍獠侩姌O。在第二摻雜阱底下可形成其他摻雜阱，來形成可連接至變?nèi)萜魍獠侩姌O的其他變?nèi)萜魍獠侩姌O。許多阱的摻雜濃度與摻雜劑類型可調(diào)整，以形成具有不同依賴于電壓的電容特性的組件變?nèi)萜?。通過并聯(lián)多個組件變?nèi)萜?，提供對變?nèi)萜鲀?nèi)部電極與變?nèi)萜魍獠侩姌O之間的電壓具有復雜的電壓依賴性的電容的變?nèi)萜?。除了于第一深溝槽?nèi)形成的變?nèi)萜饕酝?，第二溝槽?nèi)的深溝槽電容器針對所施加的電壓差異提供電容的線性響應，即固定電容。根據(jù)本發(fā)明的一個方面，提供一種半導體結(jié)構(gòu)，其包含深溝槽，其位于半導體襯底內(nèi)并且具有位于距離半導體襯底頂表面第一深度的底表面；節(jié)點電介質(zhì)，其鄰接深溝槽的側(cè)壁及底表面；導電內(nèi)部電極，其位于節(jié)點電介質(zhì)內(nèi)；摻雜阱，其從半導體襯底的頂表面延伸至第二深度，摻雜阱位于深溝槽之外，并且鄰接并橫向包圍節(jié)點電介質(zhì)，其中第二深度小于第一深度；以及半導體區(qū)域，其具有與摻雜阱不同的摻雜劑濃度或不同導電類型的摻雜，半導體區(qū)域位于半導體襯底內(nèi)，并且鄰接并橫向包圍深溝槽的距半導體襯底的頂表面一深度之下的整體下部，其中該深度小于第一深度。在具體實施例內(nèi)，半導體結(jié)構(gòu)還包含第二摻雜阱，其位于半導體襯底內(nèi)并且從第二深度延伸至第三深度，其中第二摻雜阱位于深溝槽之外并且鄰接并橫向包圍節(jié)點電介質(zhì)，其中第三深度大于第二深度并且小于第一深度。在其另一具體實施例內(nèi)，半導體結(jié)構(gòu)還包含第三摻雜阱，其位于半導體襯底內(nèi)并且從第三深度延伸至第四深度，其中第三摻雜阱位于深溝槽之外并且鄰接并橫向包圍節(jié)點電介質(zhì)，其中第四深度大于第三深度并且小于第一深度。根據(jù)本發(fā)明的另一方面，提供另一種半導體結(jié)構(gòu)，其包含第一深溝槽，其位于半導體襯底內(nèi)并且具有位于距離半導體襯底頂表面第一深度的底表面；第一節(jié)點電介質(zhì)，其鄰接第一深溝槽的側(cè)壁及底表面；第一導電內(nèi)部電極，其位于第一節(jié)點電介質(zhì)內(nèi)；摻雜阱，其從半導體襯底的頂表面延伸至第二深度，摻雜阱位于第一深溝槽之外， 并且鄰接并橫向包圍第一節(jié)點電介質(zhì)，其中第二深度小于第一深度；半導體區(qū)域，其具有與摻雜阱不同的摻雜劑濃度或不同導電類型的摻雜，半導體區(qū)域位于半導體襯底內(nèi)，并且鄰接并橫向包圍第一深溝槽的距半導體襯底的頂表面一深度之下的整體下部，其中該深度小于第一深度；第二深溝槽，其位于半導體襯底內(nèi)并且具有位于第一深度的底表面；第二節(jié)點電介質(zhì)，其鄰接第二深溝槽的側(cè)壁及底表面；
第二導電內(nèi)部電極，其位于第二節(jié)點電介質(zhì)內(nèi)；以及掩埋板層，其位于第二節(jié)點電介質(zhì)之下及之外，并且橫向包圍并橫向鄰接于第二節(jié)點電介質(zhì)并且在第一深度上鄰接于第二節(jié)點電介質(zhì)的底表面。根據(jù)本發(fā)明的又另一方面，提供一種形成半導體結(jié)構(gòu)的方法，該方法包含提供包含半導體區(qū)域的半導體襯底，半導體區(qū)域具有第一導電類型的摻雜；形成從半導體襯底的頂表面延伸至半導體區(qū)域內(nèi)第一深度的深溝槽；在深溝槽的側(cè)壁以及底表面上形成節(jié)點電介質(zhì)，其中深溝槽的表面整體具有第一導電類型的摻雜；在節(jié)點電介質(zhì)內(nèi)形成導電內(nèi)部電極；以及通過引入摻雜劑進入半導體區(qū)域的上部來轉(zhuǎn)換半導體區(qū)域的上部，形成從半導體襯底的頂表面延伸至深溝槽外的第二深度的摻雜阱，其中摻雜阱鄰接并橫向包圍節(jié)點電介質(zhì)，并且其中第二深度小于第一深度。形成摻雜阱之后，半導體區(qū)域的剩余部分可在第二深度上與摻雜阱鄰接。在具體實施例內(nèi)，該方法可另包含通過在半導體區(qū)域內(nèi)注入摻雜劑來形成第二摻雜阱，其中第二摻雜阱從第二深度延伸至第三深度，其中第二摻雜阱位于深溝槽之外并且鄰接并橫向包圍節(jié)點電介質(zhì)，其中第三深度大于第二深度并且小于第一深度。形成第二摻雜阱之后，半導體區(qū)域的剩余部分可在第三深度上與第二摻雜阱鄰接。第二摻雜阱與摻雜阱可具有不同摻雜劑濃度或不同摻雜導電類型。第二摻雜阱可具有第一導電類型的摻雜劑，且摻雜阱可具有第二導電類型的摻雜劑。另外，第二摻雜阱可具有第二導電類型的摻雜劑，且摻雜阱可具有第一導電類型的摻雜劑。該方法可還包含直接在導電內(nèi)部電極的頂表面上形成第一接觸通路孔；
直接在摻雜阱上形成第二接觸通路孔；形成從半導體襯底的頂表面延伸到第二摻雜阱的導電穿通區(qū)域；直接在導電穿通區(qū)域上形成第三接觸通路孔；形成從半導體襯底的頂表面延伸到第三摻雜阱的另一導電穿通區(qū)域；以及直接在另一導電穿通區(qū)域上形成第四接觸通路孔，其中通過金屬互連結(jié)構(gòu)，第四接觸通路孔、第三接觸通路孔以及第二接觸通路孔電性短路。在另一具體實施例內(nèi)，該方法還包含通過在半導體區(qū)域內(nèi)注入摻雜劑來形成第二摻雜阱，其中第二摻雜阱從第二深度延伸至第三深度，并且第二摻雜阱位于深溝槽之外并且鄰接并橫向包圍節(jié)點電介質(zhì)，并且第三深度大于第二深度并且小于第一深度。在另一具體實施例內(nèi)，第二摻雜阱與摻雜阱具有不同摻雜劑濃度或不同摻雜導電類型。在又另一具體實施例內(nèi)，該方法還包含直接在導電內(nèi)部電極的頂表面上形成第一接觸通路孔；直接在摻雜阱上形成第二接觸通路孔；形成從半導體襯底的頂表面延伸到第二摻雜阱的導電穿通區(qū)域；以及形成與導電穿通區(qū)域垂直鄰接的第三接觸通路孔，其中通過金屬互連結(jié)構(gòu)，第三接觸通路孔和第二接觸通路孔電性短路。在又另一具體實施例內(nèi)，該方法還包含在半導體襯底內(nèi)形成第三摻雜阱，其中第三摻雜阱從第三深度延伸至第四深度，其中第三摻雜阱位于深溝槽之外并且鄰接并橫向包圍節(jié)點電介質(zhì)，其中第四深度大于第三深度并且小于第一深度，其中第三摻雜阱具有與第二摻雜阱不同的摻雜劑濃度或不同的摻雜導電類型，并且其中第三摻雜阱具有與摻雜阱不同的摻雜劑濃度或不同的摻雜導電類型。根據(jù)本發(fā)明的又另一方面，提供形成半導體結(jié)構(gòu)的另一方法，該方法包含提供包含半導體區(qū)域的半導體襯底，半導體區(qū)域具有第一導電類型的摻雜；形成第一深溝槽與第二深溝槽，其每一個都從半導體襯底的頂表面延伸至半導體區(qū)域中的第一深度；在第二深溝槽側(cè)壁上形成具有第二導電類型摻雜的掩埋板層，而保護第一溝槽的側(cè)壁整體免于引入任何第二導電類型的摻雜劑，其中第二導電類型與第一導電類型相反；在第一深溝槽的側(cè)壁以及底表面上形成第一節(jié)點電介質(zhì)，其中第一深溝槽的表面整體具有第一導電類型的摻雜；以及在第一節(jié)點電介質(zhì)內(nèi)形成第一導電內(nèi)部電極。


圖1為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，形成第一深溝槽IlA 和第二深溝槽IlB之后的垂直剖面圖。圖2為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，沉積含摻雜劑層并且圖案化填充材料層37之后的垂直剖面圖。圖3為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，形成掩埋板層20之后的垂直剖面圖。圖4為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，形成節(jié)點介電層30L 和內(nèi)部電極層40L之后的垂直剖面圖。圖5為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，形成第一節(jié)點電介質(zhì) 30A、第二節(jié)點電介質(zhì)30B、變?nèi)萜鲀?nèi)部電極40A、電容器內(nèi)部電極40B和淺溝槽隔離結(jié)構(gòu)之后的垂直剖面圖。圖6為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，形成變?nèi)萜麟姌O摻雜阱50和掩埋板接點摻雜阱52之后的垂直剖面圖。圖7為第一示例半導體結(jié)構(gòu)在根據(jù)本發(fā)明第一具體實施例，形成中端(MOL)介電層90、第一變?nèi)萜麟姌O接觸通路孔92、第二變?nèi)萜麟姌O接觸通路孔94、第一電容器電極接觸通路孔91和第二電容器電極接觸通路孔93之后的垂直剖面圖。圖8為圖7的第一示例半導體結(jié)構(gòu)當中為了清晰起見，而不顯示MOL介電層90的俯視圖。圖9為根據(jù)本發(fā)明第二具體實施例的第二示例半導體結(jié)構(gòu)在對應于本發(fā)明第一具體實施例圖7的步驟的垂直剖面圖。圖10為圖9的第二示例半導體結(jié)構(gòu)當中為了清晰起見不顯示MOL介電層90的俯視圖。
圖11為根據(jù)本發(fā)明第三具體實施例的第三示例半導體結(jié)構(gòu)的垂直剖面圖。圖12為根據(jù)本發(fā)明第四具體實施例的第四示例半導體結(jié)構(gòu)的垂直剖面圖。圖13為根據(jù)本發(fā)明第五具體實施例的第五示例半導體結(jié)構(gòu)的垂直剖面圖。圖14為根據(jù)本發(fā)明第六具體實施例的第六示例半導體結(jié)構(gòu)在對應于本發(fā)明第一具體實施例的圖3的工藝步驟的垂直剖面圖。圖15為第一示例半導體結(jié)構(gòu)內(nèi)或第二示例半導體結(jié)構(gòu)內(nèi)，變?nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€。圖16為其中對變?nèi)萜鬟_成基本固定電容的情況，在第三示例半導體結(jié)構(gòu)內(nèi)變?nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€。圖17為其中在變?nèi)萜鞯碾妷翰僮鞣秶鷥?nèi)達成最小電容的情況，在第三示例半導體結(jié)構(gòu)內(nèi)變?nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€。圖18為其中變?nèi)萜骶哂袕碗s電壓依賴性的情況，在第四或第六示例半導體結(jié)構(gòu)內(nèi)變?nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€。
具體實施例方式如上述，本發(fā)明涉及與深溝槽線性電容器兼容的深溝槽變?nèi)萜骷捌渲圃旆椒ǎ鋵⒂酶綀D詳細說明。請注意，在不同的具體實施例當中，相同的參考編號代表相同的組件。請參閱圖1，根據(jù)本發(fā)明第一具體實施例的第一示例半導體結(jié)構(gòu)包含半導體襯底 8，其中內(nèi)含半導體區(qū)域10、第一深溝槽IlA和第二深溝槽11B。優(yōu)選半導體區(qū)域10包含單晶半導體材料。半導體材料可從，但不受限于從硅、鍺、硅鍺合金、硅碳合金、硅鍺碳合金、砷化鎵、砷化銦、磷化銦、III-V族半導體材料、II-VI族半導體材料、有機半導體材料以及其他族半導體材料當中選擇。一般來說，半導體材料包含硅。優(yōu)選地，半導體襯底8為單晶襯底，其中整個半導體區(qū)域10都為外延對準單晶材料。半導體襯底8可為體襯底或包含至少一個體部分的復合襯底。半導體襯底8在半導體區(qū)域10內(nèi)有內(nèi)建應力。雖然使用體襯底說明本發(fā)明，此處也明確考慮在復合襯底上實施本發(fā)明。第一深溝槽IlA和第二深溝槽IlB由業(yè)界內(nèi)已知的方法形成，尤其是在半導體襯底8的頂表面13上形成至少一個焊墊層12與掩蔽層(未顯示)。至少一個焊墊層12包含介電氧化物層、介電氮化物層或者這兩者的堆疊。舉例來說，至少一個焊墊層12可包含氧化硅層(未顯示)和氮化硅層(未顯示)的堆疊。氧化硅層可直接位于半導體區(qū)域10 之上，并且具有從大約Inm到大約30nm的厚度，且通常從大約3nm到大約12nm。氮化硅層可位于氧化硅層之上且具有從大約30nm到大約300nm的厚度，且通常從大約60nm到大約 200nm。掩蔽層形成于至少一個焊墊層12的頂部上，并且包含另一介電材料，其可為硼硅酸鹽玻璃(BSG)或無摻雜的硅酸鹽玻璃(USG)。掩蔽層上涂抹光致抗蝕劑(未顯示)，并以光刻方式圖案化，以形成其中的兩個開口。每一開口都對應于第一深溝槽IlA或第二深溝槽IlB的區(qū)域。光致抗蝕劑內(nèi)的圖案已經(jīng)通過各向異性蝕刻轉(zhuǎn)移至掩蔽層以及至少一個焊墊層12之內(nèi)，此時，光致抗蝕劑可移除。掩蔽層內(nèi)以及至少一個焊墊層12內(nèi)的圖案已經(jīng)通過另一各向異性蝕刻轉(zhuǎn)移至半導體襯底8之內(nèi)，通過各向異性蝕刻移除半導體襯底8的暴露部分，以形成第一深溝槽IlA和第二深溝槽IlB。
第一深溝槽IlA和第二深溝槽IlB的每一個都包含基本上垂直的側(cè)壁與底表面。 第一深溝槽IlA和第二深溝槽IlB的基本上垂直側(cè)壁與垂直線(即與半導體襯底8的頂表面13垂直的直線)之間的角度可從0度到大約5度，優(yōu)選0度到2度。第一深溝槽1IA和第二深溝槽IlB的底表面深度，在此稱為第一深度dl，可從大約1微米到大約11微米，通常從大約3微米到大約8微米，不過在此也考慮較小與較大厚度。深溝槽為“深”，因為第一深度 dl超出后續(xù)所要形成的淺溝槽隔離結(jié)構(gòu)的深度，其填充介電材料并且深度小于1微米。每一深溝槽(IlAUlB)的剖面形狀都可為橢圓形或多邊形，舉例來說，每一深溝槽(IlAUlB) 的剖面形狀都可為圓形或矩形。根據(jù)半導體襯底8結(jié)晶取向以及用來形成第一深溝槽IlA 及第二深溝槽IlB的各向異性蝕刻的蝕刻特性，第一深溝槽IlA或第二深溝槽IlB的剖面形狀可隨深度改變或可不隨深度改變。掩蔽層隨后被移除。在體半導體襯底的情況下，半導體區(qū)域10 (此時可為第一深溝槽IlA與第二深溝槽IlB之外的整個半導體襯底8)具有第一導電類型的摻雜，其可為ρ型或η型。在第一導電類型為P型的情況下，半導體區(qū)域10內(nèi)的典型摻雜劑可為B、Ga Jn或其組合。在第一導電類型為η型的情況下，半導體區(qū)域10內(nèi)的典型摻雜劑可為P、As、Sb或其組合。半導體區(qū)域10的摻雜劑濃度可從大約1. OxlO1Vcm3到大約3. OxlO1Vcm3,并且通常從大約1. OxlO16/ cm3到大約3. 0X1018/Cm3，不過在此也考慮較小或較大的摻雜劑濃度。請參閱圖2，含摻雜劑層四由含摻雜劑材料的共形沉積所形成。含摻雜劑層四包含與第一導電類型相反的第二導電類型的摻雜劑。舉例來說，若第一導電類型層為P型，則第二導電類型層為η型，反之亦然。含摻雜劑層四可包含摻雜硅酸鹽玻璃。若第二導電類型為η型，則含摻雜劑層四可包含砷硅酸鹽玻璃(ASG)或磷硅酸鹽玻璃(PSG)。若第二導電類型為P型，則含摻雜劑層四可包含硼硅酸鹽玻璃(BSG)。共形沉積可例如通過低壓化學氣相沉積(LPCVD)而產(chǎn)生。由于沉積工藝的共形特性，第一深溝槽IlA和第二深溝槽IlB 的整個側(cè)壁與底表面被含摻雜劑層四所覆蓋。含摻雜劑層四的厚度可從大約IOnm到大約lOOnm，通常從大約15nm到大約60nm。填充材料層37施加于含摻雜劑層四上，包含第一與第二深溝槽(IlAUlB)的內(nèi)部。填充材料層37包含可通過曝光與顯影而直接圖案化的光致抗蝕劑。另外，填充材料層 37可包含半導體材料、絕緣體材料或金屬材料，其可通過對光致抗蝕劑(未顯示)圖案化以及后續(xù)通過各向異性離子蝕刻轉(zhuǎn)移光致抗蝕劑中的圖案而圖案化。在圖案化填充材料層 37之后，填充材料層37存在于圍繞第二深溝槽IlB的電容器區(qū)域C之上，而不存在于圍繞第一深溝槽IlA的變?nèi)萜鲄^(qū)域V之上。通過采用填充材料層37作為蝕刻掩模的蝕刻，從變?nèi)萜鲄^(qū)域V內(nèi)將含摻雜劑層四的暴露部分移除。優(yōu)選地，該蝕刻針對半導體區(qū)域10的半導體材料具選擇性。該蝕刻可為濕蝕刻或干蝕刻。從變?nèi)萜鲄^(qū)域V移除含摻雜劑層四之后，移除填充材料層37。在半導體區(qū)域10和含摻雜劑層四的暴露表面上可以可選地形成覆蓋層(未顯示)，以避免或減少不直接與含摻雜劑層四接觸的半導體區(qū)域10表面的自動摻雜。請參閱圖3，通過將第二導電類型的摻雜劑往外擴散進入鄰接并橫向包圍第二深溝槽IlB側(cè)壁的半導體區(qū)域10的一部分，以形成掩埋板層20。因此，掩埋板層20具有第二導電類型摻雜。掩埋板層20延伸至半導體襯底8的頂表面13。掩埋板層20的摻雜劑濃度可從大約1. OxlO1Vcm3到大約3. OxlO2Vcm3,并且通常從大約1. OxlO1Vcm3到大約3. OxlO19/cm3，不過在此也考慮較小或較大的摻雜劑濃度。掩埋板層20的寬度，這由與第一深溝槽IlA 和第二深溝槽IlB側(cè)壁一致的掩埋板層20的基本上垂直內(nèi)側(cè)表面和掩埋板層20的基本上垂直外側(cè)表面之間測量得出，可從大約30nm到大約1微米，并且通常從大約IOOnm到大約 500nm,不過在此也考慮較小或較大寬度。因為含摻雜劑層四只存在于電容器區(qū)域C內(nèi)并且不存在于變?nèi)萜鲄^(qū)域V內(nèi)，所以掩埋板層20只形成在電容器區(qū)域C內(nèi)，而不存在于變?nèi)萜鲄^(qū)域V內(nèi)。因此，第一深溝槽1IA 的整個側(cè)壁包含具有第一導電類型摻雜的半導體區(qū)域10的表面。而第二深溝槽IlB的整個側(cè)壁包含具有第二導電類型摻雜的掩埋板層20的表面。含摻雜劑層四和覆蓋層(若有的話)隨后被移除。請參閱圖4，在第一深溝槽IlA和第二深溝槽IlB的側(cè)壁與底表面上形成節(jié)點介電層30L。節(jié)點介電層30L包含諸如氧化硅、氮氧化硅、氮化硅或其組合的介電材料。舉例來說，節(jié)點介電層30L可包含通常采用作為傳統(tǒng)深溝槽電容器內(nèi)節(jié)點電介質(zhì)的氮化硅。節(jié)點介電層30L可由熱氮化、熱氧化、低壓化學氣相沉積(LPCVD)及/或其組合所形成。節(jié)點介電層30L的厚度可從大約2nm到大約10nm，通常從大約3nm到大約6nm。內(nèi)部電極層40L由直接在第一深溝槽IlA與第二深溝槽IlB內(nèi)節(jié)點介電層30L上沉積導電材料而形成。因此，內(nèi)部電極層40L橫向鄰接節(jié)點介電層30L的內(nèi)壁。內(nèi)部電極層40L可包含摻雜的半導體材料或金屬材料。在內(nèi)部電極層40L包含摻雜的半導體材料的情況下，內(nèi)部電極層40L的導電類型可為P型或η型。內(nèi)部電極層40L的結(jié)晶結(jié)構(gòu)可為多晶體或非晶體。摻雜的半導體材料可從(但不受限于)硅、鍺、硅鍺合金、硅碳合金、硅鍺碳合金、砷化鎵、砷化銦、磷化銦、III-V 族半導體材料、II-VI族半導體材料、有機半導體材料以及其他族半導體材料當中選擇。優(yōu)選地，內(nèi)部電極層40L重度摻雜來提供高導電性。內(nèi)部電極層40L的摻雜劑濃度可從大約 1. OxlO1Vcm3 到大約 1. OxlO2Vcm3,并且通常從大約 1. OxlO1Vcm3 到大約 5. OxlO2Vcm3,不過在此也考慮較小或較大的摻雜劑濃度。內(nèi)部電極層40L可由第一深溝槽IlA和第二深溝槽IlB內(nèi)摻雜的半導體材料的單一不間斷沉積所形成，其可由例如低壓化學氣相沉積(LPCVD)、快速熱化學氣相沉積 (RTCVD)等而產(chǎn)生。在此情況下，包含摻雜的半導體材料的內(nèi)部電極層40L可形成為連續(xù)并且同構(gòu)型整體結(jié)構(gòu)，而無其內(nèi)包含異質(zhì)材料的任何顯現(xiàn)的物理界面。在沒有諸如原生氧化物層這種顯現(xiàn)的物理界面(其可能在采用超過一個沉積步驟而步驟之間中斷或暴露在空氣的情況下形成)時，可增加內(nèi)部電極層40L的導電性，以提供接著要自其中形成的內(nèi)部電極內(nèi)較低電阻?；蛘撸瑑?nèi)部電極層40L可包含諸如元素金屬、復數(shù)個元素金屬的合金或?qū)щ娊饘倩衔?諸如導電金屬氮化物)的金屬材料。金屬材料可從(但不限于)W、Ta、Ti、Cu、Al、 TaN, TiN, WN和其分層堆疊或混合物當中選擇。在此情況下，內(nèi)含金屬材料的內(nèi)部電極層 40L可形成為連續(xù)并且同構(gòu)型整體結(jié)構(gòu)，而無其內(nèi)包含異質(zhì)材料的任何顯現(xiàn)的物理界面，以讓后續(xù)形成的內(nèi)部電極中的阻抗降低。通過化學機械拋光(CMP)或凹陷蝕刻，將在至少一個焊墊層12之上的部分內(nèi)部電極層40L平坦化。節(jié)點介電層30L或至少一個焊墊層12可用來作為停止層。請參閱圖5，具有深度小于IOOOnm (通常小于500nm)的淺溝槽形成于至少一個焊墊層12及半導體區(qū)域10的上部中。該等淺溝槽包含橫向圍繞第一深溝槽IlA內(nèi)的部分內(nèi)部電極層40L的第一淺溝槽。因此，第一淺溝槽覆蓋第一深溝槽IlA的側(cè)壁。類似地，覆蓋第二深溝槽IlB側(cè)壁的第二淺溝槽橫向圍繞第二深溝槽IlB內(nèi)的部分內(nèi)部電極層40L。介電材料沉積在第一淺溝槽以及第二淺溝槽內(nèi)。介電材料可包含化學氣相沉積 (CVD)氧化硅，其可通過等離子體增強化學氣相沉積(PECVD)、高密度等離子體化學氣相沉積(HDPCVD)、低壓化學氣相沉積(LPCVD)或快速熱化學氣相沉積(RTCVD)來沉積。介電材料可或可不包含諸如氮化硅或氮氧化硅這類襯墊材料。優(yōu)選地，介電材料包含通過高密度等離子體化學氣相沉積(HDPCVD)所沉積的未摻雜硅酸鹽玻璃(USG)。介電材料接著由例如化學機械拋光(CMP)、凹陷蝕刻或其組合來平坦化。節(jié)點介電層30L或至少一個焊墊層12 的頂表面可用來作為停止層。介電材料的剩余部分下陷至基本上與半導體襯底8的頂表面 13共平面的程度，介電材料的剩余部分構(gòu)成淺溝槽隔離結(jié)構(gòu)80。第一深溝槽IlA中內(nèi)部電極層40L的剩余部分構(gòu)成變?nèi)萜鲀?nèi)部電極40A，因為此部分作為稍后將說明的本發(fā)明變?nèi)萜鞯膬?nèi)部電極。第二深溝槽IlB中內(nèi)部電極層40L的剩余部分構(gòu)成電容器內(nèi)部電極40B，因為此部分作為線性電容器的內(nèi)部電極，該電容器具有固定電容并且其內(nèi)所儲存的電荷量隨通過節(jié)點電介質(zhì)的電壓差而線性地改變。第一深溝槽1IA中節(jié)點介電層30L的剩余部分構(gòu)成第一節(jié)點電介質(zhì)30A，其作為本發(fā)明變?nèi)萜鞯墓?jié)點電介質(zhì)。第二深溝槽IlB中節(jié)點介電層30L的剩余部分構(gòu)成第二節(jié)點電介質(zhì)30B，因為此部分作為線性電容器的節(jié)點電介質(zhì)。半導體襯底8的頂表面13上的部分的變?nèi)萜鲀?nèi)部電極40A與電容器內(nèi)部電極40B 都已下陷或蝕刻，如此變?nèi)萜鲀?nèi)部電極40A和電容器內(nèi)部電極40B的頂表面基本上與半導體襯底8的頂表面13共平面。接著可選地針對半導體區(qū)域10和變?nèi)萜鲀?nèi)部電極40A以及電容器內(nèi)部電極40B移除至少一個焊墊層12。在此用來移除至少一個焊墊層12的蝕刻可以可選地針對淺溝槽隔離結(jié)構(gòu)80，或淺溝槽隔離結(jié)構(gòu)80形成期間，淺溝槽隔離結(jié)構(gòu)80的下陷深度可調(diào)整，來考慮至少一個焊墊層12移除期間額外的材料消耗，使得淺溝槽隔離結(jié)構(gòu) 80的頂表面基本上與半導體襯底8的頂表面13共平面。請參閱圖6，通過掩蔽離子注入在變?nèi)萜鲄^(qū)域V內(nèi)形成第一摻雜阱50。接著或同時，通過掩蔽離子注入在電容器區(qū)域C內(nèi)形成電容器區(qū)域摻雜阱52。第一摻雜阱50可具有第二導電類型或第一導電類型的摻雜，即與具有第一導電類型摻雜的半導體區(qū)域10的摻雜相反導電類型的摻雜或相同導電類型的摻雜。第一摻雜阱50的深度在此稱為第二深度d2，其小于第一深度dl，并且從大約IOOnm到大約2000nm，通常從大約200nm到大約 1，200nm，不過在此也考慮較小與較大深度。電容器區(qū)域摻雜阱52具有第二導電類型的摻雜，其導電類型與電容器區(qū)域C內(nèi)掩埋板層20的導電類型相同。第二深度d2優(yōu)選大于淺溝槽隔離結(jié)構(gòu)80底部的深度。第一摻雜阱50的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO2Vcm3,并且通常從大約LOxIO1Vcm3到大約1.0X102°/cm3，不過在此也考慮較小或較大的摻雜劑濃度。優(yōu)選地，第一摻雜阱50具有第二導電類型的摻雜。電容器區(qū)域摻雜阱52的摻雜劑濃度可從大約 1. OxlO1Vcm3 到大約 1. OxlO2Vcm3,并且通常從大約 1. OxlO1Vcm3 到大約 1. OxlO2Vcm3, 不過在此也考慮較小或較大的摻雜劑濃度。若在采用相同掩蔽的相同離子注入工藝步驟形成第一摻雜阱50和電容器區(qū)域摻雜阱52，則第一摻雜阱50和電容器區(qū)域摻雜阱52具有相同摻雜類型、相同摻雜劑濃度以及相同深度，即電容器區(qū)域摻雜阱52的深度與第二深度d2 相同。變?nèi)萜鲄^(qū)域V包含根據(jù)本發(fā)明第一具體實施例的第一示例變?nèi)萜鳎摰谝皇纠內(nèi)萜靼內(nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A和第一摻雜阱50。變?nèi)萜鲀?nèi)部電極40A 從半導體襯底8的頂表面13延伸至一深度，該深度等于第一深度dl減去第一節(jié)點電介質(zhì) 30A的厚度t。變?nèi)萜鲀?nèi)部電極40A包含上述導電材料。第一節(jié)點電介質(zhì)30A為第一示例變?nèi)萜鞯慕殡姴牧?。第一摻雜阱50包含摻雜的半導體材料，其與第一節(jié)點電介質(zhì)30A鄰接的部分可基于通過第一節(jié)點電介質(zhì)30A的電壓偏壓而位于累積模式或耗盡模式。舉例來說，若第一摻雜阱50具有ρ型摻雜且第一摻雜阱50上的電壓偏壓相對于變?nèi)萜鲀?nèi)部電極40A上的電壓為正，則將橫向包圍并鄰接第一節(jié)點電介質(zhì)30A上部的第一摻雜阱50的部分驅(qū)動進入累積模式，其中第一摻雜阱50內(nèi)存在的空穴被吸引至第一節(jié)點電介質(zhì)30A。在累積模式內(nèi)，第一示例變?nèi)萜?30A、40A、50)提供高電容。若第一摻雜阱50具有ρ型摻雜并且第一摻雜阱 50上的電壓偏壓相對于變?nèi)萜鲀?nèi)部電極40A上的電壓為負，則將橫向包圍并鄰接第一節(jié)點電介質(zhì)30A上部的第一摻雜阱50的部分驅(qū)動進入耗盡模式，其中第一摻雜阱50內(nèi)存在的空穴被排斥而遠離第一節(jié)點電介質(zhì)30A。在耗盡模式內(nèi)，第一示例變?nèi)萜?30A、40A、50)提供低電容。因此，第一示例變?nèi)萜?30A、40A、50)具有依賴于電壓的電容?；蛘撸舻谝粨诫s阱50具有η型摻雜并且第一摻雜阱50上的電壓偏壓相對于變?nèi)萜鲀?nèi)部電極40Α上的電壓為負，則將橫向包圍并鄰接第一節(jié)點電介質(zhì)30Α上部的第一摻雜阱50的部分驅(qū)動進入累積模式，其中第一摻雜阱50內(nèi)存在的電子被吸引至第一節(jié)點電介質(zhì)30Α。在累積模式內(nèi)，第一示例變?nèi)萜?30Α、40Α、50)提供高電容。若第一摻雜阱50具有η型摻雜且第一摻雜阱50上的電壓偏壓相對于變?nèi)萜鲀?nèi)部電極40Α上的電壓為正，則將橫向包圍并鄰接第一節(jié)點電介質(zhì)30Α上部的第一摻雜阱50的部分驅(qū)動進入耗盡模式，其中第一摻雜阱50內(nèi)存在的電子被排斥而遠離第一節(jié)點電介質(zhì)30Α。在耗盡模式內(nèi)，第一示例變?nèi)萜?30Α、40Α、50)提供低電容。如此，第一示例變?nèi)萜?30Α、40Α、50)具有依賴于電壓的電容。與第一節(jié)點電介質(zhì)30Α鄰接的第一摻雜阱50的部分從鄰接并橫向包圍變?nèi)萜鲀?nèi)部電極40Α的淺溝槽隔離結(jié)構(gòu)80的底表面延伸至第二深度d2。電容器區(qū)域C包含示例電容器，其包含電容器內(nèi)部電極40B、第二節(jié)點電介質(zhì)30B 和電容器區(qū)域摻雜阱52。電容器內(nèi)部電極40B從半導體襯底8的頂表面13延伸至一深度， 該深度基本上等于變?nèi)萜鲀?nèi)部電極的深度，即等于第一深度dl減去第一節(jié)點電介質(zhì)30A厚度的深度。電容器內(nèi)部電極40B包含上述導電材料。電容器區(qū)域摻雜阱52提供到掩埋板層20的電接觸。由于掩埋板層20重度摻雜，示例電容器O0、30B、40B)具有基本上獨立于電壓的電容，即示例電容器O0、30B、40B)為線性電容器，其中所儲存的電荷量與通過內(nèi)部電極40Β和掩埋板層20的電壓差異成線性正比。換言之，示例電容器O0、30B、40B)具有固定電容。若圖4的工藝步驟形成內(nèi)部電極層40L為連續(xù)且同質(zhì)的單體結(jié)構(gòu)而無包含異質(zhì)材料的任何顯現(xiàn)的物理界面，則每一變?nèi)萜鲀?nèi)部電極40Α和電容器內(nèi)部電極40Β都為連續(xù)與同質(zhì)單體建造結(jié)構(gòu)，而無包含異質(zhì)材料的任何顯現(xiàn)物理界面。沒有這類顯現(xiàn)的物理界面(如原生氧化物層)讓變?nèi)萜鲀?nèi)部電極40A和電容器內(nèi)部電極40B的導電性提升。金屬半導體合金區(qū)域(未顯示)可以可選地形成于變?nèi)萜鲀?nèi)部電極40A、電容器內(nèi)部電極40B、第一摻雜阱50及/或電容器區(qū)域摻雜阱52之上。請參閱圖7和圖8，中端(MOL)介電層90 (可包含移動離子阻擋層(未顯示))沉積在變?nèi)萜鲀?nèi)部電極40A、電容器內(nèi)部電極40B、第一摻雜阱50、電容器區(qū)域摻雜阱52以及淺溝槽隔離區(qū)域80之上。圖7為垂直剖面圖，而圖8為俯視圖，其中為了清楚所以省略MOL 介電層90。MOL介電層90可包含例如CVD氧化物，諸如無摻雜的硅酸鹽玻璃(USG)、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、氟硅酸鹽玻璃(FSG)、硼磷硅酸鹽玻璃(BPSG)或其組合。MOL介電層90內(nèi)形成許多接觸通路孔洞并且填入金屬來形成許多接觸通路孔，其包含第一接觸通路孔92、至少一個第二接觸通路孔94、電容器內(nèi)部電極接觸通路孔91和電容器區(qū)域摻雜阱接觸通路孔93。第一接觸通路孔92可與變?nèi)萜鲀?nèi)部電極40A垂直鄰接。至少一個第二接觸通路孔94可與第一摻雜阱50垂直鄰接。電容器內(nèi)部電極接觸通路孔91可與電容器內(nèi)部電極40B垂直鄰接。電容器區(qū)域摻雜阱接觸通路孔93可與電容器區(qū)域摻雜阱52垂直鄰接。此后形成第一級金屬線路(未顯示)，接著進一步形成后端工藝(BEOL)結(jié)構(gòu)。請參閱圖9和圖10，在此顯示根據(jù)本發(fā)明第二具體實施例的第二示例半導體結(jié)構(gòu)。圖9為垂直剖面圖，而圖10為俯視圖，其中為了清楚所以省略MOL介電層90。第二示例半導體結(jié)構(gòu)包含第二示例變?nèi)萜鳎內(nèi)萜靼內(nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A 和第一摻雜阱50。第一摻雜阱橫向包圍并鄰接第一節(jié)點電介質(zhì)30A從半導體襯底8的頂表面13到第二深度d2的上部。從第一示例半導體結(jié)構(gòu)中通過省略形成淺溝槽隔離結(jié)構(gòu) 80(包圍變?nèi)萜鲄^(qū)域V內(nèi)的變?nèi)萜鲀?nèi)部電極40A)來獲取第二示例半導體結(jié)構(gòu)。鄰接第一節(jié)點電介質(zhì)30A的第一摻雜阱50的部分從半導體襯底8的頂表面13延伸到第二深度d2。 由于第一摻雜阱50與變?nèi)萜鲀?nèi)部電極40A之間并無任何淺溝槽隔離結(jié)構(gòu)，所以第一摻雜阱 50與第一節(jié)點電介質(zhì)之間的接觸面積增加，造成第二具體實施例的第二示例變?nèi)萜魈峁┑碾娙荽笥诘谝痪唧w實施例的第一示例變?nèi)萜鳌Ｕ垍㈤唸D11，從第一示例半導體結(jié)構(gòu)中通過形成第二摻雜阱60和提供到第二摻雜阱60的電接觸的第一穿通區(qū)62，取得根據(jù)本發(fā)明第三具體實施例的第三示例半導體結(jié)構(gòu)。第二摻雜阱60和第一穿通區(qū)62通過掩蔽離子注入所形成。第二摻雜阱60直接形成在第一摻雜阱50之下。第二摻雜阱60底表面的深度，此后稱為第三深度d3，大于第二深度d2 (請參閱圖7)并且小于第一深度dl。第三深度d3可從大約200nm到大約2000nm，通常從大約400nm到大約1500nm，不過在此也考慮較小與較大深度。第二摻雜阱60與第一摻雜阱50可具有不同摻雜劑濃度或不同摻雜導電類型。第二摻雜阱60具有與第一穿通區(qū) 62相同的導電類型。在一情況下，第二摻雜阱60與第一穿通區(qū)62具有與第一摻雜阱50相反的導電類型。若第一摻雜阱50具有ρ型摻雜，則第二摻雜阱60具有η型摻雜，反之亦然。第二摻雜阱60的導電類型可與半導體區(qū)域10的導電類型相同或相反。第二摻雜阱60的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO2Vcm3,并且通常從大約1. OxlO1Vcm3到大約 1. 0xl02°/cm3，不過在此也考慮較小或較大的摻雜劑濃度。第一穿通區(qū)62的摻雜劑濃度可從大約 1. OxlO1Vcm3 到大約 5. OxlO2Vcm3,并且通常從大約 3. OxlO1Vcm3 到大約 3. OxlO2Vcm3,不過在此也考慮較小或較大的摻雜劑濃度。在另一情況下，第二摻雜阱60與第一穿通區(qū)62具有與第一摻雜阱50相同的導電類型。在此情況下，第二摻雜阱60具有與第一摻雜阱50不同的摻雜劑濃度。第二摻雜阱 60的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO2Vcm3,并且通常從大約1. OxlO1Vcm3 到大約1. 0X102°/cm3，不過在此也考慮較小或較大的摻雜劑濃度。第三接觸通路孔96形成于MOL介電層90內(nèi)，以提供到第一穿通區(qū)62的電接觸， 第一穿通區(qū)62從第二摻雜阱60的頂表面延伸至半導體襯底8的頂表面13。第三示例半導體結(jié)構(gòu)包含第三示例變?nèi)萜?，其包含變?nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A、第一摻雜阱50和第二摻雜阱60。至少一個第二接觸通路孔94和第三接觸通路孔96可或可不由金屬互連結(jié)構(gòu)(未顯示)電連接。在至少一個第二接觸通路孔94和第三接觸通路孔96由金屬互連結(jié)構(gòu)造成電性短路的情況下，第三示例變?nèi)萜鳛橐环N二端子器件，其提供依賴于電壓的電容，此依賴于電壓的電容由變?nèi)萜鲀?nèi)部電極40A和第一摻雜阱50之間的第一電容與變?nèi)萜鲀?nèi)部電極40A和第二摻雜阱60之間的第二電容的總和來決定。第一電容與第二電容都可為依賴于電壓的。第三示例變?nèi)萜靼哂械谝浑娙莸牡谝唤M件變?nèi)萜?，以及具有第二電容的第二組件變?nèi)萜鳌５谝唤M件變?nèi)萜髋c第二組件變?nèi)萜鞯拿恳粋€都可在累積模式與耗盡模式之間操作，如第一具體實施例的第一示例變?nèi)萜鳌；蛘?，至少一個第二接觸通路孔94可不與第三接觸通路孔96電連接。在此情況下，第三示例變?nèi)萜鳛橐环N三端子器件。施加于第一摻雜阱50的電壓可調(diào)節(jié)包含變?nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A和第二摻雜阱60的第二組件電容器的電容?；蛘?，施加于第二摻雜阱60的電壓可調(diào)節(jié)包含變?nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A和第一摻雜阱 50的第一組件電容器的電容。請參閱圖12，從第三示例半導體結(jié)構(gòu)中通過形成第三摻雜阱70和提供到第三摻雜阱70的電接觸的第二穿通區(qū)72，取得根據(jù)本發(fā)明第四具體實施例的第四示例半導體結(jié)構(gòu)。第三摻雜阱70和第二穿通區(qū)72利用掩蔽離子注入所形成。第三摻雜阱70直接形成在第二摻雜阱60之下。第三摻雜阱70底表面的深度，此后稱為第四深度d4，大于第三深度 d3(請參閱圖11)并且小于第一深度dl。第四深度d4可從大約300nm到大約2000nm，通常從大約600nm到大約2000nm，不過在此也考慮較小與較大深度。第三摻雜阱70與第一摻雜阱50可具有不同摻雜劑濃度或不同摻雜導電類型。第三摻雜阱70與第二摻雜阱60可具有不同摻雜劑濃度或不同摻雜導電類型。第三摻雜阱70具有與第二穿通區(qū)72相同的導電類型。優(yōu)選地，第三摻雜阱70、第二穿通區(qū)72和第一摻雜阱50的每一個都具有第二導電類型摻雜，并且半導體區(qū)域10、第二摻雜阱60和第一穿通區(qū)62的每一個都具有與第二導電類型相反的第一導電類型摻雜。第三摻雜阱70的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO2Vcm3,并且通常從大約1. OxlO1Vcm3到大約1. OxlO2Vcm3,不過在此也考慮較小或較大的摻雜劑濃度。第二穿通區(qū)72的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO20/ cm3,并且通常從大約3. OxlO1Vcm3到大約3. OxlO2Vcm3,不過在此也考慮較小或較大的摻雜劑濃度。第四接觸通路孔98形成于MOL介電層90內(nèi)，以提供到第二穿通區(qū)72的電接觸， 第二穿通區(qū)72從第三摻雜阱70的頂表面延伸至半導體襯底8的頂表面13。
第四示例半導體結(jié)構(gòu)包含第四示例變?nèi)萜?，其包含變?nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A、第一摻雜阱50、第二摻雜阱60、第三摻雜阱70。某些至少一個第二接觸通路孔 94、第三接觸通路孔96和第四接觸通路孔98可或可不與金屬互連結(jié)構(gòu)(未顯示)電連接。 在至少一個第二接觸通路孔94、第三接觸通路孔96和第四接觸通路孔98由金屬互連結(jié)構(gòu)造成電性短路的情況下，第四示例變?nèi)萜鳛橐环N二端子器件，其提供依賴于電壓的電容，此依賴于電壓的電容由變?nèi)萜鲀?nèi)部電極40A和第一摻雜阱50間的第一電容、變?nèi)萜鲀?nèi)部電極 40A和第二摻雜阱60間的第二電容、以及變?nèi)萜鲀?nèi)部電極40A和第三摻雜阱70間的第三電容的總和來決定。第一電容、第二電容和第三電容的每一個都可為依賴于電壓的。第四示例變?nèi)萜靼哂械谝浑娙莸牡谝唤M件變?nèi)萜?、具有第二電容的第二組件變?nèi)萜?、以及具有第三電容的第三組件變?nèi)萜鳌５谝唤M件變?nèi)萜?、第二組件變?nèi)萜鳌⒁约暗谌M件變?nèi)萜鞯拿恳粋€都可在累積模式與耗盡模式之間操作，如第一具體實施例的第一示例變?nèi)萜?。在至少一個第二接觸通路孔94、第三接觸通路孔96、和第四接觸通路孔98中只有一對由金屬互連結(jié)構(gòu)造成電性短路的情況下，雖然對各個摻雜阱(50、60、70)的接觸通路孔(94、96、98)中的一個與其余者未電連接，第四示例變?nèi)萜鳛榭商峁┮蕾囉陔妷旱碾娙莸娜俗悠骷?。第四示例變?nèi)萜鲀?nèi)有三種組件電容，其包含在變?nèi)萜鲀?nèi)部電極40A與第一摻雜阱50間的具有第一電容的第一組件電容器、在變?nèi)萜鲀?nèi)部電極40A與第二摻雜阱60 間的具有第二電容的第二組件電容器、以及在變?nèi)萜鲀?nèi)部電極40A與第三摻雜阱70間的具有第三電容的第三組件電容器。這三個組件電容器的其中至少之一的電容可由施加于另一組件電容器的電壓來調(diào)節(jié)。在至少一個第二接觸通路孔94、第三接觸通路孔96和第四接觸通路孔98彼此之間未電性短路的情況下，第四示例變?nèi)萜鳛樘峁┮蕾囉陔妷旱碾娙莸囊环N四端子器件。該三種組件電容的每一個都可由施加于另一組件電容器的電壓來調(diào)節(jié)。請參閱圖13，從第三示例半導體結(jié)構(gòu)中通過形成第三摻雜阱70和提供到第三摻雜阱70的電接觸的第二穿通區(qū)72，取得根據(jù)本發(fā)明第五具體實施例的第五示例半導體結(jié)構(gòu)。第三摻雜阱70和第二穿通區(qū)72通過掩蔽離子注入所形成。第三摻雜阱70直接形成在第二摻雜阱60之下。第三摻雜阱70底表面的深度，此后稱為第四深度d4，大于第三深度 d3(請參閱圖11)并且小于第一深度dl。第四深度d4可從大約300nm到大約2000nm，通常從大約600nm到大約2000nm，不過在此也考慮較小與較大深度。第三摻雜阱70與第一摻雜阱50可具有不同摻雜劑濃度或不同摻雜導電類型。第三摻雜阱70與第二摻雜阱60可具有不同摻雜劑濃度或不同摻雜導電類型。第三摻雜阱70具有與第二穿通區(qū)72相同的導電類型。優(yōu)選地，第三摻雜阱70、第二穿通區(qū)72和第一摻雜阱50的每一個都具有第一導電類型摻雜，并且半導體區(qū)域10、第二摻雜阱60和第一穿通區(qū)62的每一個都具有與第一導電類型相反的第二導電類型摻雜。第三摻雜阱70的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO2Vcm3,并且通常從大約1. OxlO1Vcm3到大約1. OxlO2Vcm3,不過在此也考慮較小或較大的摻雜劑濃度。第二穿通區(qū)72的摻雜劑濃度可從大約1. OxlO1Vcm3到大約5. OxlO20/ cm3,并且通常從大約3. OxlO1Vcm3到大約3. OxlO2Vcm3,不過在此也考慮較小或較大的摻雜劑濃度。具有第二導電類型摻雜的互補摻雜阱51可形成并鄰接于第一摻雜阱50，其與位于第三摻雜阱70之下的半導體區(qū)域10的部分電隔離?；パa摻雜阱51可偏壓，使第一摻雜阱與第三摻雜阱70底下的部分的半導體區(qū)域10電隔離。第四接觸通路孔98形成于MOL介電層90內(nèi)，以提供到第二穿通區(qū)72的電接觸， 第二穿通區(qū)72從第三摻雜阱70的頂表面延伸至半導體襯底8的頂表面13。第五示例半導體結(jié)構(gòu)包含第五示例變?nèi)萜?，其包含變?nèi)萜鲀?nèi)部電極40A、第一節(jié)點電介質(zhì)30A、第一摻雜阱50、第二摻雜阱60、第三摻雜阱70。至少一個第二接觸通路孔94、 第三接觸通路孔96和第四接觸通路孔98的其中某些可或可不由金屬互連結(jié)構(gòu)(未顯示) 電連接。第五示例變?nèi)萜骺捎煤偷谒氖纠內(nèi)萜飨嗤姆绞讲僮鳛槎俗悠骷?、三端子器件或四端子器件。互補摻雜阱51可用來將第一摻雜阱與其他端子或摻雜阱電隔離。這里明確考慮本發(fā)明的進一步具體實施例，其中采用了四個或更多個垂直堆疊摻雜阱，其每一個都具有和其余摻雜阱不同的摻雜劑濃度或不同的摻雜導電類型，并且提供包含已摻雜半導體材料的穿通區(qū)，其具有與所連接的摻雜阱相同導電類型的摻雜。該四個或更多個垂直堆疊摻雜阱的每一個都可垂直鄰接每一摻雜阱之上或之下的另一摻雜阱。請參閱圖14，根據(jù)本發(fā)明第六具體實施例的第六示例半導體結(jié)構(gòu)可用來形成上述對應于圖2和圖3的制造步驟的第一到第五示例半導體結(jié)構(gòu)的任一個。尤其是，摻雜劑掩蔽層27沉積在第一和第二深溝槽(IlAUlB)的側(cè)壁和底表面上以及圖1內(nèi)至少一個焊墊層12的暴露表面上。摻雜劑掩蔽層27可包含諸如氮化硅的介電材料、半導體材料或金屬材料。例如使用低壓化學氣相沉積(LPCVD)或快速熱化學氣相沉積(RTCVD)可形成摻雜劑掩蔽層27。摻雜劑掩蔽層27通過光刻而圖案化，以移除電容器區(qū)域C內(nèi)部分的摻雜劑掩蔽層 27，而摻雜劑掩蔽層27覆蓋變?nèi)萜鲄^(qū)域V?？蓤?zhí)行氣相摻雜、等離子體摻雜、離子注入或其組合，在第二深溝槽IlB的側(cè)壁與底表面上形成掩埋板，而避免將任何摻雜劑引入變?nèi)萜鲄^(qū)域V內(nèi)第一深溝槽IlA的側(cè)壁與底表面。接著可選地針對半導體區(qū)域10、掩埋板層20和至少一個焊墊層12移除摻雜劑掩蔽層27。可采用對應于圖4的工藝步驟，來形成上述第一至第五示例半導體結(jié)構(gòu)的任一個。雖然本發(fā)明的變?nèi)萜骺刹僮鳛槿俗悠骷?、四端子器件或超過四端子的器件，不過此處用二端子器件來說明本發(fā)明的示例變?nèi)萜鞯牟僮髑闆r。不過，可清楚了解本發(fā)明的示例變?nèi)萜骺捎贸^二端子來操作，以獲得許多有利的器件性能特性。請參閱圖15，顯示根據(jù)本發(fā)明第一具體實施例或第二具體實施例的第一示例變?nèi)萜骰虻诙纠內(nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€C。在低電壓上，第一摻雜阱50接近第一節(jié)點電介質(zhì)30A的這一部分(請參閱圖7至圖10)位于耗盡模式內(nèi)，因此提供低電容。在高電壓上，將第一摻雜阱50接近第一節(jié)點電介質(zhì)30A的這一部分(請參閱圖7至圖10)驅(qū)動進入累積模式，因此提供高電容。通過改變第一摻雜阱50的摻雜劑類型或變?nèi)萜鲀?nèi)部電極40A與第一摻雜阱50之間電壓的極性，示例依賴于電壓的電容曲線C可翻轉(zhuǎn)，使得累積模式發(fā)生在低電壓并且耗盡模式發(fā)生在高電壓。圖16為根據(jù)本發(fā)明第三具體實施例的第三示例變?nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€C。第一依賴于電壓的電容曲線Cl，其為變?nèi)萜鲀?nèi)部電極40A與第一摻雜阱50之間第一組件電容器的組件電容，顯示低電壓上的低電容以及高電壓上的高電容。第二依賴于電壓的電容曲線C2，其為變?nèi)萜鲀?nèi)部電極40A與第二摻雜阱60之間第二組件電容器的組件電容，顯示低電壓上的高電容以及高電壓上的低電容。通過將第一依賴于電壓的電容曲線Cl 與第二依賴于電壓的電容曲線C2相加，獲得示例依賴于電壓的電容曲線C，其代表第三示例變?nèi)萜鞯目傠娙?。通過將第二深度d2和第三深度d3(請參閱圖11)以及第一摻雜阱50 和第二摻雜阱60的摻雜劑濃度優(yōu)化，示例依賴于電壓的電容曲線C可代表基本上獨立于電壓的電容，即第三示例變?nèi)萜骺商峁┗旧瞎潭āⅹ毩⒂陔妷旱碾娙?。圖17為根據(jù)本發(fā)明第三具體實施例的第三示例變?nèi)萜鞯牧硪皇纠蕾囉陔妷旱碾娙萸€C。第一依賴于電壓的電容曲線Cl顯示低電壓上低電容和高電壓上高電容，并且第二依賴于電壓的電容曲線C2顯示低電壓上高電容和高電壓上低電容，如先前范例內(nèi)所示。不過，電容改變處的電壓由電壓范圍區(qū)隔。通過將第二深度d2和第三深度d3(請參閱圖11)以及第一摻雜阱50和第二摻雜阱60的摻雜劑濃度優(yōu)化，示例依賴于電壓的電容曲線C可代表基本上依賴于電壓的電容，即第三示例變?nèi)萜骺稍谑纠蕾囉陔妷旱碾娙萸€ C提供峰值或谷值，作為變?nèi)萜鲀?nèi)部電極40A與第一摻雜阱50和第二摻雜阱60之間的電壓差異。就本發(fā)明申請目的而言，第一摻雜阱50和第二摻雜阱60都在相同電位上，其由電性短路至少一個第二接觸通路孔94與第三接觸通路孔96的金屬互連結(jié)構(gòu)來達成。通過操縱第一依賴于電壓的電容曲線Cl和第二依賴于電壓的電容曲線C2的外形，可在示例依賴于電壓的電容曲線C內(nèi)達成最大或最小總電容。圖18為用于根據(jù)本發(fā)明第四或第五具體實施例中第四示例變?nèi)萜骰虻谖迨纠內(nèi)萜鞯氖纠蕾囉陔妷旱碾娙萸€。通過調(diào)整第一、第二和第三摻雜阱(50、60、70)的每一個的第二深度d2、第三深度d3、第四深度d4、摻雜劑類型以及摻雜劑濃度，可個別地修改顯示變?nèi)萜鲀?nèi)部電極40A與第一摻雜阱50(請參閱圖12和圖1 之間第一組件電容的第一依賴于電壓的電容曲線Cl、顯示變?nèi)萜鲀?nèi)部電極40A與第二摻雜阱60之間第二組件電容的第二依賴于電壓的電容曲線C2、以及顯示變?nèi)萜鲀?nèi)部電極40A與第三摻雜阱70之間第三組件電容的第三依賴于電壓的電容曲線C3的每一個。針對通過第一節(jié)點電介質(zhì)30A的電壓偏壓，通過將第一至第三依賴于電壓的電容曲線(Cl、C2、C3)相加所獲得的示例依賴于電壓的電容曲線C，可具有復雜功能相依性。雖然已經(jīng)用特定具體實施例說明本發(fā)明，不過從上述說明當中很明顯，本領域技術(shù)人員可了解到許多替代、修改或變化。因此，本發(fā)明欲涵蓋落在本發(fā)明及下列權(quán)利要求內(nèi)的范疇與精神的所有這種替代、修改以及變化。
權(quán)利要求
1. 一種半導體結(jié)構(gòu)，包含深溝槽，位于半導體襯底中并且具有位于距離該半導體襯底頂表面第一深度的底表節(jié)點電介質(zhì)，鄰接該深溝槽的側(cè)壁及該底表面；導電內(nèi)部電極，位于該節(jié)點電介質(zhì)內(nèi)；摻雜阱，從該半導體襯底的該頂表面延伸至第二深度，其位于該深溝槽之外，并且鄰接并橫向包圍該節(jié)點電介質(zhì)，其中該第二深度小于該第一深度；以及半導體區(qū)域，具有與該摻雜阱不同的摻雜劑濃度或不同導電類型的摻雜，該半導體區(qū)域位于該半導體襯底內(nèi)，并且鄰接并橫向包圍該深溝槽的距該半導體襯底的該頂表面一深度之下的下部的整體，其中該深度小于該第一深度。
2.如權(quán)利要求1所述的半導體結(jié)構(gòu)，還包含第一接觸通路孔，與該導電內(nèi)部電極的頂表面垂直鄰接；以及第二接觸通路孔，與該摻雜阱垂直鄰接。
3.如權(quán)利要求1所述的半導體結(jié)構(gòu)，還包含淺溝槽隔離結(jié)構(gòu)，其在該節(jié)點電介質(zhì)之上并橫向鄰接并橫向包圍該導電內(nèi)部電極的上部的整體。
4.如權(quán)利要求1所述的半導體結(jié)構(gòu)，還包含圍繞該節(jié)點電介質(zhì)的淺溝槽隔離結(jié)構(gòu)，其中該節(jié)點電介質(zhì)與該半導體襯底的該頂表面鄰接，并且該摻雜阱橫向鄰接并橫向包圍該導電內(nèi)部電極的上部的整體。
5.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該半導體區(qū)域在第二深度上與該摻雜阱鄰接。
6.如權(quán)利要求5所述的半導體結(jié)構(gòu)，其中該半導體區(qū)域具有第一導電類型的摻雜，并且該摻雜阱具有第二導電類型的摻雜，其中該第二導電類型與該第一導電類型相反。
7.如權(quán)利要求1所述的半導體結(jié)構(gòu)，還包含第二摻雜阱，其位于該半導體襯底內(nèi)并且從該第二深度延伸至第三深度，其中該第二摻雜阱位于該深溝槽之外并且鄰接并橫向包圍該節(jié)點電介質(zhì)，其中該第三深度大于該第二深度并且小于該第一深度。
8.如權(quán)利要求7所述的半導體結(jié)構(gòu)，其中該第二摻雜阱與該摻雜阱具有不同摻雜劑濃度或不同摻雜導電類型。
9.如權(quán)利要求7所述的半導體結(jié)構(gòu)，其中該第二摻雜阱具有第一導電類型的摻雜，并且該摻雜阱具有第二導電類型的摻雜，其中該第二導電類型與該第一導電類型相反。
10.如權(quán)利要求7所述的半導體結(jié)構(gòu)，還包含第一接觸通路孔，與該導電內(nèi)部電極的頂表面垂直鄰接；第二接觸通路孔，與該摻雜阱垂直鄰接；導電穿通區(qū)域，從該半導體襯底的該頂表面延伸到該第二摻雜阱；以及第三接觸通路孔，其與該導電穿通區(qū)域垂直鄰接，其中通過金屬互連結(jié)構(gòu)，該第三接觸通路孔和該第二接觸通路孔電性短路。
11.如權(quán)利要求7所述的半導體結(jié)構(gòu)，其中該半導體區(qū)域在該第三深度上與該摻雜阱鄰接。
12.如權(quán)利要求10所述的半導體結(jié)構(gòu)，其中該半導體區(qū)域具有第一導電類型的摻雜， 并且該摻雜阱具有第二導電類型的摻雜，其中該第二導電類型與該第一導電類型相反。
13.如權(quán)利要求7所述的半導體結(jié)構(gòu)，還包含第三摻雜阱，其位于該半導體襯底內(nèi)并且從該第三深度延伸至第四深度，其中該第三摻雜阱位于該深溝槽之外并且鄰接并橫向包圍該節(jié)點電介質(zhì)，其中該第四深度大于該第三深度并且小于該第一深度。
14.如權(quán)利要求13所述的半導體結(jié)構(gòu)，其中該第三摻雜阱具有與該第二摻雜阱不同的摻雜劑濃度或不同的摻雜導電類型，并且其中該第三摻雜阱具有與該摻雜阱不同的摻雜劑濃度或不同的摻雜導電類型。
15.如權(quán)利要求13所述的半導體結(jié)構(gòu)，還包含 第一接觸通路孔，與該導電內(nèi)部電極的頂表面垂直鄰接； 第二接觸通路孔，與該摻雜阱垂直鄰接；導電穿通區(qū)域，從該半導體襯底的該頂表面延伸到該第二摻雜阱； 第三接觸通路孔，與該導電穿通區(qū)域垂直鄰接；另一導電穿通區(qū)域，從該半導體襯底的該頂表面延伸到該第三摻雜阱；以及第四接觸通路孔，與該另一導電穿通區(qū)域垂直鄰接，其中通過金屬互連結(jié)構(gòu)，該第四接觸通路孔、該第三接觸通路孔以及該第二接觸通路孔電性短路。
16.如權(quán)利要求13所述的半導體結(jié)構(gòu)，其中該半導體區(qū)域在該第四深度上與該摻雜阱鄰接。
17.一種半導體結(jié)構(gòu)，包含第一深溝槽，位于半導體襯底內(nèi)并且具有位于距離該半導體襯底的頂表面第一深度的底表面；第一節(jié)點電介質(zhì)，鄰接該第一深溝槽的側(cè)壁及該底表面； 第一導電內(nèi)部電極，位于該第一節(jié)點電介質(zhì)內(nèi)；摻雜阱，從該半導體襯底的該頂表面延伸至第二深度，該摻雜阱位于該第一深溝槽之外，并且鄰接并橫向包圍該第一節(jié)點電介質(zhì)，其中該第二深度小于該第一深度；半導體區(qū)域，具有與該摻雜阱不同的摻雜劑濃度或不同導電類型的摻雜，該半導體區(qū)域位于該半導體襯底內(nèi)，并且鄰接并橫向包圍該第一深溝槽的距該半導體襯底的該頂表面一深度之下的下部的整體，其中該深度小于該第一深度；第二深溝槽，位于該半導體襯底內(nèi)并且具有位于該第一深度的底表面； 第二節(jié)點電介質(zhì)，鄰接該第二深溝槽的側(cè)壁及該底表面； 第二導電內(nèi)部電極，位于該第二節(jié)點電介質(zhì)內(nèi)；以及掩埋板層，位于該第二節(jié)點電介質(zhì)之下及之外，并且橫向包圍并橫向鄰接于該第二節(jié)點電介質(zhì)，以及在該第一深度上鄰接于該第二節(jié)點電介質(zhì)的底表面。
18.如權(quán)利要求17所述的半導體結(jié)構(gòu)，還包含與該摻雜阱分離并與該掩埋板層鄰接的另一摻雜阱。
19.如權(quán)利要求17所述的半導體結(jié)構(gòu)，還包含接觸通路孔，與該第二導電內(nèi)部電極的頂表面垂直鄰接；以及第二接觸通路孔，與該另一摻雜阱垂直鄰接。
20.如權(quán)利要求17所述的半導體結(jié)構(gòu)，其中該半導體區(qū)域具有第一導電類型的摻雜， 且該掩埋板層具有第二導電類型的摻雜，其中該第二導電類型與該第一導電類型相反。
21.—種形成半導體結(jié)構(gòu)的方法，包含提供包含半導體區(qū)域的半導體襯底，該半導體區(qū)域具有第一導電類型的摻雜； 形成從該半導體襯底的頂表面延伸至該半導體區(qū)域內(nèi)第一深度的深溝槽； 在該深溝槽的側(cè)壁以及底表面上形成節(jié)點電介質(zhì)，其中該深溝槽的表面的整體具有該第一導電類型的摻雜；在該節(jié)點電介質(zhì)內(nèi)形成導電內(nèi)部電極；以及通過引入摻雜劑進入該半導體區(qū)域的上部來轉(zhuǎn)換該半導體區(qū)域的該上部，形成從該半導體襯底的該頂表面延伸至該深溝槽外的第二深度的摻雜阱，其中該摻雜阱鄰接并橫向包圍該節(jié)點電介質(zhì)，并且其中該第二深度小于該第一深度。
22.如權(quán)利要求21所述的方法，其中該摻雜阱形成之后，該半導體區(qū)域的剩余部分鄰接并橫向包圍該深溝槽的距該半導體襯底的該頂表面一深度之下的下部的整體，其中該深度小于該第一深度。
23.如權(quán)利要求21所述的方法，其中在該深溝槽形成之前，該半導體區(qū)域從該半導體襯底的該頂表面延伸至該第一深度，且其中該半導體區(qū)域的整體為單晶體。
24.如權(quán)利要求21所述的方法，還包含直接在該導電內(nèi)部電極的頂表面上形成第一接觸通路孔；以及直接在該摻雜阱上形成第二接觸通路孔。
25.如權(quán)利要求21所述的方法，還包含在該節(jié)點電介質(zhì)頂部形成淺溝槽隔離結(jié)構(gòu)，其中該淺溝槽隔離結(jié)構(gòu)橫向鄰接并橫向包圍該導電內(nèi)部電極的上部的整體。
26.如權(quán)利要求21所述的方法，其中該摻雜阱具有第二導電類型的摻雜，其中該第二導電類型與該第一導電類型相反。
27.一種形成半導體結(jié)構(gòu)的方法，包含提供包含半導體區(qū)域的半導體襯底，該半導體區(qū)域具有第一導電類型的摻雜； 形成第一深溝槽與第二深溝槽，其每一個都從該半導體襯底的頂表面延伸至該半導體區(qū)域內(nèi)第一深度；在該第二深溝槽的側(cè)壁上形成具有第二導電類型的摻雜的掩埋板層，而保護該第一溝槽的側(cè)壁的整體免于引入任何該第二導電類型的摻雜劑，其中該第二導電類型與該第一導電類型相反；在該第一深溝槽的側(cè)壁以及底表面上形成第一節(jié)點電介質(zhì)，其中該第一深溝槽的表面的整體具有該第一導電類型的摻雜；以及在該第一節(jié)點電介質(zhì)內(nèi)形成第一導電內(nèi)部電極。
28.如權(quán)利要求27所述的方法，還包含通過引入摻雜劑進入該半導體區(qū)域的上部來轉(zhuǎn)換該半導體區(qū)域的該上部，形成從該半導體襯底的該頂表面延伸至該第一深溝槽外的第二深度的摻雜阱，其中該摻雜阱鄰接并橫向包圍該第一節(jié)點電介質(zhì)，并且其中該第二深度小于該第一深度。
29.如權(quán)利要求28所述的方法，還包含在該第二深溝槽的側(cè)壁以及底表面上形成第二節(jié)點電介質(zhì)，其中該第二深溝槽的表面的至少一部分具有該第二導電類型的摻雜；在該第二節(jié)點電介質(zhì)內(nèi)形成第二導電內(nèi)部電極；以及通過引入摻雜劑進入該半導體區(qū)域的另一上部來轉(zhuǎn)換該半導體區(qū)域的該另一上部，形成從該半導體襯底的該頂表面延伸至該第二深溝槽外的該第二深度的另一摻雜阱，其中該另一摻雜阱鄰接并橫向包圍該第二節(jié)點電介質(zhì)。
30.如權(quán)利要求四所述的方法，還包含 直接在該第一導電內(nèi)部電極的頂表面上形成第一接觸通路孔； 直接在該摻雜阱上形成第二接觸通路孔；直接在該第二導電內(nèi)部電極的頂表面上形成第三接觸通路孔；以及直接在該另一摻雜阱上形成第四接觸通路孔。
全文摘要
本發(fā)明揭示一種與深溝槽電容器結(jié)構(gòu)(20，30B，40B)兼容的深溝槽變?nèi)萜鹘Y(jié)構(gòu)(30A，40A，50)及其制造方法。在第二深溝槽(HB)上形成掩埋板層(20)，而保護第一溝槽(11A)免于形成任何掩埋板層。深溝槽的內(nèi)部填充導電材料，以形成內(nèi)部電極(40A，40B)。在外面與第一深溝槽的部分鄰接形成至少一個摻雜阱(50)，其構(gòu)成至少一個外部變?nèi)萜麟姌O。多個摻雜阱(50，60)可并聯(lián)，以提供具有復雜的電壓依賴性的電容的變?nèi)萜?30A，40A，50，60)。掩埋板層以及與其相連的另一摻雜阱(52)構(gòu)成第二深溝槽上所形成的線性電容器的外部電極。
文檔編號H01L29/93GK102257622SQ200980151846
公開日2011年11月23日 申請日期2009年12月15日 優(yōu)先權(quán)日2008年12月23日
發(fā)明者D·S·柯林斯, E·托普松, R·M·拉塞爾 申請人:國際商業(yè)機器公司