專利名稱：使用納米線掩模的光刻工藝和使用該工藝制造的納米級器件的制作方法
技術(shù)領(lǐng)域：
本公開涉及納米級電子器件的制造。特別地，本公開涉及在光刻工藝中使用納米 線掩模以在半導(dǎo)體襯底上制造類似場效應(yīng)晶體管的結(jié)構(gòu)。
背景技術(shù)：
微電子學(xué)中器件等比例縮小受到基礎(chǔ)物理限制和/或經(jīng)濟制約?？蓪?dǎo)致集成度遠 超傳統(tǒng)微電子學(xué)限制的新器件概念和器件制造方法被堅持不懈地探究。然而，探究的終極 目標并非簡單地使現(xiàn)有的電子部件更小，而是探究納米尺度下器件材料的獨特特性以在單 個塊中集成不同功能，從而以更低的能耗執(zhí)行傳統(tǒng)的功能或是研發(fā)出自組裝驅(qū)動的廉價制 造方法。可克服現(xiàn)有限制的新興方法之一是所謂的定義明確的納米級(下文中，“納米”前 綴是指約為十分之一納米至一百納米的橫向尺度)構(gòu)建塊(nanoscale building block) 的自下而上組裝。納米級構(gòu)建塊的例子包括分子簇、量子點和納米線。這些納米級構(gòu)建塊 的可控特性包括尺寸、形態(tài)、化學(xué)組成等。特別地，納米線和碳納米管(CNT)已被用于構(gòu)建各種功能器件和器件陣列，所述 器件和器件陣列包括場效應(yīng)晶體管(FET)、p-n 二極管、雙極結(jié)型晶體管和集成邏輯電路。 這些成果代表了納米電子學(xué)的重要進展，而表現(xiàn)出新器件功能的納米級器件結(jié)構(gòu)的發(fā)展可 為納米電子系統(tǒng)開創(chuàng)另外的和潛在的意想不到的機遇。如圖1所示，現(xiàn)有半導(dǎo)體技術(shù)中位于制造堆疊底部的基本構(gòu)建塊是金屬氧化物半 導(dǎo)體場效應(yīng)晶體管(MOSFET)IO。這種器件通過所謂的自上而下制造方法來制造，該制造方 法在相反摻雜的半導(dǎo)體襯底50里構(gòu)建所述器件結(jié)構(gòu)(包括重摻雜源極區(qū)20和漏極區(qū)30)。 源極端子22和漏極端子32分別沉積在源極區(qū)20和漏極區(qū)30上。電介質(zhì)氧化層52沉積 在襯底50上，并且柵極端子42沉積在電介質(zhì)層52上。背接觸體層54沉積在所述襯底的 與摻雜的源極區(qū)和漏極區(qū)相對的表面上。MOSFET通過使用體電極(背接觸體54)和柵極端子42之間的柵極電壓調(diào)節(jié)電荷 濃度來運作。如果具有足夠的柵極電壓，電子從源極進入源極20和漏極30之間的區(qū)域以 形成在襯底50和電介質(zhì)層52之間界面處的反型層或溝道40。當在源極和漏極之間施加電 壓時，這個導(dǎo)電溝道40在源極和漏極之間延伸，并且電流流過該溝道傳導(dǎo)?，F(xiàn)今，傳統(tǒng)MOSFET的尺寸已等比例減小至數(shù)十納米。已經(jīng)慣常地生產(chǎn)短至 30-40nm的柵極長度用于現(xiàn)代微處理器。作為微電子器件制造中使用多年的傳統(tǒng)的自上而下方法的替代，一些半導(dǎo)體器件 現(xiàn)在能通過所謂的自下而上的工藝制造。所述自下而上的工藝利用良好控制的原子自組裝 工藝以在半導(dǎo)體襯底上形成納米級器件結(jié)構(gòu)。這種方法被認為是在納米級別上制作這種器 件的更精準的技術(shù)。對自下而上FET制造的多數(shù)現(xiàn)有工作集中于基于形成納米結(jié)構(gòu)的個別 CNT和納米線的原型。實質(zhì)上，化學(xué)合成的納米結(jié)構(gòu)充當自立式晶體管溝道，而隨后借助自上而下納米光刻制造源極端子、漏極端子和柵極端子。圖2和圖3中顯示了通過自下而上 工藝制造的晶體管結(jié)構(gòu)的典型例子。半導(dǎo)體納米線60布置于SiO2襯底70上。兩個金屬 接觸體62和64沉積于所述襯底上并通過半導(dǎo)體納米線60連接。絕緣體層66沉積于納米 線60和金屬接觸體62和64上。第三金屬接觸體68在納米線區(qū)域上方的絕緣體層66上 沉積。納米線60在分別充當源極端子和漏極端子的兩個金屬接觸體62和64之間形成溝 道，并且第三金屬接觸體68充當柵極端子(簡便起見，省略了背接觸體)。然而，自下而上的方法的上述例子仍具有由柵極寬度限定的尺寸限制。隨著溝道 長度等比例減小，在納米線溝道上精準地對準頂部柵極變得非常困難。因此，在這種方法中 仍然存在自上而下方法所面對的同樣的挑戰(zhàn)和限制。在本公開中，揭示了改進的自下而上制造工藝。這種工藝基于用于集成納米器件 制造的容易、廉價和大面積的制造方法。

發(fā)明內(nèi)容
在本發(fā)明的第一個方面中提供一種方法。所述方法包括在多層襯底的半導(dǎo)體上層 上布置掩模，半導(dǎo)體上層鄰近絕緣體下層，并且在第一次光刻中去除上層未被掩模覆蓋的 區(qū)域。掩模包括分隔一段距離的第一導(dǎo)電片和第二導(dǎo)電片以及跨所述距離與第一導(dǎo)電片和 第二導(dǎo)電片接觸的納米線。在上述的方法中，第一次光刻可使用深反應(yīng)離子刻蝕執(zhí)行，第一次光刻導(dǎo)致掩模 和下方的半導(dǎo)體上層的結(jié)合。在上述的方法中，納米線可具有0. 1微米至50微米的長度和10納米至50納米的 直徑。上層可包括硅，下層可包括二氧化硅，并且納米線可包括二氧化硅。上層可摻雜有正 載流子元素或負載流子元素。上述方法還可包括布置絕緣層覆蓋納米線和硅層，并在絕緣層上布置第三導(dǎo)電 片。第一導(dǎo)電片和第二導(dǎo)電片分別形成場效應(yīng)晶體管的源極端子和漏極端子，而第三導(dǎo)電 片形成場效應(yīng)晶體管的柵極端子。在該方法中，納米線可包括由絕緣材料制成的殼和由導(dǎo)電材料或半導(dǎo)電材料制成 的芯。納米線跨所述距離與第一導(dǎo)電片和第二導(dǎo)電片接觸，并延伸越過導(dǎo)電片之一作為延 伸部。該方法還包括在第二次光刻中去除上層被納米線延伸部覆蓋的區(qū)域，去除殼在延伸 部的部分以露出導(dǎo)電芯或半導(dǎo)電芯，并布置第三導(dǎo)電片與露出的芯接觸。第一導(dǎo)電片和第 二導(dǎo)電片分別形成場效應(yīng)晶體管的源極端子和漏極端子，而第三導(dǎo)電片形成場效應(yīng)晶體管 的柵極端子。在上述的方法中，納米線的殼可至少為5納米厚。納米線的芯和納米線的殼可以 分別是Al、Si或Ti和Al、Si或Ti的氧化物?；蛘?，納米線的芯可以是Si，并且納米線的 殼可以是二氧化硅。或者，納米線的芯可以是碳納米管，并且納米線的殼可以是二氧化硅。在上述的方法中，第一導(dǎo)電片和第二導(dǎo)電片形成第一對端子。掩模還可包括一對 或多對端子，并且納米線可與一對端子或多對端子接觸并可延伸越過所有的端子作為延伸 部。每一對端子和第三導(dǎo)電片可形成場效應(yīng)晶體管。在本發(fā)明的第二個方面中提供一種器件。該器件包括分隔一段距離的第一導(dǎo)電端 子和第二導(dǎo)電端子以及跨該距離連接第一端子和第二端子的溝道。該器件通過如下方式構(gòu)建在多層襯底的半導(dǎo)體上層上布置掩模，該掩模包括第一導(dǎo)電端子和第二導(dǎo)電端子以及 跨所述距離接觸該導(dǎo)電端子的納米線，半導(dǎo)體上層鄰近絕緣體下層，并在第一次光刻中去 除上層未被掩模覆蓋的區(qū)域以形成溝道。在上述的器件中，第一光刻可使用深反應(yīng)離子刻蝕執(zhí)行，第一次光刻可導(dǎo)致掩模 和下方的半導(dǎo)體上層的結(jié)合。在該器件中，納米線可具有0. 1微米至50微米的長度和10納米至50納米的直徑。 上層可包括硅，下層可包括二氧化硅，并且納米線可包括二氧化硅。上層可摻雜有正載流子 元素或負載流子元素。該器件還可包括覆蓋納米線和硅層的絕緣層和布置在絕緣層上的第三導(dǎo)電端子。 該器件可以是場效應(yīng)晶體管，并且第一導(dǎo)電端子和第二導(dǎo)電端子分別是源極端子和漏極端 子，而第三導(dǎo)電端子是柵極端子。在上述器件中，納米線可包括由絕緣材料制成的殼和由導(dǎo)電材料或半導(dǎo)電材料制 成的芯。納米線可跨所述距離與第一導(dǎo)電端子和第二導(dǎo)電端子接觸，并且可延伸越過導(dǎo)電 端子之一作為延伸部。該器件還可以包括第三導(dǎo)電端子。第一導(dǎo)電端子和第二導(dǎo)電端子分 別形成場效應(yīng)晶體管的源極端子和漏極端子，而第三導(dǎo)電端子形成場效應(yīng)晶體管的柵極端 子。第三端子可通過如下方式構(gòu)建在第二次光刻中去除上層被納米線延伸部覆蓋的區(qū)域， 去除殼在延伸部的部分以露出導(dǎo)電芯或半導(dǎo)電芯，并布置第三導(dǎo)電端子與露出的芯接觸。在上述的器件中，納米線殼可至少為5納米厚。納米線的芯和納米線的殼可以分 別是Al、Si或Ti和Al、Si或Ti的氧化物?；蛘撸{米線的芯可以是Si，并且納米線的殼 可以是二氧化硅?；蛘?，納米線的芯可以是碳納米管，并且納米線的殼可以是二氧化硅。在上述的器件中，第一導(dǎo)電端子和第二導(dǎo)電端子形成第一對端子。掩模還可包括 一對或多對端子。納米線可與一對端子或多對端子接觸并可延伸越過所有的端子作為延伸 部。每一對端子和第三導(dǎo)電端子可形成場效應(yīng)晶體管。


依據(jù)對隨后結(jié)合附圖呈現(xiàn)的詳細描述的考慮，本發(fā)明的特征和優(yōu)點將顯而易見， 其中圖1是通過傳統(tǒng)的自上而下光刻工藝制造的傳統(tǒng)MOSFET結(jié)構(gòu)的示意性的橫斷面 視圖；圖2是光刻限定的頂部柵極的納米線FET的示意性的橫斷面視圖；圖3是頂部柵極的納米線FET的示意性的俯視圖；圖4A至圖4C示出了依據(jù)本發(fā)明的實施方式的直橋單納米線器件的制造工藝，該 工藝在絕緣體上硅(SOI)分層的襯底上使用納米線光刻(NWL)；圖5A至圖5E示出了根據(jù)本發(fā)明的實施方式的制造自對準雙納米線晶體管(TWT) 器件結(jié)構(gòu)的工藝流程；以及圖6是依據(jù)本發(fā)明的實施方式的多個TWT納米器件結(jié)構(gòu)的示范性布置，該多個TWT 納米器件結(jié)構(gòu)包括經(jīng)由單納米線掩模級聯(lián)構(gòu)建的TWT。
具體實施例方式本公開屬于納米級FET器件概念和制作該器件的工藝。FET集成入諸如絕緣體上 硅(SOI)襯底之類的基礎(chǔ)塊。這種架構(gòu)可通過自對準的、容易的和廉價的制造工藝實現(xiàn)，該 工藝基于納米線光刻(NWL)方法得以研發(fā)。NWL使用化學(xué)合成的納米線或納米管作為掩模的一部分用于將保形的一維結(jié)構(gòu)刻 蝕進入下方的薄膜襯底。圖4A-圖4C示出了使用硅基納米線在SOI襯底上制作納米器件 結(jié)構(gòu)的示范性的NWL工藝。硅基納米線可以通過本領(lǐng)域已知的或正被研發(fā)的各種生長方法 獲得。獲得硅基納米線的一個例子是通過Au籽晶氣相輸運生長或氧化物輔助的氣相輸運 生長。在一些方法中，硅基納米線最初合成為單晶硅，然后通過在氧氣氛圍中的熔爐退火完 全轉(zhuǎn)化為Si02。優(yōu)選地，最終的SiO2納米線適于用作具有100納米至10微米的長度以及 從10納米至50納米的直徑的納米線掩模。首先，如圖4A所示，為了制造單納米線器件，氧化的硅納米線分散于SOI襯底120 的頂部上。SOI襯底120至少包括硅上層122、Si02下層124和可能的其他層126。適于本 發(fā)明的SOI襯底可通過本領(lǐng)域已知的或正被研發(fā)的技術(shù)制備，并且眾所周知地，基于器件 的應(yīng)用，半導(dǎo)體有源層122可適當?shù)負诫sρ型電荷載流子或η型電荷載流子。下一步，如圖4Β所示，納米線110由兩個單獨的金屬接觸體(或片)132和134接觸， 這樣納米線110橋接于金屬接觸體132和金屬接觸體134之間的間隙。金屬接觸體通過本領(lǐng) 域已知的或正被研發(fā)的方法可沉積于SOI襯底上，例如通過電子束或紫外(UV)光刻。所得的 金屬接觸體和納米線的組合形成SOI襯底120上的掩模。重要的是注意到，作為NffL概念的 主要優(yōu)勢，就所述接觸體的質(zhì)量而言，在布置納米線之前或是之后，均可沉積金屬接觸體。下一步，如圖4C所示，SOI襯底120的頂部硅層122未被掩模覆蓋的區(qū)域被刻蝕 去除，在SiO2絕緣體層124上留下單晶硅結(jié)構(gòu)122a。該工藝的合適的刻蝕方法可以是所謂 的深反應(yīng)離子刻蝕(DRIE)方法。DRIE是高度各向異性刻蝕工藝，適于在襯底中產(chǎn)生深的邊 緣陡峭的孔或溝槽。DRIE對于得到納米線掩模110、132和134和下方的硅有源層122a的 結(jié)合是行之有效的。如上形成的器件結(jié)構(gòu)包括由半導(dǎo)體溝道IlOa連接的兩個金屬接觸體，半導(dǎo)體溝 道IlOa大約與SiO2納米線110寬度相同并與納米線110結(jié)合。隨后兩個接觸片132和134 分別充當FET的源極端子和漏極端子。在上述NWL步驟中，SiO2納米線110具有至關(guān)重要 的作用。然而，由于SiO2納米線不導(dǎo)電，所以它在器件運行過程中是無源元素。從器件功 能性方面而言，所得的硅結(jié)構(gòu)等價于圖2中所示的Si納米線FET( —旦頂部柵極被沉積)， 也即納米線溝道是刻蝕進入SOI襯底還是由在SiO2襯底上布置的自立式化學(xué)合成的納米 線制成，都是無關(guān)緊要的。依據(jù)本發(fā)明的NWL工藝可進一步拓展。在一個實施方式中，納米線掩模可設(shè)置成 在器件運行過程中起有源作用。在上述硅基器件結(jié)構(gòu)的特定示例中，由于DRIE工藝的Si對 SiO2的高選擇性(基本上，Si非常有效地被刻蝕，而SiO2幾乎不受影響)，依據(jù)本發(fā)明的工 藝使用SiO2納米線作為掩模的一部分。這意味著，即使對硅層刻蝕至數(shù)微米厚，30nm厚的 SiO2納米線也保持其掩膜功能非常完好。因此，對于IOOnm或更淺的刻蝕深度而言，完全氧 化的納米線掩模(例如30nm的SiO2)足以在NWL工藝中合適地起效。實際上，可能僅需要 較薄(約5nm)的氧化物外層(殼)作為有效的刻蝕掩模，從而保留受保護的不同材料的或是具有不同特性的納米線芯可用以作為器件運行的有源元件。因此，通過使用雙層的芯-殼納米線作為掩模，利用DRIE工藝的自下而上NWL方 法能夠在兩個單獨的納米線的整個長度范圍內(nèi)精準對準并在彼此之上結(jié)合。在這種組合 中，一條納米線是具有有源芯和保護殼的納米線掩模，而另一納米線是在所述納米線掩模 下方的刻蝕生成的納米級有源層。這種結(jié)構(gòu)無需組裝或操縱納米級的兩個納米線的困難作 業(yè)就可實現(xiàn)。在下文中，我們將這種結(jié)構(gòu)稱為雙納米線，強調(diào)納米線掩模和刻蝕生成的納米 線在形態(tài)和有源作用方面的相似性，但是不對其化學(xué)組成、內(nèi)部結(jié)構(gòu)、或最終器件架構(gòu)內(nèi)的 根本功能性強加任何限制。在圖5A至圖5E中顯示了根據(jù)本發(fā)明的實施方式的制造上述自對準雙納米線結(jié)構(gòu) 的示范性的NWL工藝。通過所述NWL工藝生成的自對準雙納米線結(jié)構(gòu)是用于雙納米線晶體 管(TWT)的基本構(gòu)建塊。在TWT的基本形式中，TWT需要包括納米線的納米線掩模，該納米 線由導(dǎo)電芯和絕緣殼制成。這種納米線可以是，例如SiO2涂覆的多壁碳納米管，或諸如Al/ Al3O2或Ti/Ti02之類的“金屬芯/金屬氧化物殼”結(jié)構(gòu)。為使NWL工藝獲得期望的TWT納 米結(jié)構(gòu)，對于殼選取的材料必須能經(jīng)受對下方襯底膜進行的刻蝕工藝。考慮到SOI結(jié)構(gòu)是 作為下層薄膜的最通常的物質(zhì)，多數(shù)氧化物適合作為用于DRIE工藝中的保護殼。首先，如圖5A所示，金屬芯/絕緣殼納米線210布置在SOI襯底220上，SOI襯底 220至少包括硅上層222、SiO2下層224以及可能的其他層226。這一步驟與圖4A中所示 一樣，除了納米線210包括由不同材料制成的殼212和芯214。下一步，納米線210由兩個單獨的金屬接觸體232和234接觸，這樣納米線210在 金屬接觸體232和234之間的間隙上橋接。所得的金屬接觸體和納米線的組合在襯底220 上形成掩模。再一次地，注意到就所述接觸體的質(zhì)量而言，金屬接觸體232和234可在布置 納米線210之前或之后沉積。還注意到，如圖5B所示，所述掩模以如下方式設(shè)置納米線 210的一部分(下文中為延伸部210a)延伸越過金屬接觸體之一(例如金屬接觸體232)達 一段長度，該長度至少對于隨后的第三金屬接觸體而言足夠長。初始的兩個金屬接觸體232 和234將分別充當TWT晶體管的源極端子和漏極端子。下一步，如圖5C所示，經(jīng)由前述的NWL工藝，通過去除SOI襯底220的上Si層222 上未被掩模的區(qū)域來產(chǎn)生保形器件結(jié)構(gòu)。產(chǎn)生的部分保形納米線222a(也即留在納米線掩 模下方的Si有源層)將于隨后充當晶體管溝道。下一步，如圖5D所示，在納米線掩模210之下的并在兩個金屬接觸體232和234 之間的部分保形Si納米線222a保持完整，而在納米線掩模210的延伸部210a下方的保形 Si納米線的部分通過第二次刻蝕被局部地去除(如箭頭所示)。相比于高度各向異性的第 一次DRIE刻蝕，第二次刻蝕是更各向同性的工藝。下一步，如圖5E所示，在延伸部210a處的納米線掩模210的保護性的氧化物殼 212通過另一刻蝕工藝被局部地剝除，這樣納米線掩模210的導(dǎo)電芯214局部地露出。這 時，在離金屬接觸體232和234之間溝道區(qū)域一定距離的地方制造第三金屬接觸體236。第 三金屬接觸體236充當柵極端子并與納米線掩模210的露出的芯214直接接觸。如圖5E右側(cè)的繪圖中所示意性地示出的那樣，這時這種TWT結(jié)構(gòu)可作為三端器件 操作。重要的是注意到，即使源極接觸體和漏極接觸體部分地沉積于納米線掩模頂部上，納 米線掩模的氧化物殼也會防止導(dǎo)電芯與所述接觸體的短接，從而防止了柵極泄漏。
在上述的TET工藝中，F(xiàn)ET結(jié)構(gòu)和柵極互聯(lián)通過單個工藝實現(xiàn)。這解決了如圖2所 示的需要在單獨的步驟中讓頂部柵極在納米線溝道上方對準的現(xiàn)有問題。因此，本方法導(dǎo) 致自下而上納米級構(gòu)建塊的更簡單和更廉價的制造方法。此外，上述TWT概念可被拓展至采用半導(dǎo)電芯/絕緣殼納米線掩模的自對準TWT 結(jié)構(gòu)。如圖5A至圖5E所示的工藝流程也可應(yīng)用于芯/殼納米線掩模，其中納米線芯由半 導(dǎo)電材料而非導(dǎo)電材料制成。這種納米線掩模的最為簡單和最為兼容的系統(tǒng)是由Si/Si02 芯/殼組合制成的納米線。使用本領(lǐng)域已知的或正被研發(fā)的方法可較簡單地制備這種納米 線?？紤]到化學(xué)合成的納米線掩模的長度可以達到數(shù)微米，并且現(xiàn)代光刻技術(shù)慣常地 允許制造具有亞-IOOnm的源極-漏極間隙的晶體管，容易地得出一行多個TWT可通過單 個納米線掩模級聯(lián)地(也即多個TWT共享單個柵極端子)生成。如圖6所示，通過與如圖 5A至圖5E所示的工藝類似的NWL工藝，在單個納米線掩模310上同時制造兩對或多對源 極_漏極端子(TWT1、TWT2. . .)。SOI襯底320的頂部硅層未被所述掩模覆蓋的區(qū)域被刻蝕 去除，留下SiO2絕緣層324上的單晶硅納米線結(jié)構(gòu)。納米線掩模310在延伸部處的保護性 的氧化物殼被局部地剝除，這樣納米線掩模310的導(dǎo)電或半導(dǎo)電芯314局部露出。所有的 源極_漏極對共享共同的柵極端子336，柵極端子336與露出的納米線芯314接觸。應(yīng)理解，上述布置僅是本文教導(dǎo)的原理應(yīng)用的示例性說明。尤其應(yīng)理解，雖然僅顯 示了一些示例，但是本文的教導(dǎo)并非受限于這些示例。在不偏離本公開范圍的前提下，本領(lǐng) 域的技術(shù)人員可構(gòu)思出許多修改和備選的布置。
權(quán)利要求
1.一種方法，包括在多層襯底的半導(dǎo)體上層上布置掩模，所述半導(dǎo)體上層鄰近絕緣體下層，以及 在第一次光刻中去除所述上層未被所述掩模覆蓋的區(qū)域，其中所述掩模包括分隔一段 距離的第一導(dǎo)電片和第二導(dǎo)電片以及跨所述距離與所述第一導(dǎo)電片和所述第二導(dǎo)電片接 觸的納米線。
2.如權(quán)利要求1的方法，其中所述第一次光刻使用深反應(yīng)離子刻蝕執(zhí)行，所述第一次 光刻導(dǎo)致所述掩模和下方的半導(dǎo)體上層的結(jié)合。
3.如權(quán)利要求1的方法，其中所述納米線具有0.1微米至50微米的長度，并且具有10 納米至50納米的直徑。
4.如權(quán)利要求1的方法，其中所述上層包括硅，所述下層包括二氧化硅，并且所述納米 線包括二氧化硅。
5.如權(quán)利要求4的方法，其中所述上層摻雜有正載流子元素或負載流子元素。
6.如權(quán)利要求1的方法，所述方法還包括 布置絕緣層覆蓋所述納米線和所述硅層，以及 布置第三導(dǎo)電片于所述絕緣層上，其中所述第一導(dǎo)電片和所述第二導(dǎo)電片分別形成場效應(yīng)晶體管的源極端子和漏極端 子，并且所述第三導(dǎo)電片形成場效應(yīng)晶體管的柵極端子。
7.如權(quán)利要求1的方法，其中所述納米線包括由絕緣材料制成的殼和由導(dǎo)電材料或半 導(dǎo)電材料制成的芯，所述納米線跨所述距離與所述第一導(dǎo)電片和所述第二導(dǎo)電片接觸，并 延伸越過所述導(dǎo)電片之一作為延伸部，并且其中所述方法還包括在第二次光刻中去除所述上層被所述納米線延伸部覆蓋的區(qū)域， 去除所述延伸部的部分殼以露出所述導(dǎo)電芯或半導(dǎo)電芯，以及 布置第三導(dǎo)電片與露出的芯接觸，其中所述第一導(dǎo)電片和所述第二導(dǎo)電片分別形成場效應(yīng)晶體管的源極端子和漏極端 子，并且所述第三導(dǎo)電片形成場效應(yīng)晶體管的柵極端子。
8.如權(quán)利要求7的方法，其中所述納米線的殼至少為5納米厚。
9.如權(quán)利要求7的方法，其中所述納米線的芯和所述納米線的殼分別是Al、Si或Ti和 Al、Si或Ti的氧化物。
10.如權(quán)利要求7的方法，其中所述納米線的芯是Si，而所述納米線的殼是二氧化硅。
11.如權(quán)利要求7的方法，其中所述納米線的芯是碳納米管，而所述納米線的殼是二氧 化硅。
12.如權(quán)利要求7的方法，其中所述第一導(dǎo)電片和所述第二導(dǎo)電片形成第一對端子，所 述掩模還包括一對或多對端子，并且所述納米線與所述一對或多對端子接觸，并延伸越過 所有的端子作為所述延伸部，并且其中每對端子和所述第三導(dǎo)電片形成場效應(yīng)晶體管。
13.一種器件，包括分隔一段距離的第一導(dǎo)電端子和第二導(dǎo)電端子，以及 跨所述距離連接所述第一端子和所述第二端子的溝道， 其中所述器件按如下方式構(gòu)建在多層襯底的半導(dǎo)體上層上布置掩模，所述掩模包括所述第一導(dǎo)電端子和所述第二導(dǎo)電端子以及跨所述距離與所述導(dǎo)電端子接觸的納米線，所述半導(dǎo)體上層鄰近絕緣體下層， 以及在第一次光刻中去除所述上層未被所述掩模覆蓋的區(qū)域以形成所述溝道。
14.如權(quán)利要求13的器件，其中所述第一次光刻使用深反應(yīng)離子刻蝕執(zhí)行，所述第一 次光刻導(dǎo)致所述掩模和下方的半導(dǎo)體上層的結(jié)合。
15.如權(quán)利要求13的器件，其中所述納米線具有0.1微米至50微米的長度，并且具有 10納米至50納米的直徑。
16.如權(quán)利要求13的方法，其中所述上層包括硅，所述下層包括二氧化硅，并且所述納 米線包括二氧化硅。
17.如權(quán)利要求16的方法，其中所述上層摻雜有正載流子元素或負載流子元素。
18.如權(quán)利要求13的器件，所述器件還包括覆蓋所述納米線和所述硅層的絕緣層，以及布置在所述絕緣層上的第三導(dǎo)電端子，其中所述器件是場效應(yīng)晶體管并且所述第一導(dǎo)電端子和所述第二導(dǎo)電端子分別是源 極端子和漏極端子，并且所述第三導(dǎo)電端子是柵極端子。
19.如權(quán)利要求13的器件，其中所述納米線包括由絕緣材料制成的殼和由導(dǎo)電材料 或半導(dǎo)電材料制成的芯，所述納米線跨所述距離與所述第一導(dǎo)電端子和所述第二導(dǎo)電端子 接觸，并延伸越過所述導(dǎo)電端子之一作為延伸部，并且其中所述器件還包括第三導(dǎo)電端子， 所述第一導(dǎo)電端子和所述第二導(dǎo)電端子分別形成場效應(yīng)晶體管的源極端子和漏極端子，并 且所述第三導(dǎo)電端子形成場效應(yīng)晶體管的柵極端子，并且其中所述第三端子按如下方式構(gòu) 建在第二次光刻中去除所述上層被所述納米線的延伸部覆蓋的區(qū)域，去除所述殼在所述延伸部處的部分以露出所述導(dǎo)電芯或半導(dǎo)電芯，以及布置所述第三導(dǎo)電端子與露出的芯接觸。
20.如權(quán)利要求19的器件，其中所述納米線的殼至少為5納米厚。
21.如權(quán)利要求19的器件，其中所述納米線的芯和所述納米線的殼分別是Al、Si或Ti 和Al、Si或Ti的氧化物。
22.如權(quán)利要求19的器件，其中所述納米線的芯是Si，而所述納米線的殼是二氧化硅。
23.如權(quán)利要求19的器件，其中所述納米線的芯是碳納米管，而所述納米線的殼是二 氧化硅。
24.如權(quán)利要求19的器件，其中所述第一導(dǎo)電端子和所述第二導(dǎo)電端子形成第一對 端子，所述掩模還包括一對或多對端子，并且所述納米線與所述一對或多對端子接觸，并延 伸越過所有端子作為所述延伸部，并且其中每對端子和所述第三導(dǎo)電端子形成場效應(yīng)晶體管。
全文摘要
本公開屬于在半導(dǎo)體襯底(120)上制作納米級場效應(yīng)晶體管結(jié)構(gòu)的方法。所述方法包括在多層襯底的半導(dǎo)體上層(122)上布置掩模，并在納米線光刻工藝中去除上層(122)未被掩模覆蓋的區(qū)域。掩模包括分隔一段距離的兩個導(dǎo)電端子(132、134)以及跨所述距離與導(dǎo)電端子(132、134)接觸的納米線(110)。納米線光刻使用深反應(yīng)離子刻蝕執(zhí)行，其導(dǎo)致納米線掩模(110、132、134)與下方半導(dǎo)體層(122)的結(jié)合以形成場效應(yīng)晶體管的納米級的半導(dǎo)體溝道。
文檔編號H01L21/336GK102113104SQ200980129898
公開日2011年6月29日 申請日期2009年6月18日 優(yōu)先權(quán)日2008年7月29日
發(fā)明者A·科利 申請人:諾基亞公司