專利名稱：一種平面化厚隔離介質(zhì)形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種特別適用于硅微波功率晶體管和微波單片集成電路研制生
產(chǎn)的平面化厚隔離介質(zhì)形成方法，屬于半導(dǎo)體微電子設(shè)計制造技術(shù)領(lǐng)域。
背景技術(shù)：
由于硅微波器件和集成電路往往制作在電導(dǎo)率較高的襯底上，器件金屬電極、互 連線與襯底之間存在寄生電容，造成微波信號損耗。過去一般是通過減小金屬面積和在半 導(dǎo)體表面淀積厚的隔離介質(zhì)來減小電容，這種方法在實際工作受到電流容量限制，或同時 造成硅片表面嚴重凸凹不平，限制器件性能和工藝成品率。

發(fā)明內(nèi)容
本發(fā)明是一種適用于硅微波功率晶體管和微波單片集成電路研制生產(chǎn)的平面化 厚隔離介質(zhì)形成方法。旨在克服現(xiàn)有技術(shù)所存在的上述缺陷。本發(fā)明在保證硅片表面平坦 度的同時減小介質(zhì)膜寄生電容，提高器件微波性能。
本發(fā)明的技術(shù)解決方案一種平面化厚隔離介質(zhì)形成方法，包括如下工藝步驟
—、在硅片表面刻蝕深孔陣列； 二、通過氧化工藝將深孔邊緣剩余的硅襯底材料全部氧化，變成二氧化硅；
三、再用CVD隔離介質(zhì)將深孔覆蓋，形成厚隔離介質(zhì)。 本發(fā)明的有益效果是，優(yōu)點隔離介質(zhì)厚度可以通過孔的刻蝕深度調(diào)整，可以獲得 芯片一樣厚的介質(zhì)膜，同時保證硅片表面平坦度和細線條加工成品率，達到減小介質(zhì)膜寄 生電容的目的。


附圖1是現(xiàn)有隔離介質(zhì)剖面示意圖； 附圖2是本發(fā)明隔離介質(zhì)剖面示意圖； 附圖3是硅襯底的剖面示意圖； 附圖4是硅襯底表面氧化后的剖面示意圖； 附圖5是硅襯底表面LPCVD淀積氮化硅后的剖面示意圖； 附圖6是ICP刻蝕深孔陣列后剖面示意圖； 附圖7是深孔邊緣硅襯底材料全部氧化后剖面示意圖； 附圖8是腐蝕去掉硅襯底表面淀積的氮化硅和附圖4中氧化層后的剖面示意圖；
附圖9是硅襯底表面LPCVD淀積二氧化硅或者二氧化硅與氮化硅復(fù)合介質(zhì)后的剖 面示意圖； 附圖10是刻蝕形成有源區(qū)窗口后的剖面示意圖； 圖中的1是硅襯底n++區(qū)，為砷摻雜，厚度380 ii m-560 ii m ; 2是硅襯底n型外延區(qū)， 厚度1 ii m-200 ii m ;3是熱生長氧化層，厚度0. 06 y m-O. 1 y m ;4是CVD淀積氮化硅薄膜，厚度0. 1 ii m-0. 3 ii m ;5是ICP刻蝕深孔陣列，深度1. 0 y m_200 y m ;6是熱氧化二氧化硅，厚度
0. 6 ii m-1. 3 ii m ;7是CVD淀積二氧化硅或氮化硅與二氧化硅介質(zhì)膜，厚度1. 0 y m_3. 0 y m ;
8是有源區(qū)窗口。
具體實施例方式
1)、選擇厚度為380 ii m-560 y m，電阻率《0. 003 Q *cm的摻砷硅襯底區(qū)，其硅外延 層摻磷(n型)，電阻率0. 5 Q cm-1000 Q cm，厚度1 y m_200 y m(附圖3);
2)、在920°C -IOO(TC干氧條件下氧化生長0. 06 y m_0. 1 y m 二氧化硅(附圖4);
3)、利用LPCVD工藝在硅襯底表面淀積一層厚度為0. 1 y m_0. 3 y m的氮化硅；(附 圖5); 4)、在硅襯底表面涂附 一 層光刻膠，厚度1. 0 m-2. 5 y m，并光刻形成
1. 0 ii m-2. 0 ii m間距1. 2 y m_l. 8 y m的刻蝕窗口陣列，利用反應(yīng)離子刻蝕工藝刻蝕掉窗口 內(nèi)的氮化硅和二氧化硅；利用ICP刻蝕工藝刻蝕窗口內(nèi)的硅，形成1. 0 ii m-200 y m的深孔， 最后去掉光刻膠(附圖6); 5)、在IOO(TC -115(TC濕氧條件下氧化生長0. 6 y m_l. 3 y m二氧化硅，并確保刻蝕 窗口邊緣的硅被全部反應(yīng)生成二氧化硅；(附圖7); 6)、用磷酸腐蝕去掉硅襯底表面的氮化硅；用稀氫氟酸腐蝕去掉工藝步驟2)生產(chǎn) 長的二氧化硅(附圖8); 7)、利用CVD工藝在硅襯底表面淀積一層二氧化硅或者二氧化硅與氮化硅復(fù)合介 質(zhì)，介質(zhì)總厚度為1.0iim-3.0iim，至此獲得平面化厚介質(zhì)膜(附圖9);
8)光刻刻蝕有源區(qū)窗口圖形，開始芯片后續(xù)工藝制作(附圖10)。
對照附圖1，現(xiàn)有芯片隔離介質(zhì)剖面示意圖。硅襯底n++區(qū)1，電阻率 《0. 003 Q cm，厚度為380 ii m_560 y m，摻砷；硅襯底n型外延區(qū)2電阻率 0. 5 Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，摻磷，熱氧化二氧化硅6厚度為 0. 6 ii m-1. 3 ii m ;CVD淀積二氧化硅或氮化硅與二氧化硅介質(zhì)膜為二氧化硅或者二氧化硅 與氮化硅復(fù)合介質(zhì)7，介質(zhì)總厚度為1. 0 P m-8. 0 m ;8為有源區(qū)窗口 ，熱氧化二氧化硅6、二 氧化硅或者二氧化硅與氮化硅復(fù)合介質(zhì)7，總膜厚度一般在10 m以下；
對照附圖2，本發(fā)明芯片隔離介質(zhì)剖面示意圖。硅襯底n++區(qū)1，電阻 率《0. 003 Q cm，厚度為380 y m_560 y m，摻砷；硅襯底n型外延區(qū)2電阻率 0. 5Q cm-1000 Q cm，厚度1. 0 y m_200 y m，摻磷；熱氧化二氧化硅6為二氧化硅，其厚 度為0.6iim-1.3iim;CVD淀積二氧化硅或氮化硅與二氧化硅介質(zhì)膜為二氧化硅或者二 氧化硅與氮化硅復(fù)合介質(zhì)7，介質(zhì)總厚度為1. 0 P m-3. 0 m ;有源區(qū)窗口 8，熱氧化二氧化 硅6、 CVD淀積二氧化硅或氮化硅與二氧化硅介質(zhì)膜7，總膜厚度可以達到芯片厚度，例如 200 ii m ;對照附圖3，硅襯底n++區(qū)1電阻率《0. 003 Q cm，厚度為380 y m_560 y m，摻砷； 硅襯底n型外延區(qū)2電阻率0. 5 Q cm-1000 Q cm，厚度1. 0 y m_200 y m，摻磷；
對照附圖4，硅襯底n++區(qū)1電阻率《0. 003 Q cm，厚度為380 y m_560 y m，摻砷； 硅襯底n型外延區(qū)2電阻率0. 5 Q cm-1000 Q cm，厚度1. 0 y m_200 y m，摻磷；熱生長氧 化層3為二氧化硅，厚度為0. 06 ii m-0. 1 ii m ;
對照附圖5，硅襯底！1++區(qū)1，電阻率《0.003Q cm，厚度為380 y m_560 y m，摻 砷；硅襯底n型外延區(qū)2電阻率0. 5 Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，摻磷；熱生 長氧化層3為二氧化硅，厚度為0. 06 ii m-0. 1 ii m ;CVD淀積氮化硅薄膜為氮化硅4，厚度為
0. 1 ii m_0. 3 ii m ; 對照附圖6，硅襯底！1++區(qū)1，電阻率《0. 003Q *cm，厚度為380 y m_560 y m，摻砷； 硅襯底n型外延區(qū)2電阻率O. 5Q 'cm-1000Q 'cm，厚度1. 0 ii m_200 y m，摻磷；熱生長氧化 層3為二氧化硅，厚度為0. 06 ii m-O. 1 ii m ;CVD淀積氮化硅薄膜為氮化硅4為氮化硅，厚度 為0. 1 ii m-O. 3 ii m ;ICP刻蝕深孔陣列5，孔的大小為1. 0 ii m_2. 0 y m，間距1. 2 ii m_l. 8 ii m
的刻蝕窗口陣列，深度為1. 0 i！ m-200 i！ m，孔的多少可以根據(jù)器件設(shè)計需要，任意調(diào)整，或布 滿有源區(qū)以外的區(qū)域。 對照附圖7，硅襯底！1++區(qū)1，電阻率《0.003Q *cm，厚度為380 y m_560 y m，摻砷； 硅襯底n型外延區(qū)2電阻率O. 5Q 'cm-1000Q 'cm，厚度1. 0 ii m_200 y m，摻磷；熱生長氧化 層3為二氧化硅，厚度為0. 06 ii m-O. 1 ii m ;CVD淀積氮化硅薄膜為氮化硅4為氮化硅，厚度 為0. 1 ii m-O. 3 ii m ;ICP刻蝕深孔陣列5，孔的大小為1. 0 ii m_2. 0 y m，間距1. 2 ii m_l. 8 ii m 的刻蝕窗口陣列，深度為1. 0 i！ m-200 i！ m，孔的多少可以根據(jù)器件設(shè)計需要，任意調(diào)整，或布 滿有源區(qū)意外的區(qū)域。熱氧化二氧化硅6，其厚度為0. 6 ii m-l. 3 ii m ;
對照附圖8，硅襯底！1++區(qū)1，電阻率《0.003Q cm，厚度為380 y m_560 y m，摻 砷；硅襯底n型外延區(qū)2電阻率0. 5Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，摻磷；ICP 刻蝕深孔陣列5，孔的大小為1. 0 ii m-2. 0 ii m間距1. 2 y m_l. 8 y m的刻蝕窗口陣列，深度為
1. 0 i！ m-200 i！ m，孔的多少可以根據(jù)器件設(shè)計需要，任意調(diào)整，或布滿有源區(qū)意外的區(qū)域。熱 氧化二氧化硅6，其厚度為0. 6 ii m-l. 3 ii m ; 對照附圖9，硅襯底！1++區(qū)1，電阻率《0.003Q cm，厚度為380 y m_560 y m，摻 砷；硅襯底n型外延區(qū)2電阻率0. 5Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，摻磷；ICP刻 蝕深孔陣列5，孔的大小為1. 0 ii m-2. 0 ii m，間距1. 2 y m_l. 8 y m的刻蝕窗口陣列，深度為 1. 0 i！ m-200 i！ m，孔的多少可以根據(jù)器件設(shè)計需要，任意調(diào)整，或布滿有源區(qū)以外的區(qū)域。熱 氧化二氧化硅6，其厚度為0. 6 i！ m-l. 3 i！ m ;二氧化硅或者二氧化硅與氮化硅復(fù)合介質(zhì)7，介 質(zhì)總厚度為1. Oiim-3. Oiim ; 對照附圖10，硅襯底！1++區(qū)1，電阻率《0.003 Q cm，厚度為380 y m_560 y m，摻 砷；硅襯底n型外延區(qū)2電阻率0. 5Q cm-1000 Q cm，厚度1. 0 ii m_200 ii m，摻磷；ICP刻 蝕深孔陣列5，孔的大小為1. 0 ii m-2. 0 ii m，間距1. 2 y m_l. 8 y m的刻蝕窗口陣列，深度為 l.Oii m-200 ym，孔的多少可以根據(jù)器件設(shè)計需要，任意調(diào)整，或布滿有源區(qū)以外的區(qū)域。熱 氧化二氧化硅6，其厚度為0. 6 i！ m-l. 3 i！ m ;二氧化硅或者二氧化硅與氮化硅復(fù)合介質(zhì)7，介 質(zhì)總厚度為1.0iim-3.0iim，后續(xù)工藝形成的有源區(qū)窗口 8。
實施例1 1)、選擇厚度為560 ii m，電阻率《0. 003 Q cm的摻砷硅襯底區(qū)，其硅外延層摻磷 (n型)，電阻率0.5Q cm，厚度liim(附圖3); 2)、在920。C干氧條件下氧化生長0. 06 ii m 二氧化硅(附圖4); 3)、利用LPCVD工藝在硅襯底表面淀積一層厚度為0. 1 ii m的氮化硅；(附圖5); 4)、在硅襯底表面涂附一層光刻膠，厚度1. 0 ii m，并光刻形成1. 0 y m間距1. 2 y m的刻蝕窗口陣列，利用反應(yīng)離子刻蝕工藝腐蝕掉窗口內(nèi)的氮化硅和二氧化硅；利用ICP刻 蝕工藝窗口內(nèi)的硅，形成l.Oym的深孔，最后去掉光刻膠(附圖6); 5)、在100(TC濕氧條件下氧化生長0. 6 ii m 二氧化硅，并確?？涛g窗口邊緣的硅被 全部反應(yīng)生成二氧化硅；(附圖7); 6)、用磷酸腐蝕去掉硅片表面的氮化硅；用稀氫氟酸腐蝕去掉工藝2)生產(chǎn)長的二 氧化硅(附圖8); 7)、利用CVD工藝在硅襯底表面淀積一層二氧化硅或者二氧化硅與氮化硅復(fù)合介
質(zhì)，介質(zhì)總厚度為l.Oym，至此獲得平面化厚介質(zhì)膜(附圖9); 8)光刻刻蝕有源區(qū)窗口圖形，開始芯片后續(xù)工藝制作(附圖10)。 實施例2 1)、選擇厚度為420 ii m，電阻率《0. 003 Q cm的摻砷硅襯底區(qū)，其硅外延層摻磷 (n型)，電阻率500Q 'cm，厚度100iim(附圖3); 2)、在960。C干氧條件下氧化生長0. 08 ii m 二氧化硅(附圖4); 3)、利用LPCVD工藝在硅襯底表面淀積一層厚度為0. 2 ii m的氮化硅；(附圖5);4)、在硅襯底表面涂附一層光刻膠，厚度1.5iim，并光刻形成1.5iim間距1.4ym
的刻蝕窗口陣列，利用反應(yīng)離子刻蝕工藝腐蝕掉窗口內(nèi)的氮化硅和二氧化硅；利用ICP刻 蝕工藝窗口內(nèi)的硅，形成lOOym的深？L最后去掉光刻膠(附圖6); 5)、在IIO(TC濕氧條件下氧化生長0. 9 ii m 二氧化硅，并確?？涛g窗口邊緣的硅被 全部反應(yīng)生成二氧化硅；(附圖7); 6)、用磷酸腐蝕去掉硅片表面的氮化硅；用稀氫氟酸腐蝕去掉工藝2)生產(chǎn)長的二 氧化硅(附圖8); 7)、利用CVD工藝在硅襯底表面淀積一層二氧化硅或者二氧化硅與氮化硅復(fù)合介
質(zhì)，介質(zhì)總厚度為1.5ym，至此獲得平面化厚介質(zhì)膜(附圖9); 8)光刻刻蝕有源區(qū)窗口圖形，開始芯片后續(xù)工藝制作(附圖10)。 實施例3 1)、選擇厚度為380 ii m，電阻率《0. 003 Q cm的摻砷硅襯底區(qū)，其硅外延層摻磷 (n型)，電阻率1000Q cm，厚度200iim(附圖3); 2)、在IOO(TC干氧條件下氧化生長0. 1 ii m 二氧化硅(附圖4); 3)、利用LPCVD工藝在硅襯底表面淀積一層厚度為0. 3 y m的氮化硅；(附圖5);4)、在硅襯底表面涂附一層光刻膠，厚度2. 5 ii m，并光刻形成2. 0 y m間距1. 8 y m
的刻蝕窗口陣列，利用反應(yīng)離子刻蝕工藝腐蝕掉窗口內(nèi)的氮化硅和二氧化硅；利用ICP刻 蝕工藝窗口內(nèi)的硅，形成200iim的深孔，最后去掉光刻膠(附圖6); 5)、在115(TC濕氧條件下氧化生長1. 3 ii m 二氧化硅，并確?？涛g窗口邊緣的硅被 全部反應(yīng)生成二氧化硅；(附圖7); 6)、用磷酸腐蝕去掉硅片表面的氮化硅；用稀氫氟酸腐蝕去掉工藝2)生產(chǎn)長的二 氧化硅(附圖8); 7)、利用CVD工藝在硅襯底表面淀積一層二氧化硅或者二氧化硅與氮化硅復(fù)合介
質(zhì)，介質(zhì)總厚度為3.0ym，至此獲得平面化厚介質(zhì)膜(附圖9); 8)、光刻刻蝕有源區(qū)窗口圖形，開始芯片后續(xù)工藝制作(附圖10)。
權(quán)利要求
一種平面化厚隔離介質(zhì)形成方法，其特征是該方法包括如下工藝步驟一、在硅片表面刻蝕深孔陣列；二、通過氧化工藝將深孔邊緣剩余的硅襯底材料全部氧化，變成二氧化硅；三、再用CVD隔離介質(zhì)將深孔覆蓋，形成厚隔離介質(zhì)。
2. 根據(jù)權(quán)利要求1所述的一種平面化厚隔離介質(zhì)形成方法，其特征是所述的在硅片表 面刻蝕深孔陣列，其具體工藝分為1) 、選擇厚度為380 ii m-560 y m，電阻率《0. 003 Q *cm的摻砷硅襯底區(qū)，其硅外延層摻 磷，電阻率0. 5 Q cm-1000 Q cm，厚度1 ii m_200 ii m ;2) 、在920°C -IOO(TC干氧條件下氧化生長0. 06 y m_0. 1 y m 二氧化硅；3) 、利用LPCVD工藝在硅襯底表面淀積一層厚度為0. 1 ii m-0. 3 y m的氮化硅；4) 、在硅襯底表面涂附 一 層光刻膠，厚度1. 0 ii m-2. 5 ii m，并光刻形成寬度 1. 0 ii m-2. 0 ii m，間距1. 2 y m_l. 8 y m的刻蝕窗口陣列；利用反應(yīng)離子刻蝕工藝刻蝕掉窗口 內(nèi)的氮化硅和二氧化硅；利用ICP刻蝕工藝刻蝕窗口內(nèi)的硅，形成1. 0 ii m-200 y m的深孔， 最后去掉光刻膠。
3. 根據(jù)權(quán)利要求1所述的一種平面化厚隔離介質(zhì)形成方法，其特征是所述的通過氧化 工藝將深孔邊緣剩余的硅襯底材料全部氧化，變成二氧化硅，其具體工藝是1) 、在IOO(TC -115(TC濕氧條件下氧化生長0. 6 ii m-1. 3 y m 二氧化硅，并確保刻蝕窗口 邊緣的硅被全部反應(yīng)生成二氧化硅；2) 、用磷酸腐蝕去掉硅片表面的氮化硅；用稀氫氟酸腐蝕去掉權(quán)利要求2中工藝2)生 產(chǎn)長的二氧化硅。
4. 根據(jù)權(quán)利要求1所述的一種平面化厚隔離介質(zhì)形成方法，其特征是所述的利用CVD 隔離介質(zhì)將深孔覆蓋，形成厚隔離介質(zhì)，其具體工藝是1) 、利用CVD工藝在硅襯底表面淀積一層二氧化硅或者二氧化硅與氮化硅復(fù)合介質(zhì)， 介質(zhì)總厚度為1. 0 m-3. 0 m，至此獲得平面化厚隔離介質(zhì)膜；2) 、光刻刻蝕有源區(qū)窗口圖形，開始芯片后續(xù)工藝制作。
全文摘要
本發(fā)明涉及的是一種特別適用于硅微波功率晶體管和微波單片集成電路研制生產(chǎn)的平面化厚隔離介質(zhì)形成方法，其特征是該方法包括如下工藝步驟一、在硅片表面刻蝕深孔陣列；二、通過氧化工藝將深孔邊緣剩余的硅襯底材料全部氧化，變成二氧化硅；三、再用CVD隔離介質(zhì)將深孔覆蓋，形成厚隔離介質(zhì)。優(yōu)點隔離介質(zhì)厚度可以通過孔的刻蝕深度調(diào)整，可以獲得芯片一樣厚的介質(zhì)膜，同時保證硅片表面平坦度和細線條加工成品率，達到減小介質(zhì)膜寄生電容的目的。
文檔編號H01L21/76GK101702405SQ20091023287
公開日2010年5月5日 申請日期2009年10月21日 優(yōu)先權(quán)日2009年10月21日
發(fā)明者傅義珠, 劉洪軍, 王佃利, 盛國興 申請人:中國電子科技集團公司第五十五研究所