專利名稱：用于功率器件的具有界面電荷島soi耐壓結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體功率器件和功率集成技術(shù)領(lǐng)域，具體地說涉及一種
用于功率器件或高壓集成電路中，具有界面電荷島的SOI耐壓結(jié)構(gòu)，它特 別涉及SOI (Semiconductor On Insulator)功率器件耐壓技術(shù)領(lǐng)域。
背景技術(shù)：
SOI功率器件具有更高的工作速度和集成度、更好的絕緣性能、更強(qiáng) 的抗輻射能力以及無(wú)可控硅自鎖效應(yīng)，因此SOI功率器件在VLSI領(lǐng)域的 應(yīng)用得到廣泛關(guān)注。但SOI器件較低的擊穿電壓和自熱效應(yīng)限制了其應(yīng)用。 SOI功率器件的擊穿電壓取決于橫向擊穿電壓和縱向擊穿電壓的較低者。 橫向上可沿用成熟的Si基器件橫向耐壓設(shè)計(jì)原理和技術(shù)，如RESURF (REduce SURface electric Field)原理和結(jié)終端技術(shù)。因而如何提高器件 的縱向耐壓，成為SOI橫向功率器件研究中的一個(gè)難點(diǎn)。
典型的常規(guī)SOILDMOS結(jié)構(gòu)如圖5所示，l為半導(dǎo)體襯底層，2為介 質(zhì)埋層(Insulator層，艮卩I層)，3為半導(dǎo)體有源層(Semiconductor層，即 S層)，4為介質(zhì)隔離區(qū)，5為柵氧化層，6為柵電極，7為p (或n)阱，8 為n+ (或p+)源區(qū)，9為n+ (或p+)漏區(qū)，10為漏電極，11為源電極。 漏n+下縱向電場(chǎng)分布如圖6所示。SOI結(jié)構(gòu)的縱向擊穿電壓主要由S層和 I層承擔(dān)，根據(jù)高斯定理，縱向擊穿時(shí)的介質(zhì)埋層電場(chǎng)五,為
~ ' ^ (1)
其中，仏,c是S層(Semiconductor層)的臨界擊穿電場(chǎng)，&和&分別 是S層和介質(zhì)I層(Insulator層)的介電常數(shù)，。
為S層與I層間界面電荷。 由此器件縱向耐壓為
K0.5^+^H)^，c+^^ (2)
其中0和/s分別是I層和S層的厚度。
但是對(duì)于常規(guī)結(jié)構(gòu)如圖5，由于橫向電場(chǎng)對(duì)電荷的抽取，上述(l)和 (2)式右邊第二項(xiàng)可以忽略不及，所以當(dāng)S層為硅，I層為二氧化硅時(shí)， &-3￡s,c ，從而器件縱向耐壓為
可見，介質(zhì)埋層電場(chǎng)受s層擊穿電場(chǎng)的限制，縱向耐壓隨s層厚度和介質(zhì)埋層厚度的增加而提高，且同樣厚度的介質(zhì)埋層耐壓為S層的6倍，但受器件結(jié)構(gòu)和工藝的限制，S層和介質(zhì)埋層都不能太厚。這是因?yàn)镾層太厚，將為介質(zhì)隔離帶來(lái)困難；介質(zhì)埋層太厚，不僅工藝實(shí)施難度大，而且不利于器件散熱。這方面的內(nèi)容可見參考文獻(xiàn)F. Udrea, D. Garner, K.Sheng， A. Popescu, H. T. Lim and W. I. Milne, "SOI power devices",Electronics & Communication Engineering Journal, pp27-40 (2000); 或，Warmerdan Land Punt, W., "High-voltage SOI for single-chip power", Eur.Semi識(shí)d.， June, ppl9-20(1999) (F. Udrea, D. Garner, K. Sheng, A. Popescu,H. T. Lim and W. I. Milne, SOI功率器件，電子和通信工程學(xué)報(bào)，pp27-40(2000))，或(Warmerdan I.and Punt， W.，單片功率的高壓SOI,歐洲半導(dǎo)體，ppl9-20 ( 1999))。
為了提高SOI器件縱向耐壓，學(xué)者們提出了一系列器件結(jié)構(gòu)。如美國(guó)專禾U: Yasuhiro Uemoto, Katsushige Yamashlta, Takashi Miura, United statesPatent, 6, 531738, Mar. 11, 2003，如圖7所示，在介質(zhì)埋層2和S層3之間插入一層p+緩沖層12，使得漂移區(qū)耗盡而p+層不完全耗盡，且源端下的p+層耗盡區(qū)比漏端下的p+層耗盡區(qū)寬，這有利于頂層硅的耗盡層在漂移區(qū)均勻的擴(kuò)展，從而提高器件耐壓。這種器件結(jié)構(gòu)可將擊穿電壓從常規(guī)結(jié)構(gòu)的200V提高到400V。文獻(xiàn)N. Yasuhara， A. Nakagawa and K. Furukawa，"SOI device structures implementing 650V high voltage output devices onVLSIs"， IEDMTech. Dig.， ppl41 144， ( 1991) (N. Yasuhara， A. Nakagawaand K. Fumkawa，"在超大規(guī)模集成電路上的可實(shí)現(xiàn)650V高壓輸出的SOI器件結(jié)構(gòu)"國(guó)際電子器件會(huì)議，ppl41 144， (1991))則是在介質(zhì)埋層2和S層3之間插入一層n+緩沖層13，如圖8所示，n緩沖層在增強(qiáng)介質(zhì)埋層電場(chǎng)強(qiáng)度的同時(shí)屏蔽了介質(zhì)埋層高電場(chǎng)對(duì)Si有源層的影響，從而避免器件過早在Si/Si02界面的Si側(cè)擊穿，在&=20jim， //=3pm的情況下得到了650V的耐壓。但為了有效提高耐壓，要求p+層和n+層的濃度高、厚度薄，且漂移區(qū)要滿足RESURF原理，所以p+層和n+層厚度和濃度需要準(zhǔn)確控制，否則容易導(dǎo)致表面提前擊穿，另外耐壓提升幅度不大。文獻(xiàn)S. Merchant,E. Arnold, H. Baumgart, et al. Realization of high breakdown voltage (>700V)in thin SOI device. In: Proc ISPSD, 1991,31-35采用超薄漂移區(qū)(&=0.1pm)線性摻雜，(S. Merchant, E. Arnold, H. Baumgart, et al.大于700V高耐壓在薄SOI器件上的實(shí)現(xiàn))如圖9所示。該結(jié)構(gòu)利用薄Si層臨界擊穿電場(chǎng)顯著增加而提高介質(zhì)埋層電場(chǎng)和器件耐壓，但源端極低的漂移區(qū)濃度使得源端形成"熱點(diǎn)"而提前擊穿。文獻(xiàn)Xiaorong Luo等，A new structure and itsanalytical model for the electric field and breakdown voltage of SOI highvotage device with variable-k dielectric buried layer, Solid-State Electronics,51: 493-99(2007)， (Xiaorong Luo等，具有變k介質(zhì)埋層的SOI高壓器件新結(jié)構(gòu)及其電場(chǎng)和擊穿電壓解析模型，固體電子，51:493-99(2007))如圖
410所示。該結(jié)構(gòu)采用低k介質(zhì)14作為埋層而提高埋層電場(chǎng)和器件耐壓， 但低k介質(zhì)SOI與常規(guī)CMOS工藝兼容方面遇到挑戰(zhàn)。美國(guó)專利Dieter Silber, Wolfgang Wondrak, Robert Plikat， Patent, 6495864, Dec. 17,2002,如 圖11所示。該結(jié)構(gòu)在介質(zhì)埋層的上界面形成介質(zhì)槽15，介質(zhì)槽阻擋了橫 向電場(chǎng)對(duì)電荷的抽取，使電荷在槽內(nèi)形成積累，從而增強(qiáng)了介質(zhì)埋層電場(chǎng)， 提高擊穿電壓，但該結(jié)構(gòu)在鍵合前必須要增加"刻蝕硅槽，生長(zhǎng)和淀積二 氧化硅等"新的工藝步驟，并且需要精確對(duì)位及雙面光刻，因此其工藝實(shí) 現(xiàn)較為復(fù)雜，并且與常規(guī)CMOS/SOI工藝不兼容；另外，其介質(zhì)槽15的 材質(zhì)為絕緣體，因此自熱效應(yīng)較為嚴(yán)重，不便于散熱，嚴(yán)重時(shí)會(huì)引起器件 損壞。另夕卜，文獻(xiàn)R, Tadikonda等，Realizing high breakdown voltage (>600V) in partial SOI technology, Solid State Electron., 48(9): 1655-60,(2004) (R， Tadikonda等，超過600V高耐壓在部分SOI技術(shù)上的實(shí)現(xiàn)，固體電子， 48(9):1655-60,(2004))如圖12所示。該結(jié)構(gòu)利用PSOI (Partial SOI)獲得 高耐壓，同時(shí)由于Si窗口 16的存在緩解了自然效應(yīng)。

發(fā)明內(nèi)容
本發(fā)明針對(duì)SOI功率器件低縱向耐壓的缺點(diǎn)，上述技術(shù)中在介質(zhì)埋層 和S層之間插入n+或p+耐壓層的結(jié)構(gòu)需要n+或p+厚度和濃度準(zhǔn)確控制， 并且耐壓提升幅度不大，以及介質(zhì)槽結(jié)構(gòu)工藝實(shí)現(xiàn)難度大，與常規(guī) CMOS/SOI工藝不兼容，自熱效應(yīng)嚴(yán)重的缺點(diǎn)，提出了一種具有界面電荷 島SOI耐壓結(jié)構(gòu)，采用本結(jié)構(gòu)，可以大大提高介質(zhì)埋層電場(chǎng)，從而有效提 高耐壓，并且工藝實(shí)現(xiàn)簡(jiǎn)單，與常規(guī)CMOS/SOI工藝完全兼容；另外，由 于沒有采用類似介質(zhì)槽結(jié)構(gòu)的過多絕緣材料，也就沒有附加自熱效應(yīng)產(chǎn)生； 同時(shí)，將本結(jié)構(gòu)應(yīng)用于功率器件中，其耐壓由于介質(zhì)埋層電場(chǎng)的顯著增強(qiáng)
而較常規(guī)結(jié)構(gòu)SOI器件大大提高。
本發(fā)明是通過如下技術(shù)方案實(shí)現(xiàn)的
一種用于功率器件的具有界面電荷島SOI耐壓結(jié)構(gòu)，包括半導(dǎo)體襯底 層，介質(zhì)埋層和半導(dǎo)體有源層，其特征在于在所述介質(zhì)埋層和半導(dǎo)體有
源層的交界面的全部范圍或部分范圍內(nèi)設(shè)置有伸入至所述半導(dǎo)體有源層內(nèi)
的多個(gè)高濃度n+區(qū)，多個(gè)高濃度n+區(qū)間斷設(shè)置，所述高濃度n+區(qū)為半導(dǎo)體 材質(zhì)，多個(gè)高濃度n+區(qū)形成界面電荷島，高濃度n+區(qū)的濃度范圍大于IX 1016cm-3o
高濃度n+區(qū)的濃度范圍為lX10"cn^至lX10"cm-s之間。 所述高濃度n+區(qū)通過離子注入至半導(dǎo)體有源層。
所述注入的離子為磷、砷、銻或鉍的第五主族元素，所述高濃度n+區(qū) 的注入圖形為圓形、矩形、梯形、三角形、正方形或六邊形。 多個(gè)高濃度n+區(qū)之間相隔的距離為相等或不等。 每個(gè)高濃度n+區(qū)伸入至所述半導(dǎo)體有源層內(nèi)的深度為相等或不等。 每個(gè)高濃度n+區(qū)在所述交界面上的分布范圍為相等或不等。所述半導(dǎo)體有源層的材質(zhì)為Si， SiC， GaAs， SiGe， GaN或其它半導(dǎo) 體材料。
介質(zhì)埋層的材質(zhì)可以是Si02或低k材料，低k材料可以是CDO (碳 摻雜氧化物)或SiOF，但并不只局限于所例舉的材料。 在所述介質(zhì)埋層上開有散熱的硅窗口。 本發(fā)明的優(yōu)點(diǎn)表現(xiàn)在
1、 由于本發(fā)明采用"在所述介質(zhì)埋層和半導(dǎo)體有源層的交界面的全 部范圍或部分范圍內(nèi)設(shè)置有伸入至所述半導(dǎo)體有源層內(nèi)的多個(gè)高濃度n+ 區(qū)，多個(gè)高濃度n+區(qū)間斷設(shè)置，所述高濃度n+區(qū)為半導(dǎo)體材質(zhì)，多個(gè)高濃 度n+區(qū)形成界面電荷島，高濃度n+區(qū)的濃度范圍大于lX1016cm—3。"，這樣 的技術(shù)方案與現(xiàn)有技術(shù)相比， 一方面，相鄰兩個(gè)未耗盡n+區(qū)內(nèi)高濃度電子 的庫(kù)侖力作用使反型空穴積累在半導(dǎo)體有源層與介質(zhì)埋層的交界面，大大
增加了式(1)右邊第二項(xiàng)i^L，從而提高了介質(zhì)埋層電場(chǎng)強(qiáng)度，有效提高。
耐壓；另一方面，高濃度n+區(qū)為半導(dǎo)體材質(zhì)，可以直接采用離子注入的方 式實(shí)現(xiàn)，這樣就能與常規(guī)CMOS/SOI工藝完全兼容，工藝實(shí)現(xiàn)簡(jiǎn)單；再一 方面，由于采用的高濃度n+區(qū)為半導(dǎo)體材質(zhì)，與現(xiàn)有的介質(zhì)槽結(jié)構(gòu)相比， 不會(huì)采用過多的絕緣材料，也就沒有附加自熱效應(yīng)產(chǎn)生；最后，高濃度11+ 區(qū)的濃度范圍大于1X10"cm—3，這樣的濃度范圍才能保證n+區(qū)不耗盡，使 其內(nèi)部含有高濃度電子來(lái)固定反型空穴，從而提高介質(zhì)埋層電場(chǎng)強(qiáng)度，有 效提高耐壓。
2、 本發(fā)明采用"高濃度n+區(qū)通過離子注入至半導(dǎo)體有源層，所述注 入的離子為磷、砷、銻或鉍的第五主族元素，所述高濃度n+區(qū)的注入圖形 為圓形、矩形、梯形、三角形、正方形或六邊形"此步驟能完全與CMOS/SOI 工藝兼容，工藝簡(jiǎn)單。
3、 本發(fā)明在所述介質(zhì)埋層上開有散熱的硅窗口 ，從而形成PSOI結(jié)構(gòu)， 能在提高耐壓的同時(shí)進(jìn)一步緩解自熱效應(yīng)。
4、 將本發(fā)明應(yīng)用于高壓功率器件或功率集成電路中，其耐壓由于介 質(zhì)埋層電場(chǎng)的顯著增強(qiáng)而較常規(guī)結(jié)構(gòu)SOI器件大大提高。
5、 本發(fā)明所述具有界面電荷島SOI耐壓結(jié)構(gòu)，能夠適用于所有主流 的SOI橫向功率器件。
6、 基于本發(fā)明的SOI功率器件特別適合于SIM0X工藝，是SIM0X工 藝所能實(shí)現(xiàn)的較為理想的高壓功率器件。


下面將結(jié)合說明書附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說 明，其中
圖1為具有界面電荷島SOI耐壓結(jié)構(gòu)的示意圖
圖2為在介質(zhì)埋層上開有散熱硅窗口的具有界面電荷島的PSOI結(jié)構(gòu)示意圖
圖3為界面電荷島SOI耐壓結(jié)構(gòu)應(yīng)用于SOI LDMOS功率器件結(jié)構(gòu)示
意圖
圖4a為具有界面電荷島的SOI LDMOS與常規(guī)SOI LDMOS在反向擊 穿時(shí)的縱向電場(chǎng)比較示意圖，其中，實(shí)心圓為本發(fā)明，空心圓為常規(guī)
圖4b為具有界面電荷島SOI LDMOS在反向擊穿時(shí)的二維等勢(shì)線分布 示意圖
圖4c為常規(guī)SOI LDMOS在反向擊穿時(shí)的二維等勢(shì)線分布示意圖
圖5為常規(guī)SOI LDMOS功率器件結(jié)構(gòu)示意圖
圖6為常規(guī)SOI LDMOS功率器件的縱向電場(chǎng)分布示意圖
圖7為具有P+緩沖層的SOI LDMOS功率器件結(jié)構(gòu)示意圖
圖8為具有n+緩沖層的SOI LDMOS功率器件結(jié)構(gòu)示意圖
圖9為漂移區(qū)線性摻雜超薄硅層SOI功率器件結(jié)構(gòu)示意圖
圖10為變k SOI功率器件結(jié)構(gòu)示意圖
圖11為介質(zhì)槽SOI功率器件結(jié)構(gòu)示意圖
圖12為PSOI功率器件結(jié)構(gòu)示意圖
圖中標(biāo)記
1、半導(dǎo)體襯底層；2、介質(zhì)埋層(I層)；3、半導(dǎo)體有源層(S層)； 4、介質(zhì)隔離區(qū)；5、柵氧化層；6、柵電極；7、 p (或n)阱；8、 n+ (或 p+)源區(qū)；9、 n+ (或p+)漏區(qū)；10、漏電極或陽(yáng)極電極；11、源電極或陰 極電極；12、 p+緩沖層；13、 n+緩沖層；14、低k介質(zhì)；15、介質(zhì)槽；16、 硅(Si)窗口； 17、高濃度n+區(qū)；18、 p-top層。
具體實(shí)施方式
實(shí)施例1
參照說明書附圖1、 2和3，本發(fā)明公開了一種用于功率器件的具有界 面電荷島SOI耐壓結(jié)構(gòu)，包括半導(dǎo)體襯底層，介質(zhì)埋層和半導(dǎo)體有源層，
在所述介質(zhì)埋層和半導(dǎo)體有源層的交界面的全部范圍或部分范圍內(nèi)設(shè)置有
伸入至所述半導(dǎo)體有源層內(nèi)的多個(gè)高濃度n+區(qū)，多個(gè)高濃度n+區(qū)間斷設(shè) 置，所述高濃度n+區(qū)為半導(dǎo)體材質(zhì)，多個(gè)高濃度n+區(qū)形成界面電荷島，高 濃度n+區(qū)的濃度范圍大于1X10"cn^。這樣的濃度范圍才能保證n+區(qū)不耗 盡，使其內(nèi)部含有高濃度電子來(lái)固定反型空穴，從而提高介質(zhì)埋層電場(chǎng)強(qiáng) 度，有效提高耐壓。 實(shí)施例2
實(shí)施例1中，高濃度n+區(qū)的濃度范圍最好是lX10"cm—s至lX10"cm—3 之間。
實(shí)施例3
在上述實(shí)施例的基礎(chǔ)上，所述高濃度n+區(qū)通過離子注入至半導(dǎo)體有源 層。所述注入的離子為磷、砷、銻或鉍的第五主族元素，所述高濃度n+區(qū)的注入圖形為圓形、矩形、梯形、三角形、正方形或六邊形。 實(shí)施例5
在上述例的基礎(chǔ)上，多個(gè)高濃度n+區(qū)之間相隔的距離為相等或不等。 每個(gè)高濃度n+區(qū)伸入至所述半導(dǎo)體有源層內(nèi)的深度為相等或不等。每個(gè)高 濃度n+區(qū)在所述交界面上的分布范圍為相等或不等。
實(shí)施例6
在上述實(shí)施例的基礎(chǔ)上，所述半導(dǎo)體有源層的材質(zhì)為Si， SiC， GaAs， SiGe， GaN或其它半導(dǎo)體材料。介質(zhì)埋層的材質(zhì)可以是Si02或低k材料， 低k材料可以是CDO (碳摻雜氧化物)或SiOF，但并不只局限于所例舉 的材料。
實(shí)施例7
在上述實(shí)施例的基礎(chǔ)上，參照說明書附圖2，本發(fā)明在所述介質(zhì)埋層 上開有散熱的硅窗口。 實(shí)施例8
本發(fā)明所述的具有界面電荷島SOI耐壓結(jié)構(gòu)，可以具體應(yīng)用于界面電 荷島的SOI及PSOILDMOS，界面電荷島的SOI及PSOI IGBT、界面電 荷島的SOI及PSOI PN結(jié)二極管、界面電荷島的SOI及PSOI PiN結(jié)二 極管、界面電荷島的SOI及PSOI橫向晶閘管。
8
權(quán)利要求
1、一種用于功率器件的具有界面電荷島SOI耐壓結(jié)構(gòu)，包括半導(dǎo)體襯底層，介質(zhì)埋層和半導(dǎo)體有源層，其特征在于在所述介質(zhì)埋層和半導(dǎo)體有源層的交界面的全部范圍或部分范圍內(nèi)設(shè)置有伸入至所述半導(dǎo)體有源層內(nèi)的多個(gè)高濃度n+區(qū)，多個(gè)高濃度n+區(qū)間斷設(shè)置，所述高濃度n+區(qū)為半導(dǎo)體材質(zhì)，多個(gè)高濃度n+區(qū)形成界面電荷島，高濃度n+區(qū)的濃度范圍大于1×1016cm-3。
2、 根據(jù)權(quán)利要求1所述的用于功率器件的具有界面電荷島SOI耐壓 結(jié)構(gòu)，其特征在于高濃度n+區(qū)的濃度范圍為1X10"cn^至lX102QCm—3之間。
3、 根據(jù)權(quán)利要求1所述的用于功率器件的具有界面電荷島SOI耐壓 結(jié)構(gòu)，其特征在于所述高濃度n+區(qū)通過離子注入至半導(dǎo)體有源層。
4、 根據(jù)權(quán)利要求4所述的用于功率器件的具有界面電荷島SOI耐壓 結(jié)構(gòu)，其特征在于所述注入的離子為磷、砷、銻或鉍的第五主族元素， 所述高濃度n+區(qū)的注入圖形為圓形、矩形、梯形、三角形、正方形或六邊 形。
5、 根據(jù)權(quán)利要求1或2或3所述的用于功率器件的具有界面電荷島 SOI耐壓結(jié)構(gòu)，其特征在于多個(gè)高濃度n+區(qū)之間相隔的距離為相等或不 等。
6、 根據(jù)權(quán)利要求1或2或3所述的用于功率器件的具有界面電荷島 SOI耐壓結(jié)構(gòu)，其特征在于每個(gè)高濃度n+區(qū)伸入至所述半導(dǎo)體有源層內(nèi) 的深度為相等或不等。
7、 根據(jù)權(quán)利要求1或2或3所述的用于功率器件的具有界面電荷島 SOI耐壓結(jié)構(gòu)，其特征在于每個(gè)高濃度n+區(qū)在所述交界面上的分布范圍 為相等或不等。
8、 根據(jù)權(quán)利要求1所述的用于功率器件的具有界面電荷島SOI耐壓 結(jié)構(gòu)，其特征在于所述半導(dǎo)體有源層的材質(zhì)為Si， SiC， GaAs， SiGe， GaN或其它半導(dǎo)體材料。
9、 根據(jù)權(quán)利要求1所述的用于功率器件的具有界面電荷島SOI耐壓 結(jié)構(gòu)，其特征在于介質(zhì)埋層的材質(zhì)可以是Si02或低k材料，低k材料可 以是CDO (碳摻雜氧化物)或SiOF，但并不只局限于所例舉的材料。
10、根據(jù)權(quán)利要求1或2或3所述的用于功率器件的具有界面電荷島 SOI耐壓結(jié)構(gòu)，其特征在于在所述介質(zhì)埋層上開有散熱的硅窗口。
全文摘要
本發(fā)明公開了一種用于功率器件的具有界面電荷島SOI耐壓結(jié)構(gòu)，包括半導(dǎo)體襯底層，介質(zhì)埋層和半導(dǎo)體有源層，在所述介質(zhì)埋層和半導(dǎo)體有源層的交界面的全部范圍或部分范圍內(nèi)設(shè)置有伸入至所述半導(dǎo)體有源層內(nèi)的多個(gè)高濃度n⁺區(qū)，多個(gè)高濃度n⁺區(qū)間斷設(shè)置，所述高濃度n⁺區(qū)為半導(dǎo)體材質(zhì)，高濃度n⁺區(qū)的濃度范圍大于1×10¹⁶cm^-3。采用本結(jié)構(gòu)，可以大大提高介質(zhì)埋層電場(chǎng)，從而有效提高耐壓，并且工藝實(shí)現(xiàn)簡(jiǎn)單，與常規(guī)CMOS/SOI工藝完全兼容；另外，由于沒有采用類似介質(zhì)槽結(jié)構(gòu)的過多絕緣材料，也就沒有附加自熱效應(yīng)產(chǎn)生；同時(shí)，將本結(jié)構(gòu)應(yīng)用于功率器件中，其耐壓由于介質(zhì)埋層電場(chǎng)的顯著增強(qiáng)而較常規(guī)結(jié)構(gòu)SOI器件大大提高。
文檔編號(hào)H01L29/02GK101477999SQ200910058189
公開日2009年7月8日 申請(qǐng)日期2009年1月19日 優(yōu)先權(quán)日2009年1月19日
發(fā)明者波 張, 李肇基, 胡盛東 申請(qǐng)人:電子科技大學(xué)