專利名稱：包括緊密間距觸點的半導(dǎo)體結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例大體上涉及集成電路制造技術(shù)。更具體地說，本發(fā)明的實施例涉 及半導(dǎo)體結(jié)構(gòu)的制造，所述半導(dǎo)體結(jié)構(gòu)并入有與有源區(qū)域特征對準(zhǔn)的減小或"緊密"間距觸 點及(任選地)位于其上的相關(guān)聯(lián)導(dǎo)線。
背景技術(shù)：
由于許多因素(包括對現(xiàn)代電子裝置中增加的便攜性、計算能力、存儲器容量及 能量效率的需求)，使得制造于半導(dǎo)體襯底上的集成電路在大小上持續(xù)減小。為了促進此大 小減小，繼續(xù)研究減小集成電路的構(gòu)成元件的大小的方法。那些構(gòu)成元件的非限制性實例 包括晶體管、電容器、電觸點、導(dǎo)線及其它電子組成元件。減小特征大小的趨勢(例如)在并 入于例如動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、鐵電(FE)存儲器、電 可擦除可編程只讀存儲器(EEPROM)、快閃存儲器等裝置中的存儲器電路中是顯而易見的。
NAND快閃存儲器芯片(例如)在常規(guī)上包含數(shù)十億個相同電路元件(稱為存儲器 單元)，所述電路元件是以多個具有相關(guān)聯(lián)的邏輯電路的陣列來布置的。每一存儲器單元在 傳統(tǒng)上存儲一個信息位，但多電平單元裝置可每單元存儲一個以上位。每一此類存儲器單 元包含可存儲一個數(shù)據(jù)位(二進制數(shù)字)的可尋址位置。位可被寫入到單元及可被讀取以 檢索所存儲的信息。通過減小構(gòu)成元件、連接其的導(dǎo)線及在其之間運載電荷的導(dǎo)電觸點的 大小，可減小并入有這些特征的元件的大小?？赏ㄟ^將更多存儲器單元裝配到存儲器裝置 的有源表面上的給定區(qū)域中來提高存儲容量及電路速度。 用以制造上述元件的特征的大小的持續(xù)減小對用以形成所述特征的技術(shù)提出了 日益增大的需求。舉例來說，通常使用光刻來圖案化襯底上的特征?？墒褂?間距"的概念 來描述這些特征的大小設(shè)計。間距是兩個鄰近重復(fù)特征中的相同點之間的距離?？捎闪硪?材料(例如電介質(zhì))來填充鄰近特征之間的空間。結(jié)果，當(dāng)鄰近特征是重復(fù)或周期性圖案 的部分(例如可發(fā)生于(例如)特征陣列中)時，可將間距看作特征的寬度與將所述特征 與相鄰特征分離的空間的寬度的總和。 光致抗蝕劑材料可在常規(guī)上經(jīng)配制以僅響應(yīng)于選定波長的光?？墒褂玫囊粋€常見 波長范圍位于紫外線(UV)范圍中。因為許多光致抗蝕劑材料選擇性地響應(yīng)于特定波長，所 以光刻技術(shù)各自具有由波長規(guī)定的最小間距，在低于所述最小間距的情況下所述特定光刻 技術(shù)不能可靠地形成特征。因此，可使用特定光致抗蝕劑實現(xiàn)的最小間距可限制使特征大 小減小的能力。 間距減小技術(shù)(常常有些錯誤地被命名為如由"間距雙倍"等例示的"間距倍增") 可將光刻的能力擴大超出由光致抗蝕劑規(guī)定的特征大小限制以便允許產(chǎn)生更小且布置更
4密集的特征。也就是說，在常規(guī)上，使間距"倍增"某一因子實際上涉及使間距減小所述因 子。實際上，"間距倍增"通過減小間距而增加特征密度。間距因此具有至少兩種意思在 重復(fù)圖案中的相同特征之間的線性間隔；以及每個給定或恒定線性距離的特征的密度或數(shù) 目。本文中保留此常規(guī)術(shù)語學(xué)。 此些方法的實例描述于頒予勞雷(Lowrey)等人的第5， 328， 810號美國專利及頒 予路恩 C 權(quán)恩(Luan C. Tran)的美國專利申請公開案20070049035中。
待實施于給定的基于半導(dǎo)體材料的集成電路上的特定層級處的掩模方案或?qū)?yīng) 電路元件的臨界尺寸(CD)是所述方案的最小特征尺寸或存在于所述方案或元件中的最小 特征的最小寬度的測量值。歸因于若干因素(例如幾何復(fù)雜性及對集成電路的不同部分中 的臨界尺寸的不同要求)，并非集成電路的所有特征均可進行間距倍增。此外，常規(guī)的間距 倍增相對于常規(guī)光刻術(shù)而需要額外步驟，這可涉及顯著的額外時間及費用。然而，如果集成 電路的一些特征進行間距倍增，則在與那些特征介接的連接特征未同樣進行間距倍增的情 況下是不合適的。因此，經(jīng)配置以彼此接觸的重疊特征有利地具有類似尺寸。此些類似尺 寸可使集成電路上的操作組件更小且更有效，因此增加了特征密度且減小了芯片大小。
穿過絕緣材料來形成觸點以在位于不同層級處的電路層之間產(chǎn)生電連接的常規(guī) 方法尚未允許觸點的密度匹配既定借此被連接的特征的密度。因此，需要形成具有減小的 尺寸的觸點及可匹配既定由那些觸點特征連接的特征的密度的間距的方法(尤其是在使 用間距倍增來形成待連接的特征的情況下)。 此外及上文所述，需要減小集成電路的大小且增加計算機芯片上的電元件陣列的 可操作密度。因此，需要相對于常規(guī)方法來形成具有減小的臨界尺寸的特征的改進方法；用 于增加特征密度的改進方法；將產(chǎn)生更有效的陣列的方法；將在不損害特征分辨率的情況 下提供更緊湊的陣列的方法；以及簡化或消除在產(chǎn)生大小減小的特征中的動作的方法。


在描繪本發(fā)明的各種實施例的圖式中 圖1A到圖ID是本發(fā)明的半導(dǎo)體裝置的實施例的部分視圖； 圖2A是工件的部分俯視平面圖，所述工件可根據(jù)本發(fā)明的方法的實施例而形成 以用于形成半導(dǎo)體裝置(如圖1A到圖ID中所示的半導(dǎo)體裝置)； 圖2B是圖2A中所示的工件沿其中所示的剖面線2B-2B截取的部分橫截面?zhèn)纫?圖； 圖2C是圖2A中所示的工件沿其中所示的剖面線2C-2C截取的部分橫截面?zhèn)纫?圖； 圖3到圖5是額外工件的部分橫截面?zhèn)纫晥D，所述額外工件可從圖2A到圖2C中 所示的工件形成，所述橫截面圖是在包含圖2A中所示的剖面線2B-2B的平面中截取的；
圖6A是額外工件的部分橫截面?zhèn)纫晥D，所述額外工件可從圖2A到圖2C中所示的 工件形成，所述橫截面圖是在包含圖2A中所示的剖面線2B-2B的平面中截取的；及
圖6B是圖6A中所示的工件的部分橫截面?zhèn)纫晥D，所述橫截面圖是在包含圖2A中 所示的剖面線2C-2C的平面中截取的。
具體實施例方式
本發(fā)明的實施例包括半導(dǎo)體結(jié)構(gòu)，其中緊密或間距倍增的觸點經(jīng)形成為與半導(dǎo)體 結(jié)構(gòu)的有源區(qū)域的下伏特征對準(zhǔn)。在一實施例中，同時形成緊密間距觸點及對準(zhǔn)的導(dǎo)線。如 本文中所使用，術(shù)語"緊密"間距指代小于可使用不存在間距倍增的常規(guī)光刻技術(shù)實現(xiàn)的間 距及伴隨特征大小的間距及伴隨特征大小。換句話說，緊密間距可經(jīng)表征為亞光刻分辨率 間距。 本發(fā)明的實施例可包括在第11/215， 982號美國專利申請案中描述及在頒予路 恩 C 權(quán)恩(Luan C. Tran)的第2007/0049035號美國專利申請公開案中描述的工藝或結(jié) 構(gòu)中的任一者。 下文中參看圖式來描述本發(fā)明的非限制性實施例的細節(jié)。 如所屬領(lǐng)域的技術(shù)人員將了解，可通過為所屬領(lǐng)域的技術(shù)人員所已知且適合與給 定層的材料一起使用的方法來形成本文中相對于半導(dǎo)體結(jié)構(gòu)的制造所論述的各種層。實例 包括(但不限于)旋涂技術(shù)、噴涂技術(shù)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、物理氣相 沉積(PVD，還稱為"濺鍍")及相關(guān)的選擇性工藝(例如選擇性CVD)。借助于進一步非限制 性實例，可使用各種氣相沉積工藝(例如化學(xué)氣相沉積)來形成硬掩模層?？墒褂玫蜏鼗瘜W(xué) 氣相沉積工藝來在掩模層上沉積硬掩模層或任何其它材料(例如，間隔物材料)，其中所述 掩模層通常由非晶碳形成。此類低溫沉積工藝有利地防止非晶碳層的化學(xué)或物理破壞?？?將碳氫化合物或此類化合物的混合物用作碳前驅(qū)體而通過化學(xué)氣相沉積來形成非晶碳層。 合適的前驅(qū)體的實例包括丙烯、丙炔、丙烷、丁烷、丁烯、丁二烯及乙炔。 一種用于形成非晶 碳層的合適方法描述于2003年6月3日頒予費爾貝恩(Fairbairn)等人的第6， 573， 030 Bl號美國專利中。另外，可摻雜非晶碳。 一種用于形成摻雜非晶碳的合適方法描述于頒予 殷(Yin)等人的第10/652， 174號美國專利申請案中?？墒褂眯渴酵扛补に噥硇纬煽晒?界定層(例如抗蝕劑層)。 除了針對各種層選擇適當(dāng)?shù)牟牧弦酝?，可選擇層的厚度以獲得與待采用的蝕刻化 學(xué)物及工藝條件的兼容性。借助于非限制性實例，當(dāng)通過選擇性地蝕刻下伏層而將圖案從 上覆層轉(zhuǎn)移到下伏層時，在某種程度上移除來自兩個層的材料(即使當(dāng)采用選擇性蝕刻化 學(xué)物時)。因此，上部層優(yōu)選地足夠厚，使得其在圖案轉(zhuǎn)移的過程中不被移除。硬掩模層可 有利地較薄，使得其轉(zhuǎn)移或移除可較短，從而使周圍材料受到較少降解。
圖1A到圖1D說明本發(fā)明的半導(dǎo)體裝置100的經(jīng)部分形成的實施例的一部分。明 確地說，圖1A是半導(dǎo)體裝置100的部分俯視平面圖。圖1B是半導(dǎo)體裝置100的沿圖1A中 所示的剖面線1B-1B截取的部分橫截面圖。圖1C是半導(dǎo)體裝置100的沿圖1A中所示的剖 面線1C-1C截取的部分橫截面?zhèn)纫晥D。如圖1A中所示，圖1B及圖1C是在彼此平行的平面 中截取的。最后，圖1D是半導(dǎo)體裝置100的沿圖1A中所示的剖面線1D-1D截取的部分橫 截面圖，且是在被定向成橫穿圖1B及圖1C的平面的平面中截取的。 參看圖1A，半導(dǎo)體襯底100可包含許多橫向延伸的導(dǎo)電跡線或?qū)Ь€166。所述導(dǎo) 線166可具有緊密間距，且可包含導(dǎo)電材料(例如銅、鋁或摻雜多晶硅)。半導(dǎo)體襯底100 還可包含許多不具有緊密間距的橫向延伸的導(dǎo)線跡線或?qū)Ь€166A，在圖1A的部分平面圖 中僅展示了所述導(dǎo)線跡線或?qū)Ь€166A中的一者。 參看圖1B，半導(dǎo)體裝置100可包含半導(dǎo)體襯底110。如本文中所使用的術(shù)語"半導(dǎo)
6體襯底"包含半導(dǎo)體裸片、半導(dǎo)體晶圓、部分晶圓及其它塊狀半導(dǎo)體襯底(例如絕緣物上硅 (SOI)襯底(例如玻璃上硅(S0G)襯底及藍寶石上硅(SOS)襯底))。許多橫向分離的有源 區(qū)或特征112可安置于半導(dǎo)體襯底110的有源表面之上或之中。半導(dǎo)體襯底IIO可包括多 個與有源特征112中的每一者相關(guān)聯(lián)的額外導(dǎo)線(未圖標(biāo))(例如字線)。示意性描繪的有 源特征112可包含(例如)晶體管的源極區(qū)、漏極區(qū)或柵極區(qū)，或其可包含導(dǎo)電跡線或墊。 在本發(fā)明的實施例中，有源特征112可包含半導(dǎo)體材料層(例如硅、硅鍺、砷化鎵、磷化銦及 III-V族材料或者例如銅或鋁等導(dǎo)電金屬材料)的選擇性摻雜部分及未摻雜部分。
如將由所屬領(lǐng)域的技術(shù)人員所了解，除了有源特征112以外，半導(dǎo)體襯底110還可 含有許多其它特征及構(gòu)形變化。借助于其它特征及構(gòu)形變化的非限制性實例，描繪橫向隔 離包括有源特征112的半導(dǎo)體襯底區(qū)的淺溝槽隔離區(qū)114。 如圖1B中進一步展示，半導(dǎo)體裝置100可包含多個導(dǎo)電性緊密間距導(dǎo)電通路164， 所述通路164中的每一者可在圖1B的垂直方向上在有源特征112與橫向延伸的緊密間距 導(dǎo)線166的一部分之間延伸。換句話說，每一緊密間距導(dǎo)電通路164可提供有源特征112 與橫向延伸的導(dǎo)線166之間的電連通。此外，如下文進一步詳細論述，每一緊密間距導(dǎo)電通 路164可與其相關(guān)聯(lián)的緊密間距橫向延伸導(dǎo)線166 —體式形成。 如圖1D中最佳展示，導(dǎo)電通路164在橫向方向上受到限制，且因此并不存在于半 導(dǎo)體裝置100的區(qū)中，所述導(dǎo)電通路164被展示于圖1B中但并未展示于圖1C中。換句話 說，導(dǎo)電通路164并不橫向延伸，而導(dǎo)線166橫向延伸。如在圖1D中還展示，有源特征112
還可沿半導(dǎo)體襯底iio在彼此平行的橫向方向上延伸一距離。 在本發(fā)明的實施例中，有源特征112、導(dǎo)電通路164及導(dǎo)線166可具有緊密間距， 且可具有約10nm或更小的寬度并可隔開約50nm或更小(例如，10nm)的距離。因此，特征 112、導(dǎo)電通路164及導(dǎo)線166的間距可為約60nm或更小(例如，20nm)。當(dāng)然，在不背離本 發(fā)明的范圍的情況下，這些元件可比10nm寬或窄且可彼此隔開多于或少于50nm。在本發(fā)明 的實施例中，有源特征112、導(dǎo)電通路164及導(dǎo)線166可具有約35nm的寬度或具有約25nm 的寬度。 下文描述可用以形成圖1A到圖1D中所示的半導(dǎo)體裝置100的本發(fā)明的方法的實 施例。 圖2A、圖2B及圖2C說明包含部分形成的半導(dǎo)體裝置100的工件180。明確地說， 圖2A是工件180的部分俯視平面圖。圖2B是工件180的沿圖2A中所示的剖面線2B-2B 截取的部分橫截面圖。圖2C是工件180的沿圖2A中所示的剖面線2C-2C截取的部分橫截 面?zhèn)纫晥D。如圖2A中所示，圖2B及圖2C是在彼此平行的平面中截取的。
參看圖2B，可使用此項技術(shù)中已知的方法而在半導(dǎo)體襯底110中形成有源特征 112。舉例來說，可在半導(dǎo)體襯底110的表面上形成圖案化掩模層，且可通過穿過所述圖案 化掩模層來以離子摻雜半導(dǎo)體襯底110而在半導(dǎo)體襯底110的表面中形成有源特征112以 致使所述有源特征112包含N型及/或P型摻雜半導(dǎo)體材料區(qū)。 如圖2B中所描繪，可在半導(dǎo)體襯底110及任何有源特征112上形成額外材料層。 舉例來說，可在襯底110上形成場效氧化層lll，且可穿過場效氧化層111中的孔隙來暴露 有源特征112。此外，可在半導(dǎo)體襯底110的有源表面(半導(dǎo)體襯底110的其上或其中已形 成有有源特征112的表面)上形成介電層116，且可在介電層116的與半導(dǎo)體襯底110相對的表面上形成硬掩模層118。 借助于實例而非限制，介電層116可包含在此項技術(shù)中被普遍稱作層間電介質(zhì) (ILD)的材料。介電層116可包含任何合適的電絕緣物，其包括(作為非限制性實例)高密 度等離子體(HDP)氧化物材料、硼磷硅玻璃(BPSG)、已分解的四乙基-正-硅酸酯(TE0S)、 經(jīng)摻雜的二氧化硅(Si02)、未摻雜的二氧化硅、旋涂玻璃及低k電介質(zhì)(例如氟化玻璃)。 任選地可使用拋光或平坦化工藝(例如，機械拋光、化學(xué)機械拋光(CMP)等)來平坦化介電 層116以在其上形成硬掩模118之前移除或削去介電層116的歸因于下伏構(gòu)形而向外突出 的任何部分。 作為特定非限制性實例，介電層116可包含重摻雜的BPSG或輕摻雜的BPSG。為 了保持將最終通過蝕刻穿過介電層116以在其中形成導(dǎo)電通路164(圖1B)而形成的開口 的垂直性，可能需要介電層116由重摻雜及分級BPSG形成以剌激BPSG底部(相對于圖式 定向的底部)附近的較快速蝕刻速率。已展示，BPSG的蝕刻速率可至少部分地與其中的摻 雜劑的濃度有關(guān)。因此，BPSG中的摻雜劑的濃度可經(jīng)配置以在從BPSG頂部到BPSG底部的 方向上展現(xiàn)梯度，其將致使BPSG頂部處的蝕刻速率相對于BPSG底部處的蝕刻速率而較慢。 由于在蝕刻工藝期間位于BPSG頂部附近的處于開口內(nèi)的BPSG側(cè)壁區(qū)相對于位于BPSG底 部附近的區(qū)而將被暴露到蝕刻劑歷時較長時間周期，所以當(dāng)在BPSG中從BPSG頂部朝其底 部蝕刻開口時可通過致使位于BPSG底部附近的處于開口內(nèi)的BPSG側(cè)壁區(qū)展現(xiàn)較高蝕刻速 率來保持開口的垂直性。 可充當(dāng)蝕刻終止層的硬掩模118可包含為所屬領(lǐng)域的技術(shù)人員所已知的任何合 適的掩模材料。作為非限制性實例，硬掩模118可包含氮化硅(Si^)、碳化硅(SiC)(例 如，由加利福尼亞州圣克拉拉市應(yīng)用材料公司(A卯lied Materials of Santa Clara， California)以商品名稱BL0k出售的材料)、硅碳氮化物(SiCN)、富硅氧化物、氮氧化硅、 氧化鋁(A1203)或其類似物。任選地，在工藝條件允許的情況下，還可在硬掩模118正上方、 在硬掩模118正下方或既在硬掩模118正上方也在硬掩模118下方形成抗反射涂層(ARC) (未圖示)。此些抗反射涂層可包含(例如)介電抗反射涂層(DARC)，其可包含例如富硅 氮氧化硅等材料；或底部抗反射涂層(BARC)，其可包含例如由密蘇里州羅拉的布魯爾科技 公司(Brewer Science of Rolla，M0)以商品名稱DUV 112出售的材料等材料。
如圖2A及圖2B中所示，可穿過硬掩模118而在介電層116的其中需要形成導(dǎo)電通 路164(圖1B)的區(qū)上形成孔隙128?？墒褂?例如)光學(xué)光刻、電子束光刻、離子束光刻、 納米壓印光刻或任何其它合適的工藝而在硬掩模118中形成孔隙128。如圖2A中所示，孔 隙128可具有大體矩形的形狀。在一些實施例中，孔隙128可具有可由常規(guī)光刻工藝的分 辨率來界定的維度(例如，長度及寬度)。舉例來說，在一些實施例中，孔隙128可具有近似 地為可使用常規(guī)光刻工藝而獲得的最小特征大小的至少一個維度(例如，寬度)。
作為可用以在硬掩模118中形成孔隙128的方法的一個特定非限制性實例，可在 硬掩模118(及形成于其上的任何BARC層)的表面上形成光致抗蝕劑材料層(未圖示)。 光致抗蝕劑材料可包含為所屬領(lǐng)域的技術(shù)人員所已知的任何合適的光致抗蝕劑材料，其包 括(但不限于)與13.7納米(nm)、157nm、193nm、248nm或365nm波長系統(tǒng)、193nm波長浸 沒系統(tǒng)或電子束光刻系統(tǒng)兼容的光致抗蝕劑。合適的光致抗蝕劑材料的實例包括(但不限 于)氟化氬(ArF)敏感性光致抗蝕劑(即，適合與ArF光源一起使用的光致抗蝕劑)及氟化氪(KrF)敏感性光致抗蝕劑(即，適合與KrF光源一起使用的光致抗蝕劑)。ArF光致抗 蝕劑可用于利用相對較短波長的光(例如，193nm)的光刻系統(tǒng)。KrF光致抗蝕劑可用于較 長波長的光刻系統(tǒng)(例如248nm系統(tǒng))。 可接著使用已知的工藝(例如，光刻暴露及顯影工藝等)來圖案化光致抗蝕劑材 料層以在其中形成孔隙(未圖示)，以便穿過所述光致抗蝕劑材料來暴露硬掩模118的部 分。 一旦已在上覆于硬掩模118的光致抗蝕劑材料層中形成孔隙，便可將光致抗蝕劑層中 的圖案轉(zhuǎn)移到硬掩模118。換句話說，可移除硬掩模118的暴露區(qū)，以在硬掩模118中產(chǎn)生 孔隙128，如圖2A及圖2B中所描繪。可通過任何合適的工藝來移除硬掩模118的暴露區(qū)以 形成孔隙128，所述工藝包括(不限于)如此項技術(shù)中已知的濕式或干式蝕刻工藝或另外的 工藝。在本發(fā)明的實施例中，可通過各向異性(或高度方向性)蝕刻來實現(xiàn)移除。在一些 實施例中，干式蝕刻可提供對臨界尺寸的增強型控制。各向異性蝕刻的實例包括(但不限 于)使用HBr/Cl等離子體、Cl2/HBr或具有碳氟化合物等離子體蝕刻化學(xué)物(包括(但不 限于)CFpCFH3、C&H2及CF3H)的碳氟化合物等離子體進行的蝕刻。蝕刻可包括物理部分且 還可包括化學(xué)部分，并可為(例如)反應(yīng)性離子蝕刻(RIE)(例如Cl2/HBr蝕刻)。借助于 非限制性實例，可使用LAM TCP9400蝕刻腔室且在約7到60毫托的壓力及約300到1000W 的頂部功率與約50到250W的底部功率下使約0到50sccm Cl2及約0到200sccm HBr流 動來執(zhí)行蝕刻。借助于進一步非限制性實例，AME 5000蝕刻腔室還可實現(xiàn)類似蝕刻，但可 能需要不同配方及設(shè)置。 用以移除硬掩模118的暴露部分的蝕刻工藝可停止于介電層116上或并未消耗太 多的介電層116。在硬掩模118中形成孔隙128之后，可從襯底中移除光致抗蝕劑材料層的 任何剩余部分。 如將在查閱本說明書的后面部分之后更好地理解，硬掩模118可充當(dāng)蝕刻終止 層，且可用以防止下伏層、膜或結(jié)構(gòu)的材料在一個或一個以上隨后的蝕刻工藝期間被不合 需要地移除。因此，硬掩模118的厚度可足夠厚，以經(jīng)受得住任何隨后的蝕刻工藝，但并非 如此厚以致于在其中產(chǎn)生階梯構(gòu)形。 圖3是類似于圖2B的部分橫截面圖的部分橫截面圖，其說明可從工件180(圖2A 到圖2C)形成的額外工件182，所述形成通過在第一硬掩模118上形成(例如，沉積)額外 材料層，以填充第二孔隙128且進一步制造半導(dǎo)體裝置100 (圖1A到圖1C)。額外層可包括 (例如)另一介電層134及另一硬掩模136。借助于實例而非限制，介電層134的厚度取決 于導(dǎo)線166的所要最終高度或厚度而可為從約50納米(50nm)到約200納米(200nm)。
介電層134可具有類似于或不同于介電層116的組合物的組合物。作為非限制性 實例，絕緣層134可包含具有約3. 9的介電常數(shù)(K)的TE0S。如果銅金屬化件將被用作半 導(dǎo)體裝置100 (圖1A到圖1C)中的導(dǎo)體或互連件，則可采用具有約2. 6到2. 3的介電常數(shù) (K)的氟化玻璃。還可采用其它合適的材料。硬掩模136可包含(例如)透明碳(TC)材 料。 參看圖4，可在硬掩模136上形成緊密間距間隔物152?？墒褂么隧椉夹g(shù)中已知 的方法(例如在頒予阿巴切夫(Abatchev)等人的第7， 115， 525號美國專利及2006年8 月29日申請的題為"包括具有交錯觸點的細間距陣列的半導(dǎo)體裝置及其設(shè)計與制造方法 (Semiconductor Devices Including Fine Pitch Arrays With Staggered Contacts AndMethodsFor Designing And Fabricating The Same)"的第11/511， 541號美國專利申請案 中所揭示的方法)來形成緊密間距間隔物152。任選地，可在間隔物152與硬掩模136之間 提供ARC層138，如圖4中所示。ARC層138可包含DARC層，且可包含為所屬領(lǐng)域的技術(shù)人 員所已知的任何合適的DARC材料，其包括(但不限于)富硅氮氧化物或任何其它DARC涂層。 可用以形成間隔物152的工藝的另一非限制性實例包含在一個或一個以上循環(huán) 中執(zhí)行的低溫原子層沉積(ALD)工藝以實現(xiàn)所要的間隔物材料厚度。簡單地概述，將光致 抗蝕劑材料層沉積于硬掩模138(及任選的ARC層138)上且使用標(biāo)準(zhǔn)光刻工藝來進行圖案 化以在光致抗蝕劑材料層中形成多個開口，所述開口界定位于其之間的多個導(dǎo)線，每一導(dǎo) 線具有約60納米(60nm)或更大的寬度。在光致抗蝕劑材料層中形成交替的導(dǎo)線與開口 之后，可使用所謂的"抗蝕劑修整"或"碳修整"工藝來減小導(dǎo)線的寬度(且增加開口的寬 度)。此些工藝在此項技術(shù)中是已知的?？稍诮?jīng)圖案化的光致抗蝕劑材料層上沉積相對薄 的間隔物材料層。舉例來說，可使用低溫原子層沉積(ALD)工藝在光致抗蝕劑材料上沉積 間隔物材料?？梢阅骋环绞絹硖焊彩匠练e間隔物材料以使得其符合工件的任何暴露表面的 特征(包括由光致抗蝕劑材料形成的導(dǎo)線的側(cè)壁)。作為非限制性實例，可在ALD腔室中在 約75t:與約IO(TC之間的溫度下且在包含六氯二硅烷(HSD)、 1120及吡啶(C5H5N)的大氣中 沉積二氧化硅(Si02)間隔物材料薄層。吡啶可充當(dāng)催化劑在較低溫度下實現(xiàn)膜生長。每 一 ALD循環(huán)可包含HSD與吡啶的混合物的約2秒到約5秒的脈沖。在此之后可為持續(xù)約5 秒到約10秒的氬脈沖?？山又贡砻娼?jīng)受H20與吡啶的混合物的約2秒到約5秒的脈沖
作用，且接著可為持續(xù)約5秒到約IO秒的另一氬脈沖。所得沉積速率可為約2.5人/循環(huán)。
上述工藝可產(chǎn)生具有較低主體污染(其可包括C( < 2% )、 H( < 22% )、 N( < 1% )及/ 或Cl ( < 1 % ))的大致化學(xué)計量的Si02膜。 在額外實施例中，可通過任何合適的不會破壞下伏光致抗蝕劑材料的工藝來形成 間隔物材料，所述工藝包括(但不限于)等離子體增強或輔助型化學(xué)氣相沉積(PECVD)或 低溫及共形沉積技術(shù)。 在沉積間隔物材料層之后，可實行所謂的"間隔物蝕刻"以從間隔物材料層形成圖 4中所示的間隔物152。如所屬領(lǐng)域的技術(shù)人員所已知，間隔物蝕刻是高度各向異性蝕刻工 藝。間隔物蝕刻工藝可包括物理部分，且還可包括化學(xué)部分。間隔物蝕刻工藝可為(例如) 反應(yīng)性離子蝕刻(RIE)工藝。作為一個特定非限制性實例，可使用(例如)四氟化碳(CF4) 及氬(Ar)等離子體來針對氧化物間隔物材料執(zhí)行間隔物蝕刻。在執(zhí)行間隔物蝕刻之后，可 留下具有有效地減小的間距的細長間隔物圖案。ARC層138或硬掩模136可在間隔物蝕刻 工藝期間充當(dāng)部分蝕刻終止層。間隔物蝕刻工藝移除間隔物材料層的相對垂直薄部分，但 留下間隔物材料層的垂直厚部分。通常，在間隔物蝕刻期間移除沉積于工件184的橫向延 伸表面上的間隔物材料，而沉積于垂直延伸表面上的間隔物材料的至少一部分(例如先前 從光致抗蝕劑材料形成的導(dǎo)線的側(cè)壁)保留于工件184上。如圖4中所說明的結(jié)果包括個 別緊密間距間隔物152。 可通過合適的工藝來移除光致抗蝕劑材料的任何剩余部分及ARC層138的暴露部 分，從而留下間隔物152。所使用的工藝當(dāng)然取決于形成光致抗蝕劑及ARC層138的材料。
用于形成緊密間距特征(如圖4中所示的緊密間距間隔物152)的其它方法在
10此項技術(shù)中是已知的且可用于本發(fā)明的實施例中。借助于實例而非限制，可使用例如在 2007年3月1日申請的題為"與光刻特征相關(guān)的間距縮減圖案(Pitch Reduced Patterns RelativeTo Photolithogr即hy Features)"的第2007/0161251 Al號美國專利公開案中所 揭示的方法等方法來形成緊密間距間隔物152。 參看圖5，可使用蝕刻工藝(例如，各向異性干式蝕刻工藝)以將間隔物152的圖 案轉(zhuǎn)移到硬掩模136且形成圖5中所示的工件186。換句話說，可將間隔物152用作掩模來 蝕刻硬掩模136。 參看圖6A及圖6B，可接著將間隔物152 (圖5)、硬掩模136及下伏硬掩模118用 作掩模結(jié)構(gòu)來執(zhí)行另一蝕刻工藝(例如高密度等離子體蝕刻)以形成緊密間距溝槽158及 自對準(zhǔn)的觸點孔160、暴露下伏有源特征112且形成圖6A及圖6B中所示的工件188。圖6A 是工件188的在圖2A中所示的剖面線2B-2B的平面中所截取的部分橫截面圖，且圖6B是 工件188的在圖2A中所示的剖面線2C-2C的平面中所截取的部分橫截面圖。
可使用合適的蝕刻劑或蝕刻劑組合來實現(xiàn)從介電層134及介電層116移除材料。 所述移除工藝還可大致同時移除間隔物152及下伏ARC層138的剩余材料。舉例來說，如 果介電層134及介電層116包含二氧化硅，則可使用從(:/8、(:/6及02的混合物形成的等離 子體以從介電層134及介電層116移除材料，因為此等離子體以優(yōu)于可形成硬掩模118及 硬掩模136中的一者或兩者的氮化硅的選擇性來移除二氧化硅。 所述蝕刻可為氧化物溝槽及自對準(zhǔn)觸點蝕刻。在一些實施例中，蝕刻可為干式蝕 刻。蝕刻的輪廓可為筆直的，使得經(jīng)產(chǎn)生為與特征112連通的觸點孔160不收縮(例如，在 底部、中間及/或頂部)。蝕刻對于介電層116及134的材料來說可具有優(yōu)于硬掩模118的 材料的較高選擇性，使得相對較薄的第一硬掩模118能夠終止蝕刻?？墒褂媒Y(jié)合重摻雜及 分級BPSG的介電層116而使用的各向異性干式蝕刻來形成具有較高側(cè)壁垂直性的觸點孔 160，如先前在本文中所描述。 跨越每一觸點孔160的底端的橫向尺寸可足夠大(例如，約30nm)以最小化隨后 形成于每一觸點孔160內(nèi)的導(dǎo)線通路164與其特征112之間的接觸電阻。此夕卜，觸點孔160 與特征112的對準(zhǔn)是顯著的。對于35納米(35nm)的特征大小來說，對準(zhǔn)容限可小于約12 納米(12nm)，而對于25納米(25nm)的特征大小來說，其可小于約8納米(8nm)。
在用導(dǎo)電材料來填充溝槽158及觸點孔160以形成導(dǎo)線166及導(dǎo)電通路164之前， 可移除間隔物152、 ARC層138及/或硬掩模136的任何剩余部分且可清洗(例如，通過合 適的剝離及清洗工藝)工件188。 在以自對準(zhǔn)方式來形成緊密間距溝槽158及對應(yīng)的緊密間距觸點孔160之后，可 將一種或一種以上導(dǎo)電材料引入到溝槽158及觸點孔160中以分別形成圖1A到圖1D中所 示的至少部分形成的半導(dǎo)體裝置100的導(dǎo)線166及導(dǎo)電通路164。借助于實例而非限制，可 通過化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍、無電電鍍或通過此些工藝的組合而 在溝槽158及觸點孔160內(nèi)提供一種或一種以上導(dǎo)電材料。 以此方式，可以自對準(zhǔn)方式大致同時形成緊密間距導(dǎo)電通路164及緊密間距導(dǎo)線 166(圖1A到圖1D)，且不存在對對準(zhǔn)容限的需要。此外，在制造期間，緊密間距導(dǎo)電通路 164與緊密間距導(dǎo)線166彼此一體式形成。結(jié)果，在對應(yīng)的導(dǎo)電通路164與導(dǎo)線166中的每 一者之間不存在可識別的邊界。
作為一個非限制性實例，可使用無電電鍍工藝在每一溝槽158及觸點孔160內(nèi)的 暴露表面上(包括在有源特征112及硬掩模118的表面上)形成導(dǎo)電材料的初始膜或種子 層(未圖示)。其后，可將導(dǎo)電材料電鍍到種子層或種子層上以用所述導(dǎo)電材料來填充每一 溝槽158及觸點孔160。 僅借助于非限制性實例，初始膜可包含種子材料(例如，氮化鈦(TiN)等)層，其 可增強或促進將包含鎢的塊狀導(dǎo)電材料粘附到觸點孔160及溝槽158內(nèi)的表面。其它導(dǎo)電 材料(例如銅、鋁及鎳)也適合用作觸點孔160及溝槽158內(nèi)的導(dǎo)電材料。
在其它實施例中，可由一種材料(例如，鴇、氮化鴇(WN)、金屬硅化物、氮化鉭 (TaN)(與銅(Cu) —起使用)等)來形成種子層，其充當(dāng)位于溝槽158及觸點孔160的表面 處的材料與塊狀導(dǎo)電材料(例如，鋁(Al)、銅(Cu)等)之間的粘附層及障壁層(例如，以 防止擴散或相互擴散、以減小接觸電阻等)兩者。鑒于緊密間距溝槽158及緊密間距觸點 孔160的非常小的尺寸，種子層可非常薄(例如，約5nm)?？墒褂靡阎墓に?包括(但不 限于)脈沖化學(xué)氣相沉積(CVD)及原子層沉積(ALD)技術(shù))來形成種子層以及塊狀導(dǎo)電材 料。當(dāng)減小溝槽158及觸點孔160的橫向尺寸時，可能需要使用ALD技術(shù)。
任選地，可通過從工件移除任何過多導(dǎo)電材料而使鄰近導(dǎo)線166彼此物理及電性 分離。在不限制本發(fā)明的范圍的情況下，可借助于拋光或平坦化工藝(例如，機械拋光、化 學(xué)機械拋光(CMP)等)而以優(yōu)于介電層134的材料的至少某種選擇性(S卩，以快于介電層 134的材料的速率)來移除導(dǎo)電材料而實現(xiàn)此移除?；蛘?，可采用經(jīng)定時的選擇性蝕刻工藝 來移除過多導(dǎo)電材料。 根據(jù)本發(fā)明的實施例的工藝及結(jié)構(gòu)可促進使用光刻設(shè)備來以常規(guī)技術(shù)所不可能 的方式來制造半導(dǎo)體裝置。舉例來說，光刻設(shè)備具有通常為可采用其的最小特征大小的分 數(shù)(例如，三分之一)的對準(zhǔn)容限限值。然而，通過使用本發(fā)明的實施例，可將光刻設(shè)備用 于制造將與小得多的尺寸及對準(zhǔn)容限的特征對準(zhǔn)的特征，從而有效地增加光刻設(shè)備的對準(zhǔn) 容限。 結(jié)論 在本發(fā)明的實施例中，半導(dǎo)體結(jié)構(gòu)包括與有源區(qū)域特征對準(zhǔn)的緊密間距導(dǎo)線及觸 點。所述導(dǎo)線及觸點可從相同材料同時形成，使得其包含單個一體式形成的結(jié)構(gòu)。通過使 用重疊掩模結(jié)構(gòu)的組合而同時產(chǎn)生用于導(dǎo)線的溝槽及觸點孔，可使緊密間距及其間的對準(zhǔn) 成為可能。節(jié)省了制造動作且因此節(jié)省了時間與材料。此外，由于觸點孔是與用于導(dǎo)線的 溝槽同時形成的，所以導(dǎo)線與其相關(guān)聯(lián)的觸點失配的任何潛在性在至少一個方向上被最小 化。如本文中所使用，術(shù)語"半導(dǎo)體結(jié)構(gòu)"包括晶圓及其它塊狀半導(dǎo)體襯底、部分晶圓、裸片 群組及經(jīng)單一化裸片。此些半導(dǎo)體結(jié)構(gòu)包含已封裝的集成電路與未封裝的集成電路兩者以 及處于處理中的半導(dǎo)體結(jié)構(gòu)。 本發(fā)明的實施例包括用于制造同時形成于半導(dǎo)體結(jié)構(gòu)之中或之上的緊密間距觸 點孔及導(dǎo)線溝槽的方法?？墒褂酶鞣N方法來形成緊密間距觸點孔及導(dǎo)線溝槽，所述方法包 括(例如)間距雙倍(或間距倍增)工藝、雙倍圖案化、雙倍暴露、無掩模光刻及高級細線 光刻。此些方法可采用一種方法論，其中溝槽及相關(guān)聯(lián)的離散且橫向隔離的孔隙是以緊密 間距而形成以延伸穿過半導(dǎo)體結(jié)構(gòu)的兩個或兩個以上不同制造層級或高度。接著用導(dǎo)電材 料來填充溝槽及孔隙。在所述方法的一些實施例中，在將形成觸點插塞的位置處向掩模提
12供一個或一個以上孔隙，形成溝槽以延伸越過其并產(chǎn)生穿過其中的連通觸點孔，且隨后同 時形成導(dǎo)線及觸點插塞。當(dāng)采用此些技術(shù)時，消除對用以形成導(dǎo)線及使導(dǎo)線與觸點插塞對 準(zhǔn)的額外動作的需要。 本發(fā)明的實施例包括在執(zhí)行此些方法期間所形成的中間結(jié)構(gòu)。本發(fā)明的實施例可
包括(但不限于)中間半導(dǎo)體結(jié)構(gòu)，其可包括提供多個功能的材料層。在非限制性實例中，
單個材料層可在制造工藝的不同階段充當(dāng)蝕刻終止件、硬掩模及拋光終止件。 盡管以上描述含有許多細節(jié)，但這些細節(jié)不應(yīng)解釋為限制本發(fā)明的范圍，而是僅
解釋為提供對一些實施例的說明?？稍O(shè)計出本發(fā)明的其它實施例，所述其它實施例包含于
本發(fā)明的范圍內(nèi)?？山M合地采用來自不同實施例的特征及元件。因此，本發(fā)明的范圍僅由
隨附權(quán)利要求書及其合法均等物而非由以上描述來指示及限制。將借此包含落在權(quán)利要求
書的意義及范圍內(nèi)的對如本文中所揭示的本發(fā)明的實施例的所有添加、刪除及修改。
1權(quán)利要求
一種半導(dǎo)體結(jié)構(gòu)，其包含多個緊密間距導(dǎo)線，每一緊密間距導(dǎo)線與多個緊密間距導(dǎo)電觸點中的一導(dǎo)電觸點一體式形成。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述多個緊密間距導(dǎo)電觸點包含多個導(dǎo)電 通路。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中所述多個導(dǎo)電通路中的每一導(dǎo)電通路從所 述多個緊密間距導(dǎo)線中的一個緊密間距導(dǎo)線延伸到位于半導(dǎo)體襯底上的一緊密間距有源 區(qū)域。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中所述多個導(dǎo)電通路中的每一導(dǎo)電通路延伸 穿過位于掩模層中的一孔隙。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中所述多個緊密間距導(dǎo)電觸點中的每一緊密 間距觸點延伸穿過位于所述掩模層中的一共用孔隙。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中所述掩模層中的所述共用孔隙為細長的且 在大體垂直于所述多個緊密間距導(dǎo)線的方向上以橫向方向延伸越過所述半導(dǎo)體襯底。
7. 根據(jù)權(quán)利要求3到6中任一權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述有源區(qū)域包含選 自由以下各項組成的群組的特征的至少一部分源極、漏極、柵極、導(dǎo)電墊及導(dǎo)電跡線。
8. 根據(jù)權(quán)利要求1到7中任一權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述緊密間距導(dǎo)線及 所述緊密間距導(dǎo)電觸點各自具有小于約50nm的寬度。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其中所述緊密間距導(dǎo)線及所述緊密間距導(dǎo)電觸 點各自具有小于約30nm的寬度。
10. 根據(jù)權(quán)利要求1到9中任一權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中每一一體式形成的緊 密間距導(dǎo)線及緊密間距導(dǎo)電觸點包含鎢、銅、鋁及鎳中的至少一者的單一塊。
11. 根據(jù)權(quán)利要求1到10中任一權(quán)利要求所述的半導(dǎo)體結(jié)構(gòu)，其中所述多個緊密間距 導(dǎo)線在大致彼此平行的方向上延伸。
12. —種制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包含 大致同時形成多個緊密間距導(dǎo)線及多個緊密間距導(dǎo)電觸點；及一體式形成所述多個緊密間距導(dǎo)線中的每一緊密間距導(dǎo)線與所述多個緊密間距導(dǎo)電 觸點中的一個緊密間距導(dǎo)電觸點。
13. 根據(jù)權(quán)利要求12所述的方法，其進一步包含在每一緊密間距導(dǎo)電觸點與半導(dǎo)體襯 底的表面上的多個緊密間距有源區(qū)域中的一對應(yīng)緊密間距有源區(qū)域之間提供電觸點。
14. 根據(jù)權(quán)利要求12或權(quán)利要求13所述的方法，其進一步包含 形成第一介電材料層； 在所述第一介電材料層上形成掩模層； 提供穿過所述掩模層而到達所述第一介電材料層的孔隙； 在所述掩模層及所述孔隙上形成第二介電材料層； 在所述第二介電材料層中形成多個緊密間距溝槽；及穿過所述掩模層中的所述孔隙在所述第一介電材料層中形成多個緊密間距觸點孔。
15. 根據(jù)權(quán)利要求14所述的方法，其進一步包含使用單個蝕刻工藝順序地在所述第二 介電材料層中形成所述多個緊密間距溝槽且在所述第一介電材料層中形成所述多個緊密 間距溝槽。
16. 根據(jù)權(quán)利要求15所述的方法，其中使用單個蝕刻工藝包含使用各向異性等離子體 蝕刻工藝。
17. 根據(jù)權(quán)利要求16所述的方法，其進一步包含致使所述第一介電材料層及所述第二 介電材料層中的至少一者在所述各向異性等離子體蝕刻工藝期間展現(xiàn)可變蝕刻速率。
18. 根據(jù)權(quán)利要求17所述的方法，其進一步包含使用摻雜劑來摻雜所述第一介電材料 層及所述第二介電材料層中的所述至少一者，且致使所述第一介電材料層及所述第二介電 材料層中的所述至少一者內(nèi)的所述摻雜劑的濃度跨越所述第一介電材料層及所述第二介 電材料層中的所述至少一者的厚度而變化。
19. 根據(jù)權(quán)利要求14到18中任一權(quán)利要求所述的方法，其進一步包含在所述第二介電 材料層上形成多個緊密間距間隔物，且穿過所述多個間隔物來蝕刻所述第一介電材料層， 以形成所述多個緊密間距溝槽。
20. 根據(jù)權(quán)利要求14到19中任一權(quán)利要求所述的方法，其中形成所述多個緊密間距溝 槽及形成所述多個緊密間距觸點孔中的至少一者包含以下各項中的至少一者間距倍增工 藝、雙倍圖案化工藝、雙倍暴露工藝、無掩模光刻工藝及高級細線光刻工藝。
21. 根據(jù)權(quán)利要求14到20中任一權(quán)利要求所述的方法，其進一步包含 在所述多個緊密間距溝槽中的每一緊密間距溝槽中提供導(dǎo)電材料，以形成所述多個緊密間距導(dǎo)線；及在所述多個緊密間距觸點孔中的每一緊密間距觸點孔中提供所述導(dǎo)電材料，以形成所 述多個緊密間距導(dǎo)電觸點。
22. 根據(jù)權(quán)利要求21所述的方法，其進一步包含將導(dǎo)電材料大致同時引入到所述多個 緊密間距溝槽中的每一緊密間距溝槽及所述多個緊密間距觸點孔中的每一緊密間距觸點 孔中。
23. 根據(jù)權(quán)利要求14所述的方法，其進一步包含在所述第二介電材料層上形成另一掩模層，所述另一掩模層具有多個具有緊密間距的 孔隙；及穿過所述另一掩模層的所述多個孔隙及所述掩模層的所述孔隙蝕刻所述第二介電材 料層及所述第一介電材料層，以在所述第二介電材料層中形成所述多個緊密間距溝槽且在 所述第一介電材料層中形成所述多個緊密間距觸點孔。
24. 根據(jù)權(quán)利要求23所述的方法，其中形成另一掩模層包含使用間隔物蝕刻工藝以在 所述另 一掩模層中形成所述多個孔隙。
全文摘要
本發(fā)明揭示使用用于界定具有亞光刻尺寸的圖案的各種技術(shù)來制造并入有與有源區(qū)域特征對準(zhǔn)的緊密間距觸點的半導(dǎo)體結(jié)構(gòu)及同時制造自對準(zhǔn)的緊密間距觸點與導(dǎo)線的方法。本發(fā)明還揭示具有與有源區(qū)域特征對準(zhǔn)的緊密間距觸點及(任選地)對準(zhǔn)的導(dǎo)線的半導(dǎo)體結(jié)構(gòu)，并且還揭示具有緊密間距觸點孔及用于導(dǎo)線的對準(zhǔn)的溝槽的半導(dǎo)體結(jié)構(gòu)。
文檔編號H01L21/302GK101772832SQ200880101654
公開日2010年7月7日 申請日期2008年7月24日 優(yōu)先權(quán)日2007年8月3日
發(fā)明者盧安·C·特蘭 申請人:美光科技公司