專利名稱：包括碳納米管織物元件和轉(zhuǎn)向元件的存儲器單元及其形成方法
包括碳納米管織物元件和轉(zhuǎn)向元件的存儲器單元及其形成方法
0001本申請要求Hemer等人提交于2007年3月27日的題為"Method to Form a Memory Cell Comprising a Carbon Nanotube FabricElement and a Steering Element"的11/692,144號美國專利申請(代理人案巻編號——SAND-01193US0)以及Herner等人提交于2007年3月27日的題為"Memory Cell Comprising a Carbon Nanotube Fabric Elementand a Steering Element"的11/692,148號美國專利申請(代理人案巻編號——SAND-01193US1)的優(yōu)先權(quán)，此兩者在此全文并入以作參考。
相關(guān)申請
0002本申請涉及Herner提交于2007年3月27日的題為"Methodto Form Upward-Pointing P陽I-N Diodes Having Large and UniformCurrent"的11/692,151號美國專利申請(代理人案巻編號——SAND-01179US0)以及Herner提交于2007年3月27日的題為"LargeArray of Upward-Pointing P-I-N Diodes Having Large and UniformCurrent"的11/692,153號美國專利申請(代理人案巻編號——SAND-01179US1),此兩者在此全文并入以作參考。
背景技術(shù)：
0003研究確信碳納米管存儲器是通過單個碳納米管或碳納米管帶在電場中的彎曲進(jìn)行操作的。這種彎曲機(jī)制需要空間，在該空間內(nèi)碳納米管可以彎曲。在納米技術(shù)中，形成與保持這樣空的空間是極其困難的。
0004利用容易制造的碳納米管形成存儲器單元將會是有利的。在高密度的、極大的交叉點(diǎn)陣列中形成這種存儲器單元將會更加有利。
發(fā)明內(nèi)容
0005本發(fā)明由下面的權(quán)利要求限定，且在此部分中的任何內(nèi)容都不應(yīng)作為對那些權(quán)利要求的限制。 一般而言，本發(fā)明涉及存儲器陣列
8以及形成存儲器陣列的方法，在該存儲器陣列中，存儲器單元包括布置成電串聯(lián)的碳納米管織物和轉(zhuǎn)向元件，如二極管或晶體管。
0006本發(fā)明的第一方面提供一種存儲器單元，其包括第一導(dǎo)體;轉(zhuǎn)向元件；碳納米管織物；以及第二導(dǎo)體，其中所述轉(zhuǎn)向元件與所述碳納米管織物被布置成電串聯(lián)在所述第一導(dǎo)體與所述第二導(dǎo)體之間，且其中整個所述存儲器單元被形成在襯底上方。
0007本發(fā)明的第二方面提供一種用于對碳納米管存儲器單元進(jìn)行編程的方法，其中所述存儲器單元包括第一導(dǎo)體、轉(zhuǎn)向元件、碳納米管織物以及第二導(dǎo)體，其中所述轉(zhuǎn)向元件與所述碳納米管織物被布置成電串聯(lián)在所述第一導(dǎo)體與所述第二導(dǎo)體之間，且其中整個所述碳納米管存儲器單元被形成在襯底上方，所述碳納米管織物具有第一電阻率，所述方法包括在所述第一導(dǎo)體與所述第二導(dǎo)體之間施加第一電置位脈沖，其中，在施加所述第一電置位脈沖之后，所述碳納米管織物具有第二電阻率，所述第二電阻率小于所述第一電阻率。
0008本發(fā)明的優(yōu)選實(shí)施例提出一種單片三維存儲器陣列，其包括
(a)單片地形成在襯底上方的第一存儲器級，所述第一存儲器級包括i)多個大致平行的、大致共面的第一底部導(dǎo)體；ii)多個轉(zhuǎn)向元件；iii)多個第一級碳納米管織物元件，以及W)多個大致平行的、大致共面的第一頂部導(dǎo)體；以及v)多個第一級存儲器單元，其中每個第一級存儲器單元包括布置成電串聯(lián)在所述第一底部導(dǎo)體中的一個與所述第一頂部導(dǎo)體中的一個之間的所述轉(zhuǎn)向元件中的一個與所述第一級碳納米管織物元件中的一個；以及(b)單片地形成在所述第一存儲器級上方的第二存儲器級。
0009本發(fā)明在此所述的每一個方面與實(shí)施例可被單獨(dú)使用或彼此組合使用。
0010現(xiàn)在將參考附圖來描述優(yōu)選的方面與實(shí)施例。
0011圖1是根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成的存儲器單元的透視圖。0012圖2是包括如圖1所示的存儲器單元的第一存儲器級的一部分的透視圖。0013圖3a與圖3c是示出根據(jù)本發(fā)明的實(shí)施例形成的存儲器陣列的剖面圖。圖3a與圖3c示出了相同結(jié)構(gòu)的垂直視圖，而圖3b示出了該結(jié)構(gòu)的俯視圖。
0014圖4是本發(fā)明的另一個實(shí)施例的剖面圖。0015圖5a-5d是示出根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成的單片三維存儲器陣列的兩個單片形成的存儲器級的形成階段的剖視圖。
具體實(shí)施例方式
0016碳納米管是碳的中空圓筒，典型地，是單個碳原子厚度的輥軋板(rolled sheet)。碳納米管典型地具有約l-2nm的直徑且長度比直徑大數(shù)百倍或數(shù)千倍。
0017非易失性存儲器即使當(dāng)裝置的電源關(guān)閉時仍保持信息。利用碳納米管的非易失性存儲器單元在例如Segal等人的題為
"Electromechanical memory having cell selection circuitry constructedwith廳otube technology"的6,643,165號美國專禾U以及Jaiprakash等人的題為 "Devices having vertically-disposed nanofabric articles andmethods of making the same"的7,112,464號美國專禾ll中描述。
0018在Segal等人與Jaiprakash等人的兩個美國專利中，碳納米管元件(單個碳納米管或多個管的碳納米管帶)與電極空間上分離，碳納米管元件或者水平定向并懸置在電極上方，或者垂直定向且與垂直定向的電極相鄰。通過將碳納米管元件暴露到電荷，導(dǎo)致碳納米管元件機(jī)械性彎曲，使其與電極電接觸，從而存儲器單元得以運(yùn)行。伴隨著碳納米管元件與相鄰電極接觸或者不與相鄰電極接觸，存儲器單元的這兩個電學(xué)狀態(tài)可被感測，在器件的電源被去除后仍然保持，并且對應(yīng)于存儲器單元的兩個可區(qū)分的數(shù)據(jù)狀態(tài)。
0019由于所述機(jī)制依賴于碳納米管元件的運(yùn)動，必須制造一種結(jié)構(gòu)，其具有在碳納米管元件與相鄰電極之間的間隙以便允許這種運(yùn)動。這種間隙的制造在極小尺寸上是很困難的，且當(dāng)尺寸持續(xù)縮小時會變得更加困難。
0020在本發(fā)明中，利用碳納米管織物來形成非易失性存儲器單元。術(shù)語凝^^ -織#^將在本文中用于描述鄰近的多個碳納米管，其對單個管的定向沒有要求，這與要求碳納米管必須大致平行的碳納米管帶 不同。在優(yōu)選實(shí)施例中，這樣的碳納米管織物包括隨機(jī)定向的碳納米 管的幾個或多個層。單元的操作無需創(chuàng)建單個納米管可以在其中彎曲 的開放空間，且因此可以更堅固且更簡單地制造。
0021期望的是，碳納米管織物將表現(xiàn)出電阻率轉(zhuǎn)換特征(resistivity switching behavior); g卩，當(dāng)經(jīng)受足夠的電壓或電流時，織物將改變其 電阻率。從較高電阻率到較低電阻率的轉(zhuǎn)換將被稱為置位存,(set transition),其通過f位冶顏V^獲得，而從較低電阻率向較高電阻率的 復(fù)位#凍(reset transition)通過虔'位冶應(yīng)V^獲得。術(shù)語f位敏屈』、.著( 復(fù)位敏i以及復(fù)位冶流—也將被使用。
0022總之，在一個實(shí)施例中，所述單元包括轉(zhuǎn)向元件與布置成電 串聯(lián)在第一導(dǎo)體與第二導(dǎo)體之間的碳納米管織物。碳納米管織物可處 于具有第一電阻率的第一狀態(tài)。在第一導(dǎo)體與第二導(dǎo)體兩端施加第一 置位電脈沖之后，碳納米管織物具有第二電阻率，該第二電阻率小于 第一電阻率。然后，在轉(zhuǎn)向元件與碳納米管織物兩端施加第一復(fù)位電 脈沖之后，碳納米管織物具有第三電阻率，該第三電阻率大于第二電 阻率。存儲單元的數(shù)據(jù)狀態(tài)可被存儲成這些電阻率狀態(tài)中的任何狀態(tài)。 在施加第一置位脈沖或施加第一復(fù)位脈沖之后，施加讀出電壓來感測 數(shù)據(jù)狀態(tài)。
0023圖1示出本發(fā)明的一個實(shí)施例。碳納米管織物118與二極管 302被設(shè)置成電串聯(lián)在底部導(dǎo)體200與頂部導(dǎo)體400之間。可選的導(dǎo)電 阻擋層110與111夾持碳納米管織物118。在一個實(shí)施例中，當(dāng)形成該 存儲器單元時，碳納米管織物118處于第一電阻率狀態(tài)，例如高電阻 率或,-泣狀態(tài)。在該復(fù)位狀態(tài)下，當(dāng)讀出電壓被施加在頂部導(dǎo)體400 與底部導(dǎo)體200之間時，在導(dǎo)體之間有很少電流或沒有電流流過。在 施加置位脈沖之后，碳納米管織物118的電阻率經(jīng)歷到置^"狀態(tài)的置 位轉(zhuǎn)變，該置位狀態(tài)是低電阻率狀態(tài)。伴隨著碳納米管織物118處于 置位狀態(tài)，當(dāng)相同的讀出電壓被施加在頂部導(dǎo)體400與底部導(dǎo)體200 之間時，明顯較大的電流在它們之間流動。在施加復(fù)位脈沖之后，碳 納米管織物118的電阻率經(jīng)歷復(fù)位轉(zhuǎn)換，返回到高電阻率復(fù)位狀態(tài)。 當(dāng)讀出電壓被施加在頂部導(dǎo)體400與底部導(dǎo)體200之間時，相當(dāng)小的電流在它們之間流動。在所施加的讀出電壓下置位狀態(tài)與復(fù)位狀態(tài)之間的不同電流可被可靠地感測。這些不同狀態(tài)可對應(yīng)于存儲器單元的不同數(shù)據(jù)狀態(tài)；例如一個電阻率狀態(tài)可對應(yīng)于數(shù)據(jù)"0"，而另一個對應(yīng)于數(shù)據(jù)"1"。在一個可替換實(shí)施例中，碳納米管織物118的初始狀態(tài)可以是低電阻率狀態(tài)。為了簡化，將描述兩個數(shù)據(jù)狀態(tài)。然而，本領(lǐng)域的技術(shù)人員將理解，在一些實(shí)施例中可以實(shí)現(xiàn)三個、四個或更多個能可靠區(qū)分的電阻率狀態(tài)。
0024圖2示出帶有中間柱300的多個底部導(dǎo)體200與頂部導(dǎo)體400，這些柱300包括二極管與碳納米管織物元件。在可替換實(shí)施例中，二極管可用一些其他非歐姆裝置代替。以這樣的方式，可形成存儲器單元的第一級；這里僅示出這種存儲器級的一小部分。在優(yōu)選實(shí)施例中，附加的存儲器級可被堆疊地形成在第一存儲器級的上方，從而形成高密度的單片三維存儲器陣列。存儲器陣列是由在例如單晶硅襯底的襯底上方沉積與生長的層形成的。支持電路有利地被形成在存儲器陣列下方的襯底中。
0025本發(fā)明的一個可替換實(shí)施例利用在Petti等人于2005年6月2日提交的題為"Rewriteable Memory Cell Comprising a Transistor andResistance-Switching Material in Series"的11/143,269號美國專利申請中描述的結(jié)構(gòu)，該申請被轉(zhuǎn)讓給本發(fā)明的受讓人，并在此全文并入以作參考。Petti等人描述了一種存儲器單元，該存儲器單元具有一層與MOS晶體管串聯(lián)形成的電阻率轉(zhuǎn)換二元金屬氧化物或氮化物。在Petti等人的實(shí)施例中，MOS晶體管是薄膜晶體管，并使其溝道層形成在沉積的多晶半導(dǎo)體材料中，而不是形成在單晶晶片襯底中。
0026轉(zhuǎn)向圖3a，在Petti等人的優(yōu)選實(shí)施例中，形成了多個大致平行的數(shù)據(jù)線10。在數(shù)據(jù)線10的每一個上方均形成有半導(dǎo)體柱12。每個柱12包括重?fù)诫s區(qū)14和18 (用作漏區(qū)與源區(qū))以及輕摻雜區(qū)16。柵電極20圍繞每個柱12。
0027圖3b示出從上方觀察的圖3a的單元。在重復(fù)的圖案中，貧i^是一個特征與相同特征的下一次出現(xiàn)處之間的距離。例如，柱12的節(jié)距是一個柱的中心與相鄰柱的中心之間的距離。沿一個方向，柱12具有第一節(jié)距P,，而沿另一個方向，柱12具有更大節(jié)距P2;例如，P2可以是P,的1.5倍。(特征尺寸是在裝置內(nèi)由光刻形成的最小特征或間 隙的寬度。換句話說，節(jié)距P,可以是特征尺寸的兩倍，而節(jié)距P2是特 征尺寸的三倍。)如圖3a所示，沿具有較小節(jié)距P,的方向，相鄰存儲 器單元的柵電極20合并，形成單一選擇線22。沿具有較大節(jié)距P2的 方向，相鄰單元的柵電極20不合并，且相鄰選擇線22是隔離開的。 圖3a示出沿圖3b的線X-X'的結(jié)構(gòu)剖視圖。而圖3c示出沿圖3b的線 Y-Y'的結(jié)構(gòu)剖視圖。
0028參考圖3a與圖3c，優(yōu)選垂直于數(shù)據(jù)線10的參考線24被形成 在柱12的上方，從而每個柱12被垂直地設(shè)置在數(shù)據(jù)線10中的一個數(shù) 據(jù)線與參考線24中的一個參考線之間。電阻轉(zhuǎn)換存儲器元件26被形 成在每個存儲器單元中例如源區(qū)8與參考線24之間。可替換地，電 阻轉(zhuǎn)換存儲器元件26可被形成在漏區(qū)14與數(shù)據(jù)線IO之間。在本發(fā)明 的優(yōu)選實(shí)施例中，電阻轉(zhuǎn)換元件26包括一層碳納米管織物。注意，在 圖3a-3c的實(shí)施例中，碳納米管織物是在柱的頂部而不在其下方。
0029圖4示出Petti等人的另一個實(shí)施例。該實(shí)施例相似地包括TFT 陣列中的存儲器單元，每個存儲器單元均具有串聯(lián)的晶體管和可逆電 阻轉(zhuǎn)換存儲器元件，但是本實(shí)施例具有不同的結(jié)構(gòu)。大致平行的干線 30 (在橫截面中顯示為從紙面延伸出)包括多個線組31，每一個線組 31由兩個數(shù)據(jù)線32和一個參考線34組成，參考線34與兩個數(shù)據(jù)線 32直接相鄰并處于這兩個數(shù)據(jù)線32之間。在干線30上方且優(yōu)選垂直 于它們延伸的是大致平行的選擇線36。選擇線36與柵極介電層38和 溝道層40—同延伸。存儲器級包括柱42，每個柱42被垂直設(shè)置在一 個溝道層40與一個數(shù)據(jù)線32或一個參考線34之間。包括沿相同選擇 線的相鄰柱的晶體管被形成。晶體管44包括處于源區(qū)50和漏區(qū)52之 間的溝道區(qū)51。 一個柱42a包括電阻轉(zhuǎn)換元件46，而其他柱42不包 括電阻轉(zhuǎn)換元件。在該實(shí)施例中，相鄰的晶體管共用一個參考線；例 如，晶體管48與晶體管44共用一個參考線34。在相鄰數(shù)據(jù)線32之間 不存在晶體管。在本發(fā)明的優(yōu)選實(shí)施例中，電阻轉(zhuǎn)換元件46包括一層 碳納米管織物。
0030在圖1與圖3a-3c以及圖4的實(shí)施例中，碳納米管織物與二極 管或晶體管配對。二極管與晶體管均具有非歐姆傳導(dǎo)的特性。歐姆導(dǎo)
13體(如電線)對稱地傳導(dǎo)電流，且電流根據(jù)歐姆定律隨電壓線性地增 大。不遵循這些規(guī)則的裝置表現(xiàn)為非歐姆傳導(dǎo)，并將被描述為存砟元 件。通過將轉(zhuǎn)向元件與碳納米管織物配對，存儲器單元可以形成為大 的交叉點(diǎn)陣列。轉(zhuǎn)向元件提供在相鄰單元之間的電絕緣，從而所選單 元可被置位、復(fù)位或者被感測而不會無意中置位或復(fù)位與所選單元共 用字線或位線的單元。
0031這些實(shí)施例中每一個都包括第一導(dǎo)體；轉(zhuǎn)向元件；碳納米 管織物；以及第二導(dǎo)體，其中轉(zhuǎn)向元件與碳納米管織物被布置成電串 聯(lián)在第一導(dǎo)體與第二導(dǎo)體之間，且其中整個存儲器單元被形成在襯底 上。
0032這些實(shí)施例被提供為示例；可以預(yù)見到其他落入本發(fā)明范圍 內(nèi)的實(shí)施例。
0033如同Hemer等人于2005年6月8日提交的題為"Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material"的11/148,530號美國專利申請(該申請在此并 入以作參考)所述，當(dāng)沉積的非晶硅在僅與具有高晶格失配的諸如二 氧化硅及氮化鈦的材料接觸的情況下被結(jié)晶時，多晶硅形成大量晶格 缺陷，導(dǎo)致其具有高電阻率。施加編程脈沖經(jīng)過該高缺陷多晶硅會明 顯地改變該多晶硅，導(dǎo)致其具有較低電阻率。
0034如同Hemer等人于2004年9月29日提交的題為"Nonvolatile Memory Cell Without a Dielectric Antifuse Having High- and Low-Impedance States"的10/955,549號美國專利申請；以及Hemer等 人的題為"Memory Cell Comprising a Semiconductor Junction Diode Crystallized Adjacent to a Silicide"的美國專利中所述(二者均在此并入 以作參考)，己經(jīng)發(fā)現(xiàn)，當(dāng)沉積的非晶硅在與一層適當(dāng)?shù)墓杌锢绻?化鈦或硅化鈷接觸的情況下被結(jié)晶時，形成的結(jié)晶硅具有更高質(zhì)量， 更少缺陷，并具有更低的電阻率。硅化鈦或硅化鈷的晶格間距非常接 近與硅的晶格間距，且研究確信，當(dāng)非晶硅在以擇優(yōu)取向與一層適當(dāng) 的硅化物接觸的情況下被結(jié)晶時，該硅化物為硅的晶體生長提供了模 板，這使得缺陷的形成最小化。與在僅接觸具有高晶格失配的材料的 情況下被結(jié)晶的高缺陷硅不同，施加大的電脈沖并不會稍微改變這種與硅化物層接觸而結(jié)晶的低缺陷、低電阻率硅的電阻率。
0035參考圖l，在優(yōu)選實(shí)施例中，二極管302優(yōu)選為結(jié)型二極管。
在此所用的術(shù)語資一星y二極,指的是一種半導(dǎo)體器件，其具有沿一個方 向比另一個方向更容易傳導(dǎo)電流的特性，具有兩個終端電極，在一個
電極處由P型半導(dǎo)體材料形成，在另一個電極處由N型半導(dǎo)體材料形 成。示例包括P-N型二極管(其具有相接觸的P型半導(dǎo)體材料和N型 半導(dǎo)體材料)以及P-I-N型二極管(本征(無摻雜的)半導(dǎo)體材料被插 入在P型半導(dǎo)體材料與N型半導(dǎo)體材料之間)。在圖i的實(shí)施例中，二 極管302優(yōu)選由硅形成，且頂部導(dǎo)體400的底層是諸如鈦或鈷的硅化 物形成金屬。退火導(dǎo)致二極管302的硅與硅化物形成金屬反應(yīng)，形成 一層諸如硅化鈦或硅化鈷的硅化物，該硅化物為二極管302的硅提供 結(jié)晶模板，使得它由高質(zhì)量、低電阻率的硅形成。因此，施加在導(dǎo)體 400與200之間的置位脈沖或復(fù)位脈沖僅用于轉(zhuǎn)換碳納米管織物118的 電阻率狀態(tài)，且并不改變二極管302的硅的電阻率。這使得置位轉(zhuǎn)換 與復(fù)位轉(zhuǎn)換更加可控且可預(yù)測，并且可用于減少所需脈沖的振幅。在 其他實(shí)施例中，二極管302的硅可被非晶沉積，且可與高晶格失配的 材料相鄰而結(jié)晶，并因此可由高缺陷、高電阻率的多晶硅形成。
0036上面的討論己經(jīng)描述了由與適當(dāng)?shù)墓杌锝佑|而結(jié)晶的硅形 成的二極管。硅與鍺可以充分混合，且鍺的晶格間距非常接近于硅的 晶格間距。期望與適當(dāng)?shù)墓桄N化物(諸如硅鍺化鈦或硅鍺化鈷)接觸 而結(jié)晶的非晶態(tài)硅鍺合金將同樣結(jié)晶而形成低缺陷、低電阻率的多晶 硅-多晶鍺。
0037在本發(fā)明中的優(yōu)選二極管是垂直取向的P-I-N 二極管，其具有 第一傳導(dǎo)率類型的底部重?fù)诫s區(qū)、中間本征或輕摻雜區(qū)以及與第一傳 導(dǎo)率類型相反的第二傳導(dǎo)率類型的頂部重?fù)诫s硅。
0038將提供詳細(xì)示例來描述在襯底上方形成的兩個存儲器級的制 造，這些存儲器級包括具有串聯(lián)布置在底部導(dǎo)體與頂部導(dǎo)體之間的二 極管和碳納米管織物元件的存儲器單元。Hemer于2006年11月15曰 提交的題為"P-I-N Diode Crystallized Adjacent to a Silicide in Series with a Dielectric Antifuse"的11/560,283號美國專利申請(在此并入以作參 考)的細(xì)節(jié)被證明在這樣的存儲器級的制造中可能是有用的。為了避免混淆本發(fā)明，本文并沒有寫入來自這份或其他所并入的文獻(xiàn)的所有 細(xì)節(jié)，但應(yīng)該理解的是，這些申請與專利的任何教導(dǎo)都未排除在本申 請之外。為了完整，包括材料、步驟以及條件的許多細(xì)節(jié)可被提供， 但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，這些細(xì)節(jié)中的許多細(xì)節(jié)可被改變、 增加或省略而結(jié)果仍落入本發(fā)明的范圍內(nèi)。
示例
0039轉(zhuǎn)到圖5a，存儲器的形成從襯底100開始。該襯底100可以
是本領(lǐng)域內(nèi)公知的任何半導(dǎo)體襯底，例如單晶硅、像硅-鍺或硅-鍺-碳
的iv-iv化合物、in-v化合物、n- vn化合物、在這些襯底上的外延
層或任何其他半導(dǎo)體材料。該襯底可包括在其中制成的集成電路。
0040絕緣層102被形成在襯底100上方。絕緣層102可以是氧化 硅、氮化硅、Si-C-O-H薄膜或其他任何合適的絕緣材料。
0041第一導(dǎo)體200被形成在襯底100與絕緣體102上方。粘結(jié)層 104可被包含在絕緣層102與導(dǎo)電層106之間以便幫助將導(dǎo)電層106 粘到絕緣層102上。如果上覆導(dǎo)電層106是鴨，則優(yōu)選氮化鈦?zhàn)鳛檎?結(jié)層104。導(dǎo)電層106可包括本領(lǐng)域中公知的任何導(dǎo)電材料，例如鎢或 其他材料，包括鉭、鈦或其合金。
0042
一旦將形成導(dǎo)電軌/導(dǎo)電干線(conductor rail)的所有層已經(jīng)被 沉積，則這些層將利用任何適合的掩模與蝕刻工藝而被圖案化或蝕刻 以便形成如圖5a的剖面圖中所示的大致平行、大致共面的導(dǎo)體200。 導(dǎo)體200延伸出紙面。在一個實(shí)施例中，通過光刻技術(shù)來沉積、圖案 化光刻膠，且蝕刻這些層，然后利用標(biāo)準(zhǔn)處理技術(shù)去除光刻膠。
0043接下來，電介質(zhì)材料108被沉積在導(dǎo)電軌200上方以及各導(dǎo) 電軌200之間。電介質(zhì)材料108可以是任何公知的電絕緣材料，例如 氧化硅、氮化硅或氧氮化硅。在優(yōu)選實(shí)施例中，由高密度等離子體方 法沉積的二氧化硅被用作電介質(zhì)材料108。
0044最后，在導(dǎo)電軌200的頂部上的多余電介質(zhì)材料108被去除， 暴露出由電介質(zhì)材料108隔離開的導(dǎo)電軌200的頂部，并留下大致平 坦的表面。圖5a示出了最終的結(jié)構(gòu)。去除溢出的電介質(zhì)以形成平坦表 面的這種操作可通過諸如化學(xué)機(jī)械平坦化(CMP)或回刻等本領(lǐng)域公知的任何工藝來實(shí)現(xiàn)。在替換實(shí)施例中，可通過替代的鑲嵌
(Damascene)方法來形成導(dǎo)體200。
0045轉(zhuǎn)到圖5b，下一個可選的導(dǎo)電層IIO被沉積。層110是導(dǎo)電 材料，例如氮化鈦、氮化鉭或鎢。這一層可以有任何合適的厚度，例 如為約50埃至約200埃，優(yōu)選為約100埃。在一些實(shí)施例中，阻擋層 IIO可被省略。
0046接下來，利用任何傳統(tǒng)的方法形成碳納米管織物的薄層118。
(為了簡化，襯底100在圖5b以及其后的圖中被省略；將假定存在襯 底100。)在一些實(shí)施例中，可通過旋涂或噴涂包含碳納米管的溶液來 形成這一層；這樣的溶液可購買得到。碳納米管織物層118的厚度優(yōu) 選在約2nm至約500nm之間，最優(yōu)選的厚度在約4nm至約40nm之間。
0047導(dǎo)電層111被沉積在層118上。該導(dǎo)電層可以是任何合適的 導(dǎo)電材料，例如氮化鈦，并具有任何合適的厚度，例如為約50埃至約 200埃，優(yōu)選為約100埃。在一些實(shí)施例中，導(dǎo)電層lll可被省略。
0048導(dǎo)電層110與111分別直接位于碳納米管織物118的下方與上 方，且與該碳納米管織物118永久接觸，該傳導(dǎo)層110與111將用作電 極，且可協(xié)助碳納米管織物118的電阻率轉(zhuǎn)換。接下來要被沉積的層 是半導(dǎo)體材料，例如硅，其通常是通過低壓化學(xué)氣相沉積(LPCVD) 工藝沉積的。通過LPCVD沉積的硅具有優(yōu)良的階梯覆蓋性，且如果被 直接沉積到碳納米管織物118上，則這種硅可能會滲透到各個碳納米 管之間，改變織物的組成與特性。用具有較弱臺階覆蓋性的材料形成 的導(dǎo)電層111有助于防止這種滲透。
0049接下來，沉積將被圖案化為柱的半導(dǎo)體材料。該半導(dǎo)體材料 可以是硅、鍺、硅鍺合金或其他合適的半導(dǎo)體或半導(dǎo)體合金。為了簡 化，本說明書將把半導(dǎo)體材料稱為硅，但應(yīng)當(dāng)理解，技術(shù)人員可選擇 這些其他合適的材料中的任何一種作為替代。
0050底部重?fù)诫s區(qū)112可通過本領(lǐng)域公知的任何沉積和摻雜方法 來形成。硅可被沉積且隨后被摻雜，但是優(yōu)選通過在硅的沉積過程中 使提供P型摻雜原子(例如硼)的施主氣體流動而進(jìn)行原位摻雜。在 優(yōu)選實(shí)施例中，施主氣體是BCl3，且P型區(qū)112優(yōu)選被摻雜成約IX 1021個原子/(^13的濃度。優(yōu)選地，重?fù)诫s區(qū)112的厚度在約100埃至約800埃之間，最優(yōu)選的厚度約為200埃。
0051接下來，本征或輕摻雜區(qū)114可通過本領(lǐng)域公知的任何方法 來形成。區(qū)114優(yōu)選是硅，且具有在約1200埃至約4000埃之間的厚 度，優(yōu)選為約3000埃。重?fù)诫s區(qū)112與本征區(qū)114的硅優(yōu)選是沉積態(tài) 的無定形的。
0052剛剛沉積的半導(dǎo)體區(qū)域114與112連同下襯導(dǎo)電層111、碳納 米管織物118以及導(dǎo)電層110將被圖案化并蝕刻以形成柱300。柱300 應(yīng)該具有與下方的導(dǎo)體200大約相同的節(jié)距以及大約相同的寬度，從 而每個柱300被形成在導(dǎo)體200的頂端。可以容許一定的不對準(zhǔn)。
0053柱300可利用任何合適的掩模與蝕刻工藝來形成。例如，可 利用標(biāo)準(zhǔn)光刻技術(shù)來沉積、圖案化以及蝕刻光刻膠，然后去除光刻膠。 可替換地， 一些其他材料的硬掩模(例如二氧化硅)可以形成在半導(dǎo) 體層堆疊的頂部上，然后被圖形化與蝕刻，其中硬掩模頂部上具有底 部抗反射涂層(BARC)。
0054同類似地，電介質(zhì)抗反射涂層(DARC)可被用作硬掩模。0055在Chen提交于2003年12月5日的題為"Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting"的 10A728436號美國申請；或者Chen提交于2004年4月1日的題為 "Photomask Features with Chromeless Nonprinting Phase Shifting Window"的10/815312號美國申請(該兩者均為本發(fā)明的受讓人所有 且在此并入以作參考)中描述的光刻技術(shù)可有利地被用于執(zhí)行任何光 刻步驟，這些步驟被用于形成根據(jù)本發(fā)明的存儲器陣列。0056根據(jù)需要，柱300的直徑可以在例如約22nm至約130nm之 間，優(yōu)選在約32nm至約80nm之間，例如約45nm。柱300之間的間 隙優(yōu)選為大約與柱的直徑相同。注意，當(dāng)一個非常小的特征被圖案化 為柱時，光刻工藝易于使角變圓，從而不管光掩模中對應(yīng)特征的實(shí)際 形狀如何，柱的橫截面都將是圓形。
0057電介質(zhì)材料108被沉積在半導(dǎo)體柱300之上和之間，填充它 們之間的間隙。電介質(zhì)材料108可以是公知的電絕緣材料，例如氧化 硅、氮化硅或氧氮化硅。在優(yōu)選實(shí)施例中，二氧化硅被用作該絕緣材 料。
180058接下來，在柱300頂部上的電介質(zhì)材料被去除，暴露出由電
介質(zhì)材料108隔離開的柱300的頂部，并留下大致平坦的表面。電介 質(zhì)溢出的這種去除可通過本領(lǐng)域公知的任何工藝如CMP或回刻來實(shí) 現(xiàn)。在CMP或回刻之后，實(shí)施離子注入，形成重?fù)诫sN型頂部區(qū)116。 N型摻雜物/劑優(yōu)選是淺注入的砷，注入能例如是10keV，劑量為約3 X1015/cm2。這樣的注入步驟實(shí)現(xiàn)了二極管302的形成。最終結(jié)構(gòu)在圖 5b中示出。P-I-N二極管302的制造在Herner的、與本申請同日提交 的題為"Method to Form Upward-Pointing P-I-N Diodes Having Large and
Uniform Current"的_號美國專利(代理人案巻編號為
SAND-01179US0)中更為詳細(xì)地描述。注意，在CMP過程中失去一 定厚度例如約300埃至約800埃的硅；因此，二極管302的最終高度 可以是在約800埃至約4000埃之間，例如對于具有約45nm的特征尺 寸的二極管而言約2500埃。
0059轉(zhuǎn)到圖5c，接下來，硅化物形成金屬如鈦、鈷、鉻、鉭、鉑、 鈮或鈀的一個層120被沉積。層120優(yōu)選為鈦或鈷；如果層120是鈦， 則其厚度優(yōu)選在約10埃至約100埃之間，最優(yōu)選為約20埃。層120 之后是氮化鈦層404。層404的厚度優(yōu)選在約20埃至約100埃之間， 最優(yōu)選為約80埃。接下來，導(dǎo)電材料例如鎢的一個層406被沉積；例 如，這一層可以是由CVD形成的約1500埃的鎢。層406、 404和120 被圖案化并蝕刻成軌道形狀的頂部導(dǎo)體400，該頂部導(dǎo)體400優(yōu)選沿著 與底部導(dǎo)體200垂直的方向延伸。頂部導(dǎo)體400的節(jié)距與定向被設(shè)置 成使每個導(dǎo)體400被形成在一排柱300的頂部上并接觸這一排柱300。 可以容許一定的不對準(zhǔn)。
0060接下來，電介質(zhì)材料(未示出)被沉積在導(dǎo)體400之上和之 間。電介質(zhì)材料可以是任何公知的電絕緣材料，例如氧化硅、氮化硅 或氧氮化硅。在優(yōu)選實(shí)施例中，氧化硅用作這樣的電介質(zhì)材料。
0061參考圖5c，注意硅化物成形金屬的層120與頂部重慘雜區(qū)116 的硅接觸。在隨后升高溫度的步驟中，層120的金屬將與重?fù)诫s區(qū)116 的硅的一些部分反應(yīng)而形成硅化物層(未示出)，該硅化物層處于二極 管與頂部導(dǎo)體400之間；可替換地，這一硅化物層可以看作是頂部導(dǎo) 體400的一部分。這一硅化物層在低于硅結(jié)晶所需溫度的溫度下形成，且因此當(dāng)區(qū)112、 114和116在很大程度上仍然是無定形時，該硅化物
層就將成形。如果硅-鍺合金被用于頂部重?fù)诫s區(qū)116，硅化物-鍺化物
層可由例如硅化鈷-鍺化鈷或硅化鈦-鍺化鈦形成。
0062在剛剛描述的示例中，圖5c的二極管302包括底部重?fù)诫s的 P型區(qū)、中部本征區(qū)以及頂部重?fù)诫s的N型區(qū)。在優(yōu)選實(shí)施例中，下 一個將要被單片地形成在這一個上面的存儲器級與剛剛形成的第一存 儲器級共用導(dǎo)體400;即，第一存儲器級的頂部導(dǎo)體400用作第二存儲
器級的底部導(dǎo)體。如果以這樣的方式共用導(dǎo)體，則在第二存儲器級中 的二極管優(yōu)選指向相反方向，其包括底部重?fù)诫s的N型區(qū)、中部本征 區(qū)以及頂部重?fù)诫s的P-型區(qū)。
0063轉(zhuǎn)到圖5d，下一個可選的導(dǎo)電層210、碳納米管織物層218 以及可選的導(dǎo)電層211優(yōu)選由相同材料、相同厚度并利用分別與第一 存儲器級中的柱300的層110、 118和111相同的方法來形成。
0064接下來，形成二極管。底部重慘雜區(qū)212可通過本領(lǐng)域公知 的任何沉積和摻雜方法來形成。硅可被沉積且隨后被摻雜，但優(yōu)選通 過在硅的沉積過程中使提供N型摻雜原子的施主氣體流動而進(jìn)行原位 摻雜。重?fù)诫s區(qū)212的厚度優(yōu)選為在約100埃至800埃之間，最優(yōu)選 的厚度在約100埃至約200埃之間。
0065下一個要被沉積的半導(dǎo)體區(qū)是優(yōu)選未摻雜的。但是，在沉積 的硅中，N型摻雜物例如磷具有強(qiáng)烈的表面活性特性，并且在硅被沉 積時將會朝表面遷移。不提供摻雜物氣體時，硅的沉積將持續(xù)，但是 向上遷移、找尋表面的磷原子將無意地?fù)诫s到該區(qū)。如同在Hemer于 2005年12月9日提交的題為"Deposited Semiconductor Structure to Minimize N-Type Dopant Diffusion and Method of Making ，，的11/298331 號美國專利申請(該申請在此并入以作參考)中所描述的，所沉積的 硅中的磷的表面活性特性在加入鍺時受到抑制。優(yōu)選地，包括至少10 站％的鍺的硅鍺合金層被沉積在該點(diǎn)，例如約200埃的SiQ.8GeQ.2，其被 未摻雜地沉積，且沒有提供磷的摻雜物氣體。這一薄層在圖5d中未示 出。
0066利用這一薄硅-鍺層使得N型摻雜物進(jìn)入將要形成的本征區(qū)的 不必要的擴(kuò)散最小化，并使得其厚度最大化。當(dāng)二極管處于反向偏壓
20下時，較厚的本征區(qū)使得通過二極管的漏電流最小化，從而減小能量 損失。這一方法允許本征區(qū)的厚度被增加而無需增加二極管的整體高 度。如同將要看到的，二極管將被圖案化為柱；二極管高度的增加提 高了形成這些柱的蝕刻步驟以及填充它們之間間隙的步驟的縱橫比
(aspect ratio)。當(dāng)縱橫比增大時，蝕刻與填充都更加困難。0067接下來，本征區(qū)214可用本領(lǐng)域公知的任何方法來形成。區(qū) 214優(yōu)選是硅，且優(yōu)選具有在約1100埃至約3300埃之間的厚度，優(yōu)選 為約1700埃。重?fù)诫s區(qū)212與本征區(qū)214的硅優(yōu)選為沉積態(tài)的無定形 的。
0068剛剛沉積的半導(dǎo)體區(qū)214與212連同下襯導(dǎo)電層211、碳納米 管織物218以及導(dǎo)電層210將被圖案化并蝕刻以便形成柱500。柱500 應(yīng)具有與下方的導(dǎo)體400大致相同的節(jié)距與大致相同的寬度，從而每 --個柱500被形成在導(dǎo)體400的頂部上?？梢匀菰S一定的不對準(zhǔn)。柱 500可利用用于形成第一存儲器級的柱300的相同技術(shù)而被圖案化并 蝕刻。
0069電介質(zhì)材料108被沉積在半導(dǎo)體柱500之上與之間，填充它 們之間的間隙。如同在第一存儲器級那樣，在柱500的頂部上的電介 質(zhì)材料108被去除，暴露出由電介質(zhì)材料108隔離開的柱300的頂部， 并留下大致平坦的平面。在這種平面化步驟之后，實(shí)施離子注入，形 成重?fù)诫sP型頂部區(qū)116。 P型摻雜物/劑優(yōu)選為淺注入的硼，注入能例 如是10keV，劑量為約3X1015/cm2。這一注入步驟實(shí)現(xiàn)了二極管502 的形成。最終結(jié)構(gòu)在圖5d中示出。在CMP步驟的過程中失去一定厚 度的硅，因此，最終的二極管502的高度比得上二極管302高度。
0070頂部導(dǎo)體600以與導(dǎo)體400相同的方式和相同的材料來形成， 導(dǎo)體400在第一存儲器級與第二存儲器級之間被共用。硅化物形成金 屬的層220被沉積，隨后是氮化鈦層604和導(dǎo)電材料層，例如鎢層606。 層606、 604與220被圖案化并蝕刻成軌道形狀的頂部導(dǎo)體600，該導(dǎo) 體600優(yōu)選沿大致垂直于導(dǎo)體400并大致平行于導(dǎo)體200的方向延伸。
0071盡管當(dāng)每一個存儲器級被形成時可被退火，但是優(yōu)選地，在 已經(jīng)形成所有存儲器級之后，單獨(dú)的結(jié)晶退火被實(shí)施以便使二極管 302、 502以及在附加級上形成的那些二極管的半導(dǎo)體材料結(jié)晶，例如在750攝氏度下持續(xù)約60秒。得到的二極管一般將是多晶的。由于這 些二極管的半導(dǎo)體材料與具有良好的晶格匹配的硅化物或硅鍺層接觸
而結(jié)晶，二極管302、 502等的半導(dǎo)體材料將具有低缺陷與低電阻。0072在剛剛描述的實(shí)施例中，導(dǎo)體在存儲器級之間被共用；即第 一存儲器級的頂部導(dǎo)體400被用作第二存儲器級的底部導(dǎo)體。在其他 實(shí)施例中，中間級電介質(zhì)(未示出)被形成在圖5c的第一存儲器級上， 其表面被平坦化，且第二存儲器級的結(jié)構(gòu)始于這個平坦的中間級電介 質(zhì)，并不共用導(dǎo)體。在所給的示例中，第一存儲器級的二極管是下行 指向，其中P型硅在底部而N型在頂部，而第二存儲器級的二極管被 翻轉(zhuǎn)為上行指向，即N型硅在底部而P型在頂部。在共用導(dǎo)體的實(shí)施 例中，二極管類型優(yōu)選是可替換的，即上行在一級而下行在另一級。 在不共用導(dǎo)體的實(shí)施例中，二極管可以全部為一種類型，或者上行指 向或者下行指向。術(shù)語"上行(upward)"與"下行(downward)"指 的是當(dāng)二極管處于正向偏壓時電流流動的方向。
0073在剛剛描述的實(shí)施例中，參考圖5d，在第一存儲器級中，碳 納米管織物118被設(shè)置在二極管302與底部導(dǎo)體200之間；且，在第 二存儲器級中，是在二極管502與底部導(dǎo)體400之間。在其他實(shí)施例 中，碳納米管織物元件可被設(shè)置在垂直定向的二極管與頂部導(dǎo)體之間。
0074在一些實(shí)施例中，編程脈沖優(yōu)選被施加以使二極管處于反向 偏壓，這樣可具有降低或消除穿過陣列中未選單元的泄漏的優(yōu)點(diǎn)，如 同在Kumar等提交于2006年7月28日的題為"Method For Using A Memory Cell Comprising Switchable Semiconductor Memory Element With Trimmable Resistance"的11/496,986號美國專利申請中所述，該 專利申請為本發(fā)明的受讓人所有并在此全文并入以作參考。
0075總而言之，己經(jīng)描述的是在襯底上單片形成的第一存儲器級， 該第一存儲器級包括i)多個大致平行的、大致共面的第一底部導(dǎo)體； ii)多個轉(zhuǎn)向元件；iii)多個第一級碳納米管織物元件，以及iv)多個 大致平行、大致共面的第一頂部導(dǎo)體；以及v)多個第一級存儲器單元， 其中每個第一級存儲器單元包括串聯(lián)布置在第一底部導(dǎo)體中的一個與 第一頂部導(dǎo)體中的一個之間的轉(zhuǎn)向元件中的一個與第一級碳納米管織物元件中的一個；以及b)在該第一存儲器級上單片地形成的第二存儲 器級。
0076單片三維存儲器陣列是這樣的結(jié)構(gòu)，即在該單片三維存儲器
陣列內(nèi)多個存儲器級被形成在單個襯底例如晶片上，而沒有中間襯底。 形成一個存儲器級的層直接被沉積或生長在現(xiàn)有的一級或多級的層 上。相反，堆疊的存儲器已經(jīng)通過在分離襯底上形成存儲器級并將這
些存儲器級在頂部彼此粘合而被制造，如同Leedy的題為"Three dimensional structure memory"的5,915,167號美國專利中所述。襯底可 以在鍵合之前被減薄或從存儲器級上去除，但是由于存儲器級一開始 被形成在分離襯底上，因此這樣的存儲器并不是真正的單片三維存儲 器陣列。
0077在襯底上形成的單片三維存儲器陣列包括在襯底上方第一高 度處形成的至少第一存儲器級，以及在與第一高度不同的第二高度處 形成的第二存儲器級。三、四、八或事實(shí)上任何數(shù)目的存儲器級都可 以這種多級陣列的形式形成在襯底上。
0078Radigan等人于2006年5月31提交的題為"Conductive Hard Mask to Protect Patterned Features During Trench Etch"的11/444936號
美國專利申請中描述了形成相似陣列的替換方法，在該相似陣列中導(dǎo) 體是用鑲嵌結(jié)構(gòu)形成的，該專利申請被轉(zhuǎn)讓給本發(fā)明的受讓人并在此 并入以作參考。Radigan等人的方法可被替換地用于形成根據(jù)本發(fā)明的 陣列。在Radigan等人的方法中，導(dǎo)電硬掩模被用于蝕刻在它們下方的 二極管。當(dāng)將該硬掩模用于本發(fā)明時，在優(yōu)選實(shí)施例中，硬掩模的底 層(其與二極管的硅接觸)優(yōu)選為鈦、鈷或其他前述硅化物形成金屬 中的一種。然后，在退火期間，硅化物形成，提供前述的硅化物結(jié)晶 模板。
0079制造的詳細(xì)方法已經(jīng)在此說明，但是任何形成相同結(jié)構(gòu)的其 他方法可被使用，而且結(jié)果仍落入本發(fā)明的范圍內(nèi)。
0080前面的詳細(xì)說明僅僅只描述了本發(fā)明可采用的多種形式中的 少數(shù)幾個。為此目的，此詳細(xì)說明將僅用于圖示說明而不是進(jìn)行限定。 僅希望由隨附的權(quán)利要求及其所有的等同物來限定本發(fā)明的范圍。
權(quán)利要求
1.一種存儲器單元，其包括第一導(dǎo)體；轉(zhuǎn)向元件；碳納米管織物；以及第二導(dǎo)體，其中所述轉(zhuǎn)向元件與所述碳納米管織物被布置成電串聯(lián)在所述第一導(dǎo)體與所述第二導(dǎo)體之間，且其中整個所述存儲器單元被形成在襯底上。
2. 根據(jù)權(quán)利要求1所述的存儲器單元，其中所述襯底包括單晶硅。
3. 根據(jù)權(quán)利要求1所述的存儲器單元，其中所述轉(zhuǎn)向元件是結(jié)型二極管。
4. 根據(jù)權(quán)利要求3所述的存儲器單元，其中所述二極管是P-I-N 二極管。
5. 根據(jù)權(quán)利要求4所述的存儲器單元，其中所述二極管是垂直定 向的。
6. 根據(jù)權(quán)利要求5所述的存儲器單元，其中所述第二導(dǎo)體在所述 第一導(dǎo)體上方，所述二極管與所述碳納米管織物被設(shè)置在它們之間。
7. 根據(jù)權(quán)利要求6所述的存儲器單元，其中所述碳納米管織物被 設(shè)置在第一金屬或金屬元件與第二金屬或金屬元件之間，并且與所述 第一金屬或金屬元件及所述第二金屬或金屬元件永久接觸。
8. 根據(jù)權(quán)利要求7所述的存儲器單元，其中所述第一金屬或金屬 元件或所述第二金屬或金屬元件包括氮化鈦、氮化鉭或鎢。
9. 根據(jù)權(quán)利要求7所述的存儲器單元，其中所述第一金屬或金屬 元件在所述碳納米管織物下方，且與所述碳納米管織物永久接觸，并 且所述第二金屬或金屬元件在所述碳納米管織物上方，且與所述碳納 米管織物永久接觸。
10. 根據(jù)權(quán)利要求6所述的存儲器單元，其進(jìn)一歩包括設(shè)置在所述第二導(dǎo)體與所述二極管之間的硅化物層。
11. 根據(jù)權(quán)利要求io所述的存儲器單元，其中所述硅化物層是硅化鈦或硅化鈷。
12. 根據(jù)權(quán)利要求11所述的存儲器單元，其中所述第二導(dǎo)體包括底層，其中所述底層是鈦或鈷。
13. 根據(jù)權(quán)利要求6所述的存儲器單元，其中所述碳納米管織物被 設(shè)置在所述第一導(dǎo)體與所述二極管之間。
14. 根據(jù)權(quán)利要求4所述的存儲器單元，其中所述二極管包括底部 重?fù)诫s的N型區(qū)、中部本征或輕摻雜區(qū)以及頂部重?fù)诫s的P型區(qū)。
15. 根據(jù)權(quán)利要求14所述的存儲器單元，其中所述中部本征或輕 摻雜區(qū)包括一個硅-鍺層。
16. 根據(jù)權(quán)利要求15所述的存儲器單元，其中所述硅-鍺層為至少 10at。/。的鍺。
17. 根據(jù)權(quán)利要求1所述的存儲器單元，其中所述轉(zhuǎn)向元件是具有 形成在多晶半導(dǎo)體材料中的溝道區(qū)的薄膜晶體管。
18. 根據(jù)權(quán)利要求1所述的存儲器單元，其中所述存儲器單元的數(shù) 據(jù)狀態(tài)被存儲成所述碳納米管織物的電阻率狀態(tài)。
19. 一種單片三維存儲器陣列，其包括(a) 單片地形成在襯底上方的第一存儲器級，所述第一存儲器級包括i) 多個大致平行的、大致共面的第一底部導(dǎo)體；ii) 多個轉(zhuǎn)向元件；iii) 多個第一級碳納米管織物元件，以及iv) 多個大致平行的、大致共面的第一頂部導(dǎo)體；以及v) 多個第一級存儲器單元，其中每個第一級存儲器單元包括被 布置成電串聯(lián)在所述第一底部導(dǎo)體中的一個與所述第一頂部導(dǎo)體中的 一個之間的所述轉(zhuǎn)向元件中的一個與所述第一級碳納米管織物元件中 的一個；以及(b) 單片地形成在所述第一存儲器級上方的第二存儲器級。
20. 根據(jù)權(quán)利要求19所述的單片三維存儲器陣列，其中所述襯底 包括單晶硅。
21. 根據(jù)權(quán)利要求19所述的單片三維存儲器陣列，其中每個所述 轉(zhuǎn)向元件是第一級結(jié)型二極管。
22. 根據(jù)權(quán)利要求21所述的單片三維存儲器陣列，其中每個所述 轉(zhuǎn)向元件是第一級P-I-N 二極管。
23. 根據(jù)權(quán)利要求22所述的單片三維存儲器陣列，其中每個第一 級P-I-N 二極管是垂直定向的。
24. 根據(jù)權(quán)利要求23所述的單片三維存儲器陣列，其中，在每個 第一級存儲器單元內(nèi)，所述第一頂部導(dǎo)體在所述第一底部導(dǎo)體上方。
25. 根據(jù)權(quán)利要求24所述的單片三維存儲器陣列，其中每個第一級存儲器單元還包括設(shè)置在所述第一頂部導(dǎo)體中的所述一個與所述第 --級P-I-N 二極管中的所述一個之間的硅化物層。
26. 根據(jù)權(quán)利要求25所述的單片三維存儲器陣列，其中所述硅化物層是硅化鈦或硅化鈷。
27. 根據(jù)權(quán)利要求26所述的單片三維存儲器陣列，其中每個所述 第一頂部導(dǎo)體包括底層，其中所述底層是鈦或鈷。
28. 根據(jù)權(quán)利要求24所述的單片三維存儲器陣列，其中每個所述 碳納米管織物元件被設(shè)置在所述第一底部導(dǎo)體中的一個與所述第一級 P-I-N 二極管中的一個之間。
29. 根據(jù)權(quán)利要求22所述的單片三維存儲器陣列，其中每個所述 第一級P-I-N 二極管包括底部重慘雜的N型區(qū)、中部本征或輕摻雜區(qū) 以及頂部重?fù)诫s的P型區(qū)。
30. 根據(jù)權(quán)利要求19所述的單片三維存儲器陣列，其中所述第二 存儲器級包括多個第二級存儲器單元，每個第二級存儲器單元包括第 二級P-I-N 二極管，每個第二級P-I-N 二極管包括底部重?fù)诫s的P型區(qū)、 中部本征或輕摻雜區(qū)以及頂部重?fù)诫s的N型區(qū)。
31. 根據(jù)權(quán)利要求30所述的單片三維存儲器陣列，其中所述第二 存儲器級還包括多個第二底部導(dǎo)體以及多個第二頂部導(dǎo)體，每個所述 第二級P-I-N 二極管被 設(shè)置在所述第二底部導(dǎo)體中的一個與所述第二 頂部導(dǎo)體中的一個之間，且其中所述第二存儲器級的所述底部導(dǎo)體與 所述第一存儲器級的所述頂部導(dǎo)體是共用的。
32. 根據(jù)權(quán)利要求22所述的單片三維存儲器陣列，其中每個所述 第一級P-I-N 二極管包括底部重?fù)诫s的P型區(qū)、中部本征或輕摻雜區(qū)以 及頂部重?fù)诫s的N型區(qū)。
33. 根據(jù)權(quán)利要求32所述的單片三維存儲器陣列，其中所述第二存儲器級包括多個第二級存儲器單元，每個第二級存儲器單元包括第 二級P-I-N 二極管，每個第二級P-I-N 二極管包括底部重慘雜的N型區(qū)、中部本征或輕摻雜區(qū)以及頂部重?fù)诫s的P型區(qū)。
34. 根據(jù)權(quán)利要求19所述的單片三維存儲器陣列，其中每個所述 轉(zhuǎn)向元件是薄膜晶體管。
35. —種用于對碳納米管存儲器單元進(jìn)行編程的方法，其中所述存 儲器單元包括第一導(dǎo)體、轉(zhuǎn)向元件、碳納米管織物以及第二導(dǎo)體，其 中所述轉(zhuǎn)向元件與所述碳納米管織物被布置成電串聯(lián)在所述第一導(dǎo)體 與所述第二導(dǎo)體之間，且其中整個所述碳納米管存儲器單元被形成在襯底上方，所述碳納米管織物具有第一電阻率，所述方法包括在所述第一導(dǎo)體與所述第二導(dǎo)體之間施加第一電置位脈沖，其中， 在施加所述第一電置位脈沖之后，所述碳納米管織物具有第二電阻率， 所述第二電阻率小于所述第一電阻率。
36. 根據(jù)權(quán)利要求35所述的方法，其進(jìn)一步包括，在施加所述第 一電置位脈沖之后，在所述轉(zhuǎn)向元件與所述碳納米管織物兩端施加第 一電復(fù)位脈沖，其中，在施加所述第--電復(fù)位脈沖之后，所述碳納米 管織物具有第三電阻率，所述第三電阻率大于所述第二電阻率。
37. 根據(jù)權(quán)利要求36所述的方法，其中所述碳納米管存儲器單元 的數(shù)據(jù)狀態(tài)被存儲成所述碳納米管織物的所述第一電阻率狀態(tài)、所述 第二電阻率狀態(tài)或所述第三電阻率狀態(tài)。
38. 根據(jù)權(quán)利要求35所述的方法，其中所述轉(zhuǎn)向元件是二極管。
39. 根據(jù)權(quán)利要求38所述的方法，其中所述二極管是結(jié)型二極管。
40. 根據(jù)權(quán)利要求39所述的方法，其中所述二極管是垂直定向的 P-I-N二極管。
41. 根據(jù)權(quán)利要求40所述的方法，其中所述第一導(dǎo)體在所述襯底 上方，所述第二導(dǎo)體在所述第一導(dǎo)體上方，且所述二極管與所述碳納米管織物被垂直地設(shè)置在所述第一導(dǎo)體與所述第二導(dǎo)體之間。
42. 根據(jù)權(quán)利要求41所述的方法，其中所述存儲器單元還包括與 所述二極管接觸的硅化物層。
43. 根據(jù)權(quán)利要求42所述的方法，其中所述硅化物層是硅化鈦或 硅化鈷。
44. 根據(jù)權(quán)利要求41所述的方法，其中所述碳納米管織物被設(shè)置 在頂部電極與底部電極之間并與所述頂部電極及所述底部電極接觸， 所述頂部電極直接處于所述碳納米管織物上方，且所述底部電極直接 處于所述碳納米管織物下方。
45. 根據(jù)權(quán)利要求36所述的方法，其進(jìn)一步包括，在施加所述第 一電置位脈沖的步驟之后，以及在施加所述第一電復(fù)位脈沖的步驟之 前，在所述第一導(dǎo)體與所述第二導(dǎo)體之間施加讀出電壓，從而感測所 述存儲器單元的第一數(shù)據(jù)狀態(tài)。
46. 根據(jù)權(quán)利要求45所述的方法，其進(jìn)一步包括，在施加所述第 一電復(fù)位脈沖的步驟之后，在所述第一導(dǎo)體與所述第二導(dǎo)體之間施加 讀出電壓，從而感測所述存儲器單元的第二數(shù)據(jù)狀態(tài)，其中所述第--數(shù)據(jù)狀態(tài)與所述第二數(shù)據(jù)狀態(tài)不同。
47. 根據(jù)權(quán)利要求37所述的方法，其中所述轉(zhuǎn)向元件是薄膜晶體 管，所述薄膜晶體管具有形成在多晶半導(dǎo)體材料中的溝道層。
48. 根據(jù)權(quán)利要求35所述的方法，其中所述襯底包括單晶硅。
全文摘要
本發(fā)明公開一種可重寫的非易失性存儲器單元，其包括與碳納米管織物串聯(lián)的轉(zhuǎn)向元件。該轉(zhuǎn)向元件優(yōu)選是二極管，但也可以是晶體管。所述碳納米管織物在經(jīng)受適當(dāng)電脈沖時可逆地改變電阻率。碳納米管織物的不同電阻率狀態(tài)可被感測，且可對應(yīng)于存儲器單元的不同數(shù)據(jù)狀態(tài)。這種存儲器單元的第一存儲器級可以在襯底上單片形成，第二存儲器級在該第一存儲器級上方單片形成，依此類推，形成堆疊存儲器級的高密度單片三維存儲器陣列。本發(fā)明還公開一種形成可重寫的非易失性存儲器單元的方法以及各種其他方面。
文檔編號H01L27/24GK101681921SQ200880016582
公開日2010年3月24日 申請日期2008年3月26日 優(yōu)先權(quán)日2007年3月27日
發(fā)明者R·E·逆伊爾萊因, S·B·赫納 申請人:桑迪士克3D公司