Soi襯底及其制造方法和半導體器件的制作方法

文檔序號：6922359閱讀：287來源：國知局

專利名稱：Soi襯底及其制造方法和半導體器件的制作方法
技術領域：
本發(fā)明涉及具有絕緣體上硅(SOI)結構的襯底，其中通過薄化結
晶半導體襯底所形成的結晶半導體層接合到不同類型的襯底。具體來
說，本發(fā)明涉及使用接合的SOI技術以及SOI襯底的制造方法，其
中單晶半導體層接合到具有絕緣表面、如玻璃的襯底。此外，本發(fā)明
涉及使用具有這種SOI結構的襯底所形成的顯示器件和半導體器件。
背景技術：
已經研制稱作絕緣體上硅的半導體襯底(SOI村底)來代替對單晶
半導體晶錠切薄片而形成的硅晶圓，并且半導體襯底各具有在具有絕
緣表面的襯底之上的薄單晶半導體層。通過使用SOI襯底，可減小晶
體管的寄生電容。如果集成電路使用這種晶體管來形成，則可以說對
于加速操作和降低所消耗電力是有效的。因此，已經預期將SOI襯底
應用于高性能半導體器件、如微處理器。
作為一種用于制造SOI襯底的方法，氫離子注入分離方法是已知的(例如參見參考文獻l:美國專利No.6372609)。氫離子注入分離方法是一種方法，其中，將氫離子注入硅晶圓，以在距離表面的預定深度形成微泡層，其中被注入氫離子的表面重疊在另一個硅晶圓上，執(zhí) 行熱處理，以使用微泡層作為分裂面而引起分離，并且薄硅層(SOI 層)接合到另一個硅晶圓。在這種方法中，除了用于分離作為表面層的SOI層的熱處理之外，還需要在氧化氣氛中執(zhí)行熱處理，以在SOI
7層上形成氧化膜，去除氧化膜，在還原氣氛中在1000。C至1300°C 執(zhí)行熱處理以提高接合強度，并且恢復SOI層的表面上的損壞層。
另一方面，公開一種半導體器件，其中，為使用高耐熱玻璃的絕緣襯底提供單晶硅層(參考文獻2:日本已發(fā)布專利申請No. H 11-163363)。該半導體器件具有一種結構，其中，由具有應變點為 750°C或更高的結晶玻璃制成的襯底的整個表面用絕緣硅膜進行保護，并且通過氫離子注入分離方法所得到的單晶硅層接合到該絕緣珪膜
發(fā)明內容

需要在600°C或更高的高溫進行熱處理，以通過氫離子注入分離方法分離作為硅晶圓的表面層的單晶硅層來獲得單晶硅層。但是，當玻璃襯底(往往用于液晶面板等)為了降低成本而用作支承襯底并且單晶硅層接合到玻璃襯底、并且因而形成SOI襯底時存在問題，因為在高溫進行熱處理時發(fā)生玻璃襯底的翹曲。如果玻璃襯底翹曲，則玻璃襯底與單晶硅層之間的接合強度變弱。此外，在將單晶硅層接合到
玻璃襯底時，例如從玻璃村底擴散的金屬等雜質可能污染單晶硅層。換言之，在常規(guī)技術中，如果單晶硅層在玻璃襯底上形成并且使用單晶硅層來形成晶體管，則無法得到晶體管的充分特性。
考慮到上述問題而作出了本發(fā)明。本發(fā)明的一個目的是提供一種包含結晶半導體層的SOI襯底，即使使用具有低耐熱溫度的襯底、如玻璃襯底，該SOI襯底仍適合于實際使用。此外，本發(fā)明的另一個目的是提供一種使用這種SOI襯底的半導體器件。
單晶半導體層在低于或等于具有絕緣表面的支承襯底的應變點的溫度接合到支承襯底。對于作為這個單晶半導體層的基底的半導體襯底，其表面通過在高于或等于支承襯底的應變點的高溫的熱處理而涂敷有絕緣膜。分離層在半導體襯底中形成。另一方面，對于支承襯
的應變點的溫度形成。此后，其中形成了分離層的半導體襯底和支承襯底接合，用于分裂半導體襯底的熱處理在等于或低于支承襯底的應變點的溫度進行，因而獲得接合到支承襯底的單晶半導體層。
注意，離子的"注入(包括被注入、正注入等)"在本說明書中表示用加速離子來照射半導體襯底，以及組成離子的元素包含在半導體襯底中。例如，給出離子摻雜作為這種離子注入。另外，"分離層"表示其中晶體結構是無序的以及產生小空洞的區(qū)域，它通過用電場所加速
的離子照射半導體襯底并且將離子注入到半導體村底時的碰撞而變弱。然后，通過在稍后的熱處理中沿分離層分離半導體襯底，可將作為半導體層的單晶半導體襯底的一部分留在支承襯底上。此外，在本說明書中，"分裂(包括被分裂、正分裂等)"表示半導體襯底的一部分沿分離層分離，以便在支承襯底上形成半導體層。在本說明書中，"分裂"在下文中由"分離(包括被分離、正分離等)來表示。
用于形成絕緣膜的半導體襯底的熱處理優(yōu)選地在氧化氣氛中進行。具體來說，熱處理優(yōu)選地在包含卣素的氧化氣氛中進行。例如，熱處理在其中在氧中加入少量鹽酸的氣氛中進行，以在半導體襯底上形成氧化膜。通過氧化膜中包含的氬，半導體襯底與氧化膜之間的界面處的懸掛鍵終止，以便鈍化該界面，由此實現電特性的穩(wěn)定性。此外，氯與半導體襯底中包含的金屬起反應，并且作用以去除金屬(吸雜)。
作為阻擋層，為支承襯底提供用于防止雜質擴散的氮化硅膜或氧4blU匕石圭(silicon nitride oxide )月莫。i匕夕卜，氧IU匕石圭(silicon oxynitride film)膜可組合為具有降低應力的功能的絕緣膜。注意，在這里，氧氮化硅膜表示一種膜，它包含比氮含量更多的氧含量并且在使用盧瑟福后向散射能譜測量(RBS)和氫前向散射(HFS)來執(zhí)行測量的情況下包含濃度范圍分別從50 at.o/。至70 at.%、 0.5 at.。/。至15 at.%、 25 at.% 至35at,。/。和0.1 at.。/。至10at.。/。的氧、氮、硅和氫。此外，氧化氮化硅膜表示一種膜，它包含比氧含量更多的氮含量并且在使用RBS和HFS 來執(zhí)行測量的情況下包含濃度范圍分別從5 at.。/。至30 at.%、 20 at.% 至55 at.%、 25 at.。/。至35 at.。/。和10 at.。/。至30 at.。/。的氧、氮、硅和氫。注意，氮、氧、硅和氫的百分比落入上述范圍之內，其中氧氮化硅膜或氧化氮化硅膜中包含的原子總數定義為100 at.%。
對半導體村底進行在等于或高于支承襯底的應變點的溫度的熱
處理，以便為半導體襯底提供絕緣膜。此外，在等于或低于支承襯底的應變點的溫度為支承襯底提供阻擋層。然后，半導體襯底和支承襯底相互接合且該絕緣膜和阻擋層位于其間，從而可防止單晶半導體層受到雜質污染。另外，通過在包含卣素的氧化氣氛中對半導體襯底進行熱處理來形成絕緣膜，使得單晶半導體層與支承襯底之間的界面態(tài)
密度(interface state density)可降低。因此可提供適合于實際使用的半導體器件。

附圖包括
圖1A和圖1B分別是具有SOI結構的襯底的結構的橫截面圖圖2A至圖2C是具有SOI結構的襯底的制造過程的橫截面圖圖3A和圖3B是具有SOI結構的襯底的制造過程的橫截面圖圖4A和圖4B是具有SOI結構的襯底的制造過程的橫截面5A和圖5B是具有SOI結構的襯底的制造過程的橫截面圖；圖6A和圖6B是具有SOI結構的襯底的制造過程的橫截面圖；圖7A和圖7B是具有SOI結構的襯底的制造過程的橫截面圖；圖8A和圖8B是具有SOI結構的村底的制造過程的橫截面圖；圖9A至圖9D是使用具有SOI結構的襯底的半導體器件的制造
過程的橫截面圖IOA和圖IOB是使用具有SOI結構的襯底的半導體器件的制
造過程的橫截面圖11是示出使用具有SOI結構的村底所形成的微處理器的結構
的框圖；，
圖12是示出使用具有SOI結構的襯底所形成的RFCPU的結構的框圖13是其中單晶半導體層接合到用于制造顯示面板的母板玻璃 (mother glass )的情況的平面圖14A和圖14B示出包括使用單晶半導體層所形成的像素晶體
管的液晶顯示器件的示例；
圖15A和圖15B示出包括使用單晶半導體層所形成的像素晶體
管的電致發(fā)光顯示器件的示例；
圖16A至圖16C示出根據本發(fā)明的一個方面的電子裝置的示例；
圖17是通過SIMS測量的在深度方向的Cl濃度曲線圖表；
圖18是通過SIMS測量的在深度方向的H濃度曲線的圖表；
圖19A和圖19B是晶體管的電特性(閾值電壓)的圖表；
圖20A和圖20B是晶體管的電特性(場效應遷移率)的圖表；
圖21A和圖21B是晶體管的電特性(亞閾值擺幅)的圖表；
圖22是氫離子種類的能量圖23是示出離子質語測定的結果的簡圖24是示出離子質譜測定的結果的簡圖25是示出當加速電壓為80 kV時在深度方向的氫的曲線(測量值和計算值)的簡圖26是示出當加速電壓為80 kV時在深度方向的氫的曲線(測量值、計算值和擬合函數)的簡圖27是示出當加速電壓為60 kV時在深度方向的氫的曲線(測量值、計算值和擬合函數)的簡圖28是示出當加速電壓為40 kV時在深度方向的氫的曲線(測量值、計算值和擬合函數)的簡圖；以及
圖29是擬合參數(氫原子比和氫離子種類比)的比率的列表。
具體實施例方式
實施方式
將參照圖來描述本發(fā)明的實施方式。本領域的技術人員易于理解，可進行方式和細節(jié)方面的各種變更，而沒有偏離本發(fā)明的精神和范圍。因此，本發(fā)明不應當理解為限于以下對實施方式的描述。在以下所述的本發(fā)明的結構中，在所有附圖中，對相同部件或者具有相似
功能的部件賦予相同的參考標號。
在以下給出的描述中，描述了其中單晶半導體層在具有絕緣表面的襯底或者絕緣襯底之上形成的情況，但是，通過選擇各作為半導體層的基底的一種類型的半導體襯底，多晶半導體層可接合到具有絕緣表面的襯底或者絕緣表面。
圖1A和圖1B分別示出根據這個實施方式、具有SOI結構的襯底的結構。圖1A示出一種結構，其中，提供有氧化膜103和阻擋層 109的單晶半導體層102接合到支承襯底101，其中接合層104介于其間。圖1A中，支承襯底101具有絕緣性質或者絕緣表面，并且可使用用于電子工業(yè)的玻璃襯底(又稱作"無堿玻璃襯底")，例如鋁硅酸鹽玻璃襯底、鋁硼娃酸鹽(aluminoborosilicate)玻璃襯底或硼珪酸鋇 (barium borosilicate)玻璃襯底等。換言之，可使用熱膨脹系數為 25xlO力。C至50xlO力。C(優(yōu)選地為30xlO力。C至40xlO力。C)并且應變點為580°C至680。C(優(yōu)選地為600。C至680。C)的玻璃襯底。備選地，可使用石英襯底、陶瓷襯底、表面涂敷有絕緣膜的金屬襯底等。
單晶半導體層102由結晶半導體襯底形成。例如可采用離子注入分離方法。通過離子注入分離方法，采用通過電場加速的氫離子或氟離子照射單晶半導體襯底，使得這類離子在距離單晶半導體襯底表面的預定深度注入，然后進行熱處理，以及分離作為表面層的單晶半導體層。作為單晶半導體村底，可應用硅、鍺等。此外可使用由例如硅鍺、砷鎵或磷化銦等的化合物半導體所制成的襯底。備選地，還可應用其中在多孔硅層上外延生長單晶硅并且多孔硅層通過水沖法而被
分裂的方法。單晶半導體層102的厚度為5 nm至500 nm,優(yōu)選地為 10nm至200 nm。
氧化膜103設置在單晶半導體層102的作為支承襯底101側的表面上。氧化膜103通過氧化作為單晶半導體層102的母體(基底襯底) 的半導體襯底來形成。氧化膜103優(yōu)選地包含卣素。通過包含卣素，單晶半導體層102與氧化膜103之間的界面處的缺陷得到補償，使得局部能級密度(local level density)可減小。因此，單晶半導體層102 與氧化膜103之間的界面被鈍化，使得電特性變穩(wěn)定。另外，卣素與用作單晶半導體層102的基底的單晶半導體襯底中包含的例如金屬等雜質反應，并且與卣素反應的金屬進入空氣，使得可去除金屬。
此外，阻擋層109設置成與氧化膜103接觸。作為阻擋層109, 應用氮化硅膜、氧化氮化硅膜和/或氧氮化硅膜的單層結構或堆疊結構。圖1A示出其中氧化氮化硅膜105和氧氮化硅膜106從氧化膜103
13側設置的結構，其作為阻擋層109的一個示例。支承襯底101中包含的例如金屬等雜質不利地影響使用單晶半導體層所形成的例如晶體管等半導體元件的特性。另一方面，氧化氮化硅膜和氮化硅膜具有防止雜質擴散到單晶半導體層102側的功能。另外，氧氮化膜硅106具有降低氧化氮化硅膜105的內應力的功能。通過提供具有這種疊層結構的阻擋層109,防止單晶半導體層102受到雜質污染，并且可減輕應力變形。
接合層104設置在阻擋層109和支承襯底101之間。接合層104 具有平滑親水表面。作為具有像這樣的表面的層，優(yōu)選地使用通過熱反應或化學反應形成的絕緣膜。例如，通過熱反應或化學反應形成的氧化膜是適合的。通過化學反應所形成的膜是優(yōu)選的，主要因為可確保表面的平滑度。具有平滑親水表面的接合層104提供有0.2 nm至 500 nm的厚度。通過這種厚度，可以平滑在其上形成膜的表面(形成接合的表面)的表面粗糙度，并且還確保膜的生長表面的平滑度。此外，在阻擋層109設置成比接合層104更靠近單晶半導體層102的情況下，在形成阻擋層109之后，作為單晶半導體層102的基底的半導體襯底在接合層104處接合到支承襯底101，因而可形成阻擋層109 而無需考慮支承襯底101的耐熱溫度。
作為接合層104的一個優(yōu)選示例，可使用通過化學汽相沉積方法沉積的氧化硅膜。在這種情況下，優(yōu)選地使用有機硅烷氣體通過化學汽相沉積方法所形成的氧化硅膜。作為有機硅烷氣體，可使用例如四乙氧基硅烷(TEOS:化學式為Si(OC2H5)4)、四曱基硅烷(化學式為 Si(CH3)4)、四曱基環(huán)四硅氧烷(TMCTS)、八曱基環(huán)四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2Hs)3)或三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。在這種情況下，接合層104 可在支承襯底101側和單晶半導體襯底層102側其中之一或兩者上形
14成。
接合層104設置在阻擋層109和支承襯底101之間，并且它們形成為相互緊密接觸。這樣，接合甚至可在室溫下進行。當按壓支承襯底101和單晶半導體層102時，可使通過緊密接觸的接合更牢固。通過緊密接觸的接合通過表面之間的吸力來形成，因此可通過添加處理 (該處理中許多親水基團附于表面以形成接合)來獲得更優(yōu)選的方式。例如，優(yōu)選的是，支承襯底101的表面(與接合層104接觸的一側的表面)經過氧等離子體處理或臭氧處理，以具有親水性質。在添加該處理(通過該處理以此種方法使表面具有親水性質)的情況下，表面上的羥基基團因氫4建合(hydrogen bonding)而起作用以形成接合。此外，形成接合的表面被清潔并且表面形成為相互接觸以形成接合，以及該接合經過室溫或更高溫度的熱處理，從而可加強該接合。
作為接合層104的表面和/或將與接合層104接觸的表面的預處理，有效的是，可采用使用例如氬等惰性氣體的離子束照射表面以便被清潔。通過離子束照射，懸掛鍵暴露于接合層104和/或與接合層 104接觸的一側的表面，并且表面變?yōu)榉浅Ｓ谢钚浴＿@樣，在使活化表面相互緊密接觸時，接合甚至可在低溫形成。在通過活化表面來形成接合的方法中，由于需要使表面保持在高度清潔狀態(tài)，所以該方法優(yōu)選地在真空中進行。
甚至用于電子工業(yè)的玻璃襯底、如鋁酸鹽玻璃襯底、鋁硼硅酸鹽玻璃襯底和鋇硼硅酸鹽玻璃襯底(它們稱作無堿玻璃襯底)包含少量例如鈉等堿金屬的雜質等。因此，如果玻璃襯底用于支承襯底101，則少量雜質擴散，使得使用單晶半導體層所形成的半導體元件、如晶體管的特性受到不利影響。另一方面，氧化氮化硅膜105具有防止支
承襯底101中包含的例如金屬等雜質擴散到單晶半導體層102側的功
此外，圖1B中，由于阻擋層109設置在接合層104與支承襯底 101之間，所以可防止單晶半導體層102受到從支承襯底101擴散的雜質污染，此外還可防止接合層104受到污染。因此，可防止因雜質引起的接合強度的降低。
另夕卜，氧氮化膜硅106具有降低氧化氮化硅膜105的內應力的功能。為單晶半導體層102提供的氧化膜103通過氧化作為單晶半導體層102的基底的半導體襯底來形成，并且優(yōu)選地包含卣素。通過包含卣素，單晶半導體層102與氧化膜103之間的界面處的缺陷得到4卜償，使得界面的局部能級密度可減小。因此，單晶半導體層102與氧化膜 103之間的界面被鈍化，使得電特性變穩(wěn)定。另外，卣素與用作單晶半導體層102的基底的單晶半導體襯底中包含的例如金屬等雜質反應，并且與卣素反應的金屬進入空氣，使得可去除金屬。
具有平滑親水表面的接合層104設置在氧化膜103與氧氮化硅膜 106之間。作為接合層104的一個優(yōu)選示例，可使用通過化學汽相沉積方法沉積的氧化硅膜。接合層104插入在氧化膜103與氧氮化硅膜 106之間，并且它們相互緊密接觸，由此甚至在室溫下形成接合。此外，通過按壓支承襯底101和單晶半導體層102時，可進一步增強通過緊密接觸的接合。通過接合層104的接合的形成與圖1A相似。通過采用圖1A和圖IB的結構，可防止單晶半導體層102受到雜質污染。另外，單晶半導體層102的接合層104側的界面處的局部能級密度可減小。晶體管所代表的半導體元件可使用上述單晶半導體層102來形成。
接下來，參照圖2A至圖5B來描述具有上述SOI結構的村底的制造方法。
圖2A中，作為半導體襯底108，通常使用p型或n型單晶硅襯底(硅晶圓)。對半導體襯底108執(zhí)行除油脂沖洗(degreasing washing ), 以及去除表面的氧化膜并且執(zhí)行熱氧化。作為熱氧化，可執(zhí)行干式氧化；但是優(yōu)選地執(zhí)行添加了卣素的氧化環(huán)境中的熱氧化。例如，在包含相對氧的0.5 volume。/。至10 volume。/。(優(yōu)選地為3 volume。/。)的 HC1(氯化氫)作為卣素氣體的氣氛中，在700。C或更高的溫度執(zhí)行熱處理。可優(yōu)選地在950。C至1100°C的溫度執(zhí)行熱氧化。處理時間可假定為0.1至6小時，優(yōu)選地為0.5至1小時。所形成的氧化膜的膜厚度為10至1000 nm,優(yōu)選地為50至200 nm，例如在這個實施方式中為100 nm。
除了 HC1之外，乂人HF、 NF3、 HBr、 Cl2、 C1F3、 BC13、 F2、或 Br2等中選取的一種或多種可用作卣素氣體。
在這種溫度范圍之內執(zhí)行熱處理，從而可獲得卣族元素對半導體襯底108的吸雜效果。具體來說，吸雜具有去除例如金屬等雜質的效果。例如，如果HC1用作囟素氣體，則半導體襯底108中包含的例如金屬等雜質變成揮發(fā)性氯化物，進入空氣，并且通過氯的作用而被去除。當半導體村底108的表面經過化學機械拋光(CMP)時，使用卣素的吸雜是有效的。另外，氫具有補償半導體襯底108與氧化膜103之間的界面中的缺陷的作用，從而降低界面的局部能級密度。
氧化膜103通過這種熱處理來形成，使得卣素可包含在氧化膜 103中。卣素以lx1017atoms/cm3至5xl02Gatoms/cm3的濃度包含在氧化膜103中，使得氧化膜103可具有作為保護膜的功能，并且防止因例如金屬等雜質引起的半導體襯底108的污染，因為卣素俘獲這種雜質、如金屬。
圖2B示出一種方式，其中，阻擋層109在提供有氧化硅膜103 的半導體襯底108上形成，并且采用氬離子或卣素離子來照射半導體襯底108,以形成分離層110。作為阻擋層109,氮化硅膜或氧化氮化硅膜形成為從50nm至200nm的厚度。例如，氮化硅膜使用SiH4 和NH3作為源氣體、通過等離子體CVD方法來形成。氧化氮化硅膜使用SiH4、 N20和NH3作為源氣體、通過等離子體CVD方法來形成。阻擋層109呈現防止雜質擴散到從半導體村底108所形成的單晶半導體層的功能。在形成分離層110時，阻擋層109具有防止因離子照射對半導體襯底108的表面的破壞而引起的平坦性喪失的功能。在圖 2A至圖5B的制造方法中，在為半導體村底108提供阻擋層109之后，半導體襯底108接合到支承襯底101。因此，可形成阻擋層109，而無需考慮支承襯底101的耐熱溫度。
分離層IIO在距離半導體襯底108表面的預定深度通過采用電場所加速的離子照射半導體村底108來形成。在半導體襯底108中形成的分離層110距離半導體襯底108的表面的深度可通過離子的加速能量和照射角度來控制。分離層IIO在接近已經從半導體襯底108表面進入半導體襯底108的離子的平均深度的區(qū)域中形成。例如，單晶半導體層的厚度從5 nm至500 nm，優(yōu)選地/人10 nm至200 nm (包含 10nm和200nm在內)，以及離子注入的加速電壓考慮厚度來確定。
18例如，單晶半導體層的厚度設置在范圍5nm至500nm,優(yōu)選地為10nm至200nm，并且離子注入的加速電壓考慮厚度來確定。離子注入優(yōu)選地采用離子摻雜設備來進行。換言之，可使用用于注入多種離子種類的摻雜設備，該離子種類通過將源氣體制成等離子體而生成并且未經過質量分離。在這個實施方式中，優(yōu)選地是照射單一類型的離子或者具有不同質量的相同原子的多種類型的離子。在離子摻雜時，加速電壓可以是10kV至100kV，優(yōu)選地為30 kV至80 kV;劑量可以是lx1016 ions/cn^至4xl016 ions/cm2;以及束電流密度可等于或大于2 pA/cm2,優(yōu)選地等于或大于5 ^A/cm2,更優(yōu)選地等于或大于10^A/cm2。注意，本說明書中的術語"離子摻雜"表示一種系統(tǒng)，其中，采用從源氣體所生成并且通過電場加速而沒有經過質量分離的離子來照射對象。
在采用氫離子照射的情況下，優(yōu)選的是，包含了 H+、 H/和H3+離子，并且使H/離子的速率比H+和H2+離子更高。通過使H3+離子的速率更高，注入效率可提高，并且用于離子照射的時間可縮短。相應地，在半導體襯底108中形成的分離層110的區(qū)域可通過離子照射包含濃度等于或高于lxl02G atoms/cm、優(yōu)選地為5xl02G atoms/cmS)的氬。這樣，當采用離子來照射半導體襯底108時，通過使H3+離子的速率比H+和H2+離子更高，待用于之后分離步驟的分離層可通過使用比其中H3+離子的速率不高的情況少的數量的離子來形成。當其中以高濃度包含氫的區(qū)域在半導體襯底108中局部形成時，晶體結構是無序的并且形成小的空洞，從而可獲得具有多孔結構的分離層110。在這種情況下，在分離層110中形成的小空洞的體積通過在較低溫度的熱處理來改變，并且分離沿分離層110發(fā)生；相應地，可形成薄的單晶半導體層。
甚至當離子經過質量分離并且注入半導體襯底108時，分離層110也可類似地形成。而且在這種情況下，優(yōu)選的是，H3+離子選擇
性地注入半導體襯底，而不是注入H+、 H2+離子，因為可實現與以上
所述相似的效果。
除氫以外，氘或惰性氣體、如氦也可選擇作為從其中生成離子種類的氣體。當氦用作源氣體并且使用不具有質量分離功能的離子摻雜設備時，可獲得具有He+離子的高速率的離子束。通過采用這類離子來照射半導體襯底108，小空洞可形成，并且與以上所述相似的分離層IIO可設置在半導體襯底108中。
圖2C示出其中形成接合層104的一種方式。氧化硅膜優(yōu)選地形成作為接合層104。氧化硅膜的厚度可設置在10nm至200nm，優(yōu)選地在10 nm至100 nm,更優(yōu)選地在20 nm至50 nm。作為氧化硅膜，使用有機硅烷氣體通過化學汽相沉積方法所形成的氧化硅膜是優(yōu)選的。作為有機硅烷氣體，可使用例如四乙氧基硅烷(TEOS:化學式為Si(OC2H5)4)、四曱基硅烷(化學式為Si(CH3)4)、四曱基環(huán)四硅氧烷(TMCTS)、八曱基環(huán)四硅氧烷(OMCTS)、六曱基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2Hs)3)或三(二曱氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。此外，也可應用使用硅烷氣體通過化學汽相沉積方法所形成的氧化硅膜。在通過化學汽相沉積方法的沉積中，通過化學汽相沉積方法的成膜在例如350。C或更低的溫度來執(zhí)行，在這個溫度，在半導體襯底中形成的分離層110的除油脂沒有發(fā)生(形成作為接合層104的氧化硅膜的表面沒有變粗糙時所在的溫度或者在分離層110中沒有形成裂紋時所在的溫度)。當單晶或多晶半導體襯底用作半導體襯底108時，用于將單晶半導體層或多晶半導體層與襯底分離的熱處理在比形成接合層的溫度更高的溫度來執(zhí)行。
另外，在圖2B和圖2C的步驟中，在形成分離層110之后，可形成阻擋層109和接合層104。在這個步驟中，例如，如果使用多室CVD設備，則阻擋層109和接合層104可依次形成，而無需暴露于空氣，從而可防止因外來物質或鉀或者鈉等引起的污染。
圖3A示出支承襯底101接合到半導體襯底108的一種方式。支承襯底101和設置在半導體襯底108上的接合層104表面彼此相向，并且相互緊密接觸，使得它們被接合。形成接合的表面經過充分清潔。通過將支承襯底101定位成與接合層104緊密接觸，在其之間通過范德瓦爾斯力來形成接合。通過將支承襯底101和半導體襯底108彼此相對按壓，比通過范德瓦爾斯力的接合更強的接合可通過氬鍵合來形成。
為了形成良好接合，在接合層104與支承襯底101之間形成接合的表面可被活化。例如，采用原子束或離子束來照射形成接合的表面。當使用原子束或離子束時，可使用氬等的惰性氣體中性原子束或惰性氣體離子束。備選地，執(zhí)行等離子體照射或自由基處理。這種表面處
理使得有可能提高不同種類的材料之間的接合強度(即使之后的熱處理步驟在200°C至400°C的溫度來執(zhí)行)。
圖3B示出其中通過熱處理將單晶半導體層102與半導體襯底108分離的一種方式。熱處理在處于其中半導體襯底108和支承襯底101重疊的狀態(tài)來進行。通過熱處理，半導體襯底108與支承襯底101分離，其中單晶半導體層102留在支承襯底101上。熱處理優(yōu)選地在高于或等于接合層104的形成溫度但低于或等于支承襯底101的耐熱溫度的溫度來進行。例如，通過在高于或等于400°C但低于600。C的溫度來進行熱處理，在分離層110中形成的小空洞的體積被改變，從而分離可沿分離層110進行。由于接合層104接合到支承襯底101,因此，具有與半導體襯底108相同結晶度的單晶半導體層102被接合
21并且留在支承襯底101上。
圖4A示出其中當單晶半導體層102固定在支承襯底101上的同時進行熱處理的一種方式。進行熱處理，使得從單晶半導體層102去除被注入以形成分離層110的氫離子或卣素離子。此外，它優(yōu)選地被進行，使得去除支承襯底101與單晶半導體層102之間的接合部分中的小空洞。熱處理的溫度高于或等于從單晶半導體層102排出氫或囟素所在的溫度，并且接近支承襯底101的應變點的溫度是可接受的。例如，熱處理可在400。C至730。C的溫度范圍執(zhí)行。作為熱處理設備，可應用電加熱箱、燈退火爐等。熱處理可通過以多步改變溫度來扭J亍。備選地，可使用快速熱退火(RTA)設備。在通過RTA設備來執(zhí)行熱處理的情況下，熱處理可在接近襯底的應變點的溫度或者略高于應變點的溫度來進行。
存在一種情況，其中單晶半導體層102中包含的過量氫指明復雜行為，并且根據熱史而促使惡化半導體元件的特性。例如，硅的晶格之間包含的氬促使鈍化在用于控制價電子的摻雜中所使用的雜質元素。相應地，晶體管的閾值電壓改變，因而使源區(qū)或漏區(qū)具有高電阻。當氫包含在硅的晶格中時，存在硅的配位數改變和表現為從而生成晶格缺陷的情況。不用說，氫或卣素具有補償硅中的懸掛鍵、即修復缺陷的作用。但是，被注入以形成分離層IIO的氫或卣素優(yōu)選地從單晶半導體層102—次性去除。
支承襯底101和單晶半導體層102的接合表面的氫鍵合可通過執(zhí)行這種熱處理變成更強共價鍵。
圖4B示出其中通過采用能量束照射單晶半導體層102來修復晶體缺陷的一種方式。當單晶半導體層102接合到支承襯底101時，單晶半導體層102受到熱和/或機械損壞，使得單晶半導體層102的結晶度降低。因此，優(yōu)選地進行能量束的照射，以修復損壞。能量束優(yōu) 選地是被單晶半導體層102有選擇地吸收的射束。激光束是優(yōu)選的。這是因為激光束可恢復單晶半導體層102的缺陷，而無需過度加熱支承襯底IOI。作為激光束，由準分子激光器(eximerlaser)所代表的氣體激光器或者由YAG激光器所代表的固態(tài)激光器可用作光源。激光束的波長優(yōu)選地在紫外光至可見光區(qū)域的范圍中，并且應用190至 700 nm的波長。從光源發(fā)射的激光束優(yōu)選地通過光學系統(tǒng)會聚成矩形或線性形狀，并且照射可通過在單晶半導體層102上掃描激光束來執(zhí)行。
此外，使用卣素燈、氙氣燈等執(zhí)行的閃光燈退火可適用于相似的對象。
圖4C中，單晶半導體層102在這個步驟中經過脫氫(氫移去)或脫卣(卣素移去)；因此，可修復晶體缺陷，而沒有在單晶半導體層102 中產生空洞。另外，圖4B中，當采用能量束照射單晶半導體層102 的處理在氮氣氛中執(zhí)行時，單晶半導體層102的表面可平坦化。
另一方面，當單晶半導體層102中包含的氫含量很小時，如圖 5A所示，可分離半導體襯底，同時讓單晶半導體層102接合到支承襯底IOI,然后可進行采用能量束的照射，以修復單晶半導體層102 的晶體缺陷。在修復單晶半導體層102的晶體缺陷之后，進行圖5B 所示的熱處理，使得消除單晶半導體層102和支承襯底101的熱變形，由此提高接合強度。
接下來，參照圖6A至圖8B來描述具有SOI結構的襯底的另一種制造方法。
圖6A中，氧化膜103通過熱氧化在半導體襯底108上形成。氧化膜103優(yōu)選地在包含相對于氧的0.5至10 volume。/。(優(yōu)選地為3 volume。/。)的HC1作為卣素氣體的氣氛中在700°C或更高、優(yōu)選地從 950°C至1100°C的溫度通過熱氧化來形成。然后如圖6B所示形成分離層110。分離層110通過采用由電場所加速的離子照射半導體襯底 108來形成，與圖2A的情況相似。
圖7A中，為支承襯底101提供阻擋層109。阻擋層109例如可由氧化氮化硅膜105和氧氮化硅膜106形成。氧化氮化硅膜105具有防止支承襯底101中包含的例如金屬等雜質擴散到單晶半導體層102 側的功能。在圖6A至圖8B所示的制造方法中，在氧化膜103和支承襯底101上形成的接合層104接合之前，在支承襯底101的形成接合的一側上提供氧化氮化硅膜105。因此，可防止單晶半導體層102 受到從支承襯底101擴散的雜質污染，此外還可防止接合層104的污染，由此防止因雜質引起的接合強度的降低。氧氮化硅膜106具有降低氧化氮化硅膜105的內應力的功能。通過提供具有這樣堆疊結構的阻擋層109，可防止單晶半導體層102因雜質引起的污染，并且可減輕進一步應力變形。
接合層104設置在阻擋層109之上。這個接合層104是具有平坦表面和疏液(lyophobic)表面的層。通過熱反應或化學反應形成的絕緣層作為具有這種表面的層是優(yōu)選的。平滑且具有親水表面的接合層 104具有0.2至500 nm的厚度。通過這種厚度，有可能平滑在其上待形成膜的表面的表面粗糙度，并且還確保膜的生長表面的平滑度。作為接合層104，優(yōu)選地形成氧化硅膜。氧化硅膜的厚度為10至200 nm, 優(yōu)選地為10至100 nm，更優(yōu)選地為20至50 nm。氧化硅膜優(yōu)選地采用有機硅烷氣體通過化學汽相沉積方法來形成。
其上形成阻擋層109和接合層104的支承襯底101以及其上形成氧化膜103的半導體襯底108相互緊密接觸而接合。在這種情況下，接合通過接合氧化膜103和接合層104來形成。通過按壓支承襯底 101和半導體村底108，接合強度可通過氫鍵合來提高。
圖7B示出其中通過熱處理分離半導體襯底的一部分來形成單晶半導體層102的一種方式。熱處理在半導體襯底108和支承襯底101 重疊時執(zhí)行。通過熱處理將半導體襯底108與支承襯底101分離，其中單晶半導體層102留在支承襯底101上。熱處理優(yōu)選地在高于或等于接合層104的成膜溫度但低于支承村底101的耐熱溫度的溫度來進行。例如，熱處理在400。C或更高但低于600。C的溫度來執(zhí)行，使得在分離層110中形成的小空洞的體積被改變，并且半導體襯底108可沿分離層110分離。由于接合層104接合到支承襯底101,因此，具有與半導體襯底108相同結晶度的單晶半導體層102 ^皮接合并且保留
在支承襯底101上。
圖8A示出其中在單晶半導體層102固定在支承襯底101上時進行熱處理的一種方式，并且該方式與圖4A的方式相似。通過這種熱處理，支承襯底101與單晶半導體層102之間的接合界面處的氫鍵合可變成比氫鍵合更強的共價鍵合。另外，圖8B示出其中采用能量束來照射單晶半導體層102以恢復晶體缺陷的一種方式，并且該方式與圖4B的方式相似。
根據這個實施方式，甚至當耐熱溫度為700。C或更低的襯底、如玻璃襯底用作支承襯底101時，單晶半導體層102也可在接合部分具有極強粘合力。作為支承襯底IOI，可應用電子工業(yè)中所使用的各種類型的玻璃村底，其采用無堿玻璃、如鋁硅酸鹽玻璃襯底、鋁硼硅酸鹽玻璃襯底和鋇硼硅酸鹽玻璃襯底。換言之，單晶半導體層可在一側在長于一米的村底上形成。通過使用這種大面積襯底，不僅例如液晶顯示器等顯示器件、而且半導體集成電路均可制造。另外，對于半導體襯底，熱氧化在過程的初始階段在包含卣素的氣氛中執(zhí)行，從而可獲得吸雜效果，這在再利用半導體襯底方面是有效的。
接下來，參照圖9A至圖9B來描述使用具有這個實施方式的SOI 結構的襯底的半導體器件的制造方法。圖9A中，氧化膜103在單晶半導體層102上形成，并且還形成阻擋層109和接合層104。其中形成層的疊層接合到支承襯底101?？蔀橹С幸r底101側提供阻擋層 109。通過提供阻擋層109，可防止單晶半導體層102受到雜質污染。阻擋層109包括氮化硅層和氧化氮化硅層。備選地，對于阻擋層109, 可應用氮化鋁層和氮化氧化鋁層。
單晶半導體層102的厚度設置為5 nm至500 nm，優(yōu)選地為10 nm 至200 nm，更優(yōu)選地為10 nm至60 nm。單晶半導體層102的厚度可通過控制分離層110的深度而適當地設置，如圖2B所示。對于單晶半導體層102,優(yōu)選地加入例如硼、鋁或鎵等賦予p型導電的雜質或者例如磷或砷等賦予n型導電的雜質，以對應于n溝道場效應晶體管或p溝道場效應晶體管的形成區(qū)域。換言之，將賦予p型導電的雜質加入n溝道場效應晶體管的形成區(qū)域，或者將賦予n型導電的雜質加入p溝道場效應晶體管的形成區(qū)域，由此形成所謂的阱區(qū)。賦予n型導電的雜質或者賦予p型導電的雜質的離子劑量可以是大約lx1012 ions/cm2至lx1014 ions/cm2。此外，在控制場效應晶體管的閾值電壓的情況下，可將賦予n型導電的雜質或者賦予p型導電的雜質加入阱區(qū)。
如圖9B所示，蝕刻單晶半導體層102以形成單晶半導體層102，它們以島狀形狀相互隔離，以對應于半導體元件的布置。然后，如圖
9C所示，形成柵絕緣層lll、柵電極112和側壁絕緣層113，并且形成第一雜質區(qū)114和第二雜質區(qū)115。絕緣層116由氮化硅形成，并且用作蝕刻柵電極112的硬掩模。
圖9D示出其中在形成柵電極112等之后形成保護膜117的一種方式。作為保護膜117,氮化硅層或氧化氮化硅層優(yōu)選地在成膜期間通過等離子體CVD方法在350°C或更低的襯底溫度來形成。換言之，使保護膜117包含氫。在形成保護膜117之后，保護膜117中包含的氫在350°C至450。C(優(yōu)選地為400°C至420。C)通過熱處理擴散到單晶半導體層102側。通過提供氬(其在元件形成步驟期間補償缺陷) 給在前一個步驟已經脫氫的單晶半導體層102，可有效地補償對于用作俘獲中心(trapping center)的這類缺陷。另外，阻擋層109防止從支承襯底101側的雜質擴散，而保護膜117在防止因從上層側的雜質擴散引起的污染方面是有效的。在這個實施方式中，具有優(yōu)良結晶度的單晶半導體層102的上層側和下層側覆蓋有在防止鈉等高遷移性雜質離子方面極為有效的絕緣層。因此，在穩(wěn)定使用單晶半導體層 102所制造的半導體元件的特性方面獲得了極大效果。
此后，如圖IOA所示形成層間絕緣膜118。作為層間絕緣膜118，形成硼磷硅玻璃(BPSG)膜或者通過涂敷來形成聚酰亞胺所代表的有機樹脂。在層間絕緣膜118中，形成接觸孔119。
圖IOB示出其中形成布線的一種方式。在接觸孔119中，形成接觸塞120。作為接觸塞120，硅化鎢通過化學汽相沉積方法由WF6氣體和SiH4氣體來形成，以填充接觸孔119。備選地，鎢可通過WF6 氣體的氫還原來形成，以填充接觸孔119。此后，形成布線121,以對應于接觸塞120。布線121由鋁或鋁合金形成，并且其上層和下層
27使用鉬、鉻、鈦等的金屬層作為勢壘金屬(barriermetal)來形成。此外，在其上形成層間絕緣層148。布線可適當地提供，并且多層布線可通過在其上進一步形成布線層來形成。在那種情況下，可采用鑲嵌工藝(damascene process )。
這樣，場效應晶體管可使用接合到支承襯底101的單晶半導體層 102來制造。根據這個實施方式的單晶半導體層102由具有統(tǒng)一晶體取向的單晶半導體形成；因此，可獲得統(tǒng)一的高性能場效應晶體管。換言之，有可能抑制例如閾值電壓和遷移率等重要晶體管特性的值的不統(tǒng)一，并且實現例如較高遷移率等的較高性能。
另外，包含卣素的氧化膜103設置在單晶半導體層102的后溝道側(與柵電極112相對一側)，并且降低局部能級密度；因此可抑制晶體管之間的閾值電壓的變化。此外，阻擋層109以及包含卣素的氧化膜103設置在支承襯底101與單晶半導體層102之間；因此，可防止單晶半導體層102受到例如鈉等金屬雜質從支承襯底101側的擴散而一皮污染。
圖11示出使用具有SOI結構的襯底所得到的微處理器的結構，作為半導體器件的一個示例。微處理器200使用根據以上所述的這個實施方式所形成的SOI襯底來制造。這個微處理器200具有算術邏輯單元(ALU)201、 ALU控制器202、指令解碼器203、中斷控制器204、時序控制器205、寄存器206、寄存器控制器207、總線接口(總線 I/F)208 、只讀存儲器(ROM)209和ROM接口 (ROM I/F)210。
通過總線接口 208輸入到微處理器200的指令被輸入到指令解碼器203,在其中被解碼，然后輸入到ALU控制器202、中斷控制器 204、寄存器控制器207和時序控制器205。 ALU控制器202、中斷控制器204、寄存器控制器207和時序控制器205根據解碼的指令來進行各種控制。具體來說，ALU控制器202生成用于控制ALU 201 的操作的信號。當微處理器200正運行程序時，中斷控制器204根據其優(yōu)先級或掩碼狀態(tài)來處理來自外部輸入/輸出裝置或外圍電路的中斷請求。寄存器控制器207生成寄存器206的地址，并且按照微處理器200的狀態(tài)從寄存器206讀取數據以及向寄存器206寫入數據。時序控制器205生成用于控制ALU 201、 ALU控制器202、指令解碼器 203、中斷控制器204和寄存器控制器207的操作的定時的信號。例如，時序控制器205配備了用于根據參考時鐘信號CLK1來產生內部時鐘信號CLK2的內部時鐘發(fā)生器，并且向上述各種電路提供內部時鐘信號CLK2。顯而易見，圖11所示的微處理器200只是其中簡化了配置的一個示例，并且實際^t處理器可具有取決于用途的大量配置。
上述微處理器200可以不僅實現處理速度的提高，而且還實現功耗的降低，因為集成電路使用接合到具有絕緣表面的村底或者用作支承襯底的絕緣襯底、具有統(tǒng)一晶體取向的單晶半導體層(SOI層)來形成。另外，由于包含卣素的氧化膜在用于組成集成電路的一部分的晶體管的單晶半導體層的后溝道側(與柵電極相對一側)形成，所以降低局部能級密度，因而可抑制晶體管之間的閾值電壓的變化。此外，除了包含卣素的氧化膜之外，阻擋層還在支承襯底與單晶半導體層之間形成，由此防止單晶半導體層受到例如鈉金屬等雜質從支承襯底側的擴散而^皮污染。
接下來，參照圖12來描述使用具有SOI結構的襯底所得到的 RFCPU的結構，其作為具有實現非接觸數據傳輸和接收的算術功能的半導體器件的一個示例。圖12示出進行操作以通過無線通信向外部裝置傳送信號以及從外部裝置接收信號的計算機(這種計算機以下稱作RFCPU)的一個示例。RFCPU211具有模擬電路部分212和數字電路部分213。模擬電路部分212具有帶諧振電容器的諧振電路214、整流器電路215、恒壓電路216、復位電路217、振蕩器電路218、解調器電路219、調制器電路220和電源管理電路230。數字電路部分 213具有RF接口 221、控制寄存器222、時鐘控制器223、 CPU接口 224、中央處理器(CPU)225、隨機存取存儲器(RAM)226和只讀存儲器(ROM)227。
具有這種配置的RFCPU 211的操作大致如下。諧振電路214根據天線228所接收的信號來產生感應電動勢。感應電動勢通過整流器電路215存儲在電容器部分229。優(yōu)選地使用例如陶瓷電容器或雙電荷層電容器(electric double layer capacitor)來形成這個電容器部分 229。電容器部分229不需要與RFCPU211集成，并且只要電容器部分229可作為不同部件安裝在RFCPU 211中包含的具有絕緣表面的襯底上即可接受。
復位電路217產生用于復位和初始化數字電路部分213的信號。例如，復位電路217產生作為復位信號的、在電源電壓發(fā)生之后發(fā)生的具有延遲的信號。振蕩器電路218響應恒壓電路216所產生的控制信號而改變時鐘信號的頻率和占空比。使用低通濾波器所形成的解調器電路219使例如所接收的幅度調制(ASK)信號的幅度可變性二進制化。調制器電路220改變幅度調制(ASK)傳輸信號的幅度，并且傳送該信號。調制器電路220通過改變諧振電路214的諧振點來改變通信信號的幅度。時鐘控制器223按照電源電壓或者中央處理器225的消耗電流來產生用于改變時鐘信號的頻率和占空比的控制信號。電源電壓由電源管理電^各230來管理。
從天線228輸入到RFCPU 211的信號由解調器電路219進行解調，然后由RF接口 221分解為控制命令、數據等?？刂泼畲鎯υ?控制寄存器222中?？刂泼畎ㄗx取只讀存儲器227中存儲的數據、將數據寫入隨機存取存儲器226、將算術指令寫入中央處理器225等。中央處理器225經由CPU接口 224來訪問只讀存儲器227、隨機存取存儲器226和控制寄存器222。 CPU接口 224具有根據中央處理器 225請求的地址來生成只讀存儲器227、隨機存取存儲器226和控制寄存器222的任一個的訪問信號的功能。
作為中央處理器225的算術方法，可采用一種方法，其中，只讀存儲器227存儲操作系統(tǒng)(OS)，并且程序在開始操作時被讀取和運行。備選地，可采用一種方法，其中提供了專用算術電路，并使用硬件來進行算術處理。在使用硬件以及軟件的方法中，處理的一部分由專用算術電路來進行，而算術處理的其它部分由中央處理器225使用程序來進行。
上述RFCPU 211可以不僅實現處理速度的提高，而且還實現功耗的降低，因為集成電路使用接合到具有絕緣表面的襯底或者用作支承襯底的絕緣襯底、具有統(tǒng)一晶體取向的單晶半導體層(SOI層)來形成。這使得甚至當供電的電容器部分229縮小尺寸時也有可能確保長時期的操作。另外，由于包含卣素的氧化膜和阻擋層設置在支承襯底與單晶半導體層之間。通過提供包含卣素的氧化膜，局部能級密度降
低，因而可抑制晶體管之間的閾值電壓的變化。通過提供阻擋層，可防止單晶半導體層被從支承襯底側的雜質的擴散所污染。圖12示出 RFCPU的方式，但是例如具有SOI結構的襯底可用于具有通信功能、算術功能和存儲器功能的半導體器件、如IC標簽。
根據這個實施方式的單晶半導體層可接合到用于制造顯示面板的稱作母板玻璃的大尺寸玻璃襯底。圖13示出其中單晶半導體層102接合到用作支承襯底101、用于制造顯示面板的母板玻璃的情況。多個顯示面板取自母板玻璃，并且單晶半導體層102優(yōu)選地接合以匹配
顯示面板122的形成區(qū)域。由于母板玻璃襯底具有比半導體襯底更大的面積，所以優(yōu)選的是，多個單晶半導體層102分別排列在顯示面板 122的形成區(qū)域中，如圖13所示。相應地，即使多個單晶半導體層 102排列在支承襯底101之上，在相鄰的單晶半導體層102之間也可提供充分的空間。每個顯示面板122包括掃描線驅動電路區(qū)域123、信號線驅動電路區(qū)域124和像素形成區(qū)域125。單晶半導體層102接合到支承襯底IOI，以便包括這些區(qū)域。
圖14A和圖14B示出其中使用單晶半導體層來形成像素晶體管的液晶顯示器件的像素的示例。圖14A是像素的平面圖，其中掃描線126與單晶半導體層102相交，并且信號線127和像素電極128連接到單晶半導體層102。圖14B是沿圖14A的線J-K所截取的橫截面圖。
圖14B中，像素晶體管具有堆疊結構，其中阻擋層109、接合層 104、氧化膜103和單晶半導體層102堆疊在支承襯底101之上。像素電極128設置在層間絕緣膜118之上。在設置于層間絕緣膜118的接觸孔中，單晶半導體層102和信號線127相互連接，因此，柱狀隔離件131設置在接觸孔中，以便填充在蝕刻層間絕緣膜118時所產生的凹臺階。反襯底129配備了反電極130。液晶層132在柱狀隔離件 131所形成的空間中形成。
圖15A和圖15B示出包括使用單晶半導體層所形成的像素晶體管的電致發(fā)光顯示器件的示例。圖15A示出像素的平面圖，它具有連接到信號線127的選擇晶體管133以及連接到電源線135、作為像素晶體管的顯示控制晶體管134。這個顯示器件具有一種結構，其中各像素提供有發(fā)光元件，它具有經形成以便在電極之間包含電致發(fā)光材料的層(EL層)。像素電極128連接到顯示控制晶體管134。圖15B 是示出作為這種像素的主要部分的顯示控制晶體管的結構的橫截面圖。
圖15B中，顯示控制晶體管具有堆疊結構，其中阻擋層109、接合層104、氧化膜103和單晶半導體層102堆疊在支承襯底101之上。阻擋層109、接合層104、氧化膜103、單晶半導體層102、層間絕緣膜118等的結構與圖14B相似。像素電極128的周圍部分由絕緣分割層136圍繞。在像素電極128之上形成EL層137。在EL層137 之上形成反電極130。像素部分采用密封樹脂138來填充，并且提供有作為加固板的反襯底129。
在這個實施方式的電致發(fā)光顯示器件中，這類像素以矩陣排列，以形成顯示屏幕。在這種情況下，各像素晶體管的溝道部分使用單晶半導體層102來形成。因此優(yōu)點在于特性從晶體管到晶體管沒有改變，并且發(fā)射發(fā)光從像素到像素沒有改變。因此，發(fā)光元件的亮度通過電流所控制的驅動變得簡易，并且校正晶體管特性的變化的校正電路變得不需要。因此，驅動電路上的負荷可減小。此外，由于例如玻璃等透光襯底可選擇作為支承村底101,所以可形成底部發(fā)光電致發(fā) 光顯示器件，其從支承襯底101側發(fā)出光線。
如上所述，通過使用單晶半導體層，晶體管也可在用于制造顯示面板的母板玻璃之上形成。使用單晶半導體層所形成的晶體管在例如電流驅動能力等許多工作特性方面優(yōu)于使用非晶硅所形成的晶體管；因此晶體管可縮小尺寸。相應地，顯示面板中的像素部分的孔徑比可增加。此外，由于如圖11所示的^f鼓處理器或者如圖12所示的RFCPU 可在具有這種顯示面板的顯示器件中形成，所以顯示器件可配備有作為計算機的功能。此外，可制造能夠無需接觸而進行數據輸入和輸出的顯示器。
通過使用具有根據本發(fā)明的SOI結構的襯底，可形成各種電子裝置。電子裝置的示例包括例如攝像機或數碼相機等相機、導航系統(tǒng)、聲音再現裝置(汽車音頻、音頻部件等)、計算機、游戲機、可攜帶信息終端(移動計算機、蜂窩電話、移動游戲機、電子書等)、具有記錄介質的圖像再現裝置(具體來說是用于再現例如數字多功能光盤(DVD)等記錄介質的內容并且具有用于顯示再現圖像的顯示器的裝置)等。圖16A至圖16C示出根據本發(fā)明的電子裝置的示例。
圖16A示出蟲奪窩電話301的一個示例。蜂窩電話301具有顯示部分302、操作開關303等。在顯示部分302中，可使用參照圖14A 和圖14B所述的液晶顯示器件或者參照圖15A和圖15B所述的電致發(fā)光顯示器件。通過使用這個實施方式的顯示器件，可形成具有極少顯示不均勻并且具有高圖像品質的顯示部分。另外，這個實施方式的半導體器件可用于蜂窩電話301中包含的微處理器或存儲器。
圖16B示出作為音頻裝置的典型示例的數字播放器304。圖16B 所示的數字播放器304具有顯示部分302、操作開關303、耳塞305 等。取代耳機，也可使用頭掛聽筒或無線耳機。在數字播放器304中，這個實施方式的半導體器件可用于存儲音樂信息的存儲器部分或者操作數字播放器304的微處理器。具有這個結構的數字播放器304可實現尺寸和重量的減小。通過將參照圖14A和圖14B所述的液晶顯示器件或者參照圖15A和圖15B所述的電致發(fā)光顯示器件應用于顯示部分302，即使屏幕尺寸大約為0.3英寸至2英寸時，顯示部分302 也可顯示高清晰圖像或文本信息。
34圖16C示出電子書306。這個電子書306具有顯示部分302、操作開關303等。調制解調器可內置，或者可采用其中可無線傳送和接收信息的結構。在電子書306中，這個實施方式的半導體器件可用于存儲信息的存儲器部分或者操作電子書306的微處理器。在存儲器部分，可使用存儲容量為20千兆字節(jié)(GB)至200千兆字節(jié)(GB)的或非 (NOR)類型的非易失性存儲器，用它可存儲和再現圖像或聲音(音樂)。通過將參照圖14A和圖14B所述的液晶顯示器件或者參照圖15A 和圖15B所述的電致發(fā)光顯示器件應用于顯示部分302,顯示部分 302可執(zhí)行高圖像品質的顯示。示例示例1
現在通過示例詳細描述本發(fā)明。本發(fā)明并不局限于示例，不用說，本發(fā)明由權利要求書的范圍來規(guī)定。
示例1示出通過分析為單晶硅襯底提供的氧化膜中包含的氯所得到的結果。
下面描述這個示例中使用的氧化膜(以下又稱作"這個示例的氧化膜，，)的制造方法。熱氧化在包含HC1的氧化氣氛中進行，以在單晶硅襯底上形成厚度為100 nm的氧化膜。熱氧化在其中將150 sccm的氯化氫氣體引入流率5 SLM的氧氣的氣氛中在1000。C進行l(wèi)小時35 分鐘。然后，作為用于測量的上層膜(cap film)，將氧氮化硅膜形成到100 nm的厚度。
在這個示例中，作為比較示例，在沒有添加HC1的氧化氣氛中，單晶硅襯底經過熱氧化，以形成氧化膜(以下稱作對比氧化膜)。熱氧化在5SLM的氧氣的流率并且在1000。C的溫度來進行。注意，熱氧35化的時間設置為2小時40分鐘，以便使得對比氧化膜可具有等于這個示例的氧化膜的厚度。然后，作為用于測量的上層膜，將氧氮化硅膜形成到100nm的厚度。
這個示例的氧化膜和對比氧化膜經過使用二次離子質譜測定 (SIMS)的測量，使得觀測到了氧化膜中包含的氯和氫分布。
圖17和圖18是分別示出在深度方向的Cl濃度的曲線和在深度方向的H濃度的曲線的圖表。注意，在圖17和圖18中，Cl濃度和 H濃度的值僅在氧化膜中才是有效的。
如圖17所示，這個示例的氧化膜中的Cl濃度分布具有梯度。氧化膜中包含的氯分布成使得氯的濃度朝單晶硅襯底與氧化膜之間的界面增加，并且濃度在界面附近最高，大約為4xl02°/cm3。因此，通過在包含HC1的氧化氣氛中對單晶硅襯底進行熱氧化，可形成在氧化膜與單晶硅襯底之間的界面附近的包含許多氯的氧化膜。
注意，從圖18看到，這個示例的氧化膜的H濃度與對比氧化膜的H濃度之間的分布沒有特別差異。示例2
示例2將描述通過以下步驟所形成的晶體管的電特性通過在包含HC1的氣氛中的熱氧化而在單晶硅層上提供氧化膜，并且使用單晶硅層來形成晶體管。
這個示例中使用的晶體管(以下稱作"這個示例的晶體管")具有一種結構，其中氧化膜設置在單晶半導體層上，氧化氮化硅膜和氧化硅膜在氧化膜與玻璃襯底之間形成，并且單晶半導體層接合到玻璃襯底，其中玻璃襯底上形成的氧化硅膜介于其間。氧化膜的厚度為50nm，并且氧化膜通過在包含HC1的氧化氣氛中對單晶半導體層進行熱氧化來形成。氧化硅膜使用四乙氧基硅烷作為有機硅烷氣體通過化學汽相沉積方法來形成。在接合之后，采用能量密度為685 mJ/cm2 或690mJ/cn^的能量束來照射單晶半導體層。此外，進行溝道摻雜以控制閾值。下文中，使用摻雜有l(wèi)xlO"ions/cn^的賦予n型導電的雜質的單晶半導體層所形成的晶體管稱作這個示例的n溝道晶體管，而
使用摻雜有1 x 1017 ions/cm2的賦予p型導電的雜質的單晶半導體層所形成的晶體管為這個示例的p溝道晶體管。
用于對比的晶體管(以下稱作"對比晶體管")具有一種結構，其中氧氮化硅膜在單晶半導體層上形成，氧化氮化硅膜和氧化硅膜在氧氮化硅膜與玻璃襯底之間形成，并且單晶半導體層接合到玻璃村底，其中玻璃襯底上形成的氧化硅膜介于其間。氧氮化硅膜的厚度為50 nm, 以便對應于這個示例的氧化膜的厚度。另外，氧化硅膜通過與這個示例的晶體管相似的方法來形成。在接合之后，采用能量密度為685 mJ/cn^或690 mJ/cm2的能量束來照射單晶半導體層，與形成這個示例的晶體管的方法相似。此外，以一種劑量條件對對比晶體管的單晶
半導體層進行溝道摻雜，這種劑量條件使得對比晶體管具有接近這個示例的晶體管的閾值。下文中，使用摻雜有2xl0"ions/cn^的賦予n 型導電的雜質的單晶半導體層所形成的晶體管稱作對比n溝道晶體管(l),使用摻雜有3xl0"ions/cr^的賦予n型導電的雜質的單晶半導體層所形成的晶體管稱作對比n溝道晶體管(2)，以及使用摻雜有 3xl017 ions/cn^的賦予p型導電的雜質的單晶半導體層所形成的晶體
管是對比p溝道晶體管。
圖19A至圖21B示出通過上述步驟所形成的晶體管的電特性的測量結果。
37圖19A和圖19B是示出閾值電壓(單位是V)的圖表。
圖20A和圖20B示出電子場效應遷移率OFE,單位是cm2/Vs) 的測量結果。從圖20A和圖20B發(fā)現，這個示例的晶體管具有高于對比晶體管的電子場效應遷移率。例如，通過采用能量密度為690 mJ/cm2的能量束進行照射形成的這個示例的n溝道晶體管和這個示例的p溝道晶體管分別具有480 cm2/Vs或更高的電子場效應遷移率和185cn^/Vs或更高的電子場效應遷移率。
圖21A和圖21B是示出亞閾值擺幅(單位是V/decade)的測量結果的圖表。圖21A和圖21B中，存在這個示例的晶體管的亞閾值擺幅低于對比晶體管的趨勢。
從圖19A至圖21B的測量結果看到，使用具有在包含HC1的氣氛中形成的氧化膜的單晶硅層形成的晶體管具有比使用具有氧氮化硅膜的單晶硅層形成的晶體管更高的電子場效應遷移率和更低的亞閾值擺幅。相應地，通過使用具有在包含HC1的氣氛中形成的氧化膜的單晶硅層來形成晶體管，可制造極可靠的半導體器件。
示例3
下面考慮作為本發(fā)明的一個方面的離子照射方法。
在本發(fā)明中，采用由氫(H)衍生的離子(以下稱作"氬離子種類") 來照射單晶半導體襯底。更具體來說，氫氣或者其成分中包含氫的氣體用作源材料；生成氫等離子體；以及采用氫等離子體中的氫離子種類來照射單晶半導體村底。
(氫等離子體中的離子)
在如上所述的這種氫等離子體中，存在例如H+、 H2+和H,等氫離子種類。這里列示氫離子種類的反應過程(形成過程、破壞過程)的反應方程式。
e + H~>e + H+ + e(1)
e + H2 — e + H2+ + e(2)
e + H2 — e +胸* — e + H + H(3)
e + H2+ — e + (H2+)* — e + IT + H(4)
H2+ + H2 — H3+ + H(5)
H2+ + H2 — H++ H + H2(6)
e + H3+ — e + fT + H + H(7)
e + H3+ — H2 + H(8)
e + H3+ — H + H + H(9)
圖22是示意示出上述反應的一部分的能量圖。注意，圖22所示的能量圖只是示意圖，而沒有精確地說明反應的能量關系。
(H/形成過程)
如上所述，主要通過由反應方程式(5)表示的反應過程來產生 H3+。另一方面，作為與反應方程式(5)竟爭的反應，存在由反應方程式(6)表示的反應過程。為了使H3+的量增力。，至少需要反應方程式(5) 的反應比反應方程式(6)的反應更頻繁地發(fā)生(注意，由于還存在其它反應(7)、 (8)和(9)， H3+的量通過這些反應減少，因此，即使反應方程式(5)的反應比反應方程式(6)的反應更頻繁地發(fā)生，&+的量也不一定增加)。相反，當反應方程式(5)的反應比反應方程式(6)的反應更少頻率發(fā)生，則等離子體中的H3+的比例減小。
在以上給出的各反應方程式的右側(最右側)的產物的增加量取決于反應方程式的左側(最左側)的源材料的密度、反應的速率系數等。在這里，實驗證實，當H/的動能低于lleV時，反應方程式(5) 的反應是主要反應(也就是說，反應方程式(5)的速率系數充分高于反應方程式(6)的速率系數)，而當H2+的動能高于大約lleV時，反應方程式(6)的反應是主要反應。
通過電場對帶電粒子施加力，并且?guī)щ娏Ｗ荧@得動能。動能對應于勢能由于電場而減少的量。例如，給定帶電粒子在與另一個粒子碰撞之前得到的動能的量等于由于帶電粒子的移動而丟失的勢能。也就是說，在帶電粒子可在電場中行進長距離而沒有與另一個粒子進行碰撞的情況下，帶電粒子的動能(或者其平均值)趨向于高于該帶電粒子未能這樣做的情況。在粒子的平均自由程很長的情況下，即，在壓強很低的情況下，可顯示朝帶電粒子的動能的增加的這種趨勢。
甚至在平均自由程很短的情況下，如果帶電粒子在行過該路程的同時可獲得大量動能，則帶電粒子的動能也很高。即，可以說，甚至在平均自由程很短的情況下，如果勢差很大，則帶電粒子的動能也很高。
這適用于H2+。假定如同等離子體生成室中那樣存在電場，H2+ 的動能在室內壓強很低的情況下很高，而H2+的動能在室內壓強很高的情況下很低。也就是說，由于反應方程式(6)的反應在室內壓強很低的情況下是主要反應，所以H3+的量趨向于減小，而由于反應方程式(5)的反應在室內壓強很高的情況下是主要反應，所以H3+的量趨向于增加。此外，在等離子體生成區(qū)域中的電場很高的情況下，即，在給定兩點之間的勢差很大的情況下，H/的動能很高，而在相反的情況下，仏+的動能很低。也就是說，由于反應方程式(6)的反應在電場很高的情況下是主要反應，所以H3+的量趨向于減小，而由于反應方程式(5)的反應在電場很低的情況下是主要反應，所以&+的量趨向于增力口。
40(取決于離子源的差異)
在這里描述其中離子種類的比例(特別地，H/的比例)是不同的一
個示例。圖23是圖表，示出從100%氫氣(其中離子源的壓強為4.7xl(T2 Pa)產生的離子的質譜測定的結果。注意，這種質i普測定通過測量從離子源抽取的離子來執(zhí)行。水平軸表示離子質量。在光譜中，質量l 峰值、質量2峰值和質量3峰值分別對應于H+、 H/和H3+。垂直軸表示譜強度，它對應于離子的數量。圖23中，具有不同質量的離子的數量表示為相對比例，其中質量為3的離子的數量定義為100。從圖23中可看到，從離子源產生的離子種類之間的比率、即H+、 H2+ 和H3+之間的比率大約為1:1:8。注意，這種比率的離子也可通過具有產生等離子體的等離子體源部分(離子源)、從等離子體抽取離子束的抽取電極等的離子摻雜設備來產生。
圖24是圖表，示出當使用與用于圖23的情況不同的離子源并且離子源的壓強大約為3xl(T3 Pa時從PH3產生的離子的質譜測定的結果。這種質譜測定的結果集中于氫離子種類。另外，質譜測定通過測量從離子源抽取的離子來執(zhí)行。如同圖23那樣，水平軸表示離子質量，并且質量l峰值、質量2峰值和質量3峰值分別對應于H+、 H2+ 和H/。垂直軸表示與離子的數量對應的i普強度。從圖24中可看到，等離子體中的離子種類之間的比率、即H+、 H/和H/之間的比率大約為37:56:7。注意，雖然圖24示出當源氣體為PH3時所得到的數據，但是氫離子種類之間的比率也與當100%氫氣用作源氣體時大致相同。
在從其中得到圖24所示數據的離子源的情況下，以僅為大約7% 的比例產生H+、 H2+和H3+中的H3+。另一方面，在從其中得到圖23 所示數據的離子源的情況下，H/的比例可高達50%或以上(在上述條件下大約為80%)。這被認為產生于室內的壓強和電場，這在上述考慮中清楚地示出。
(H3+照射機制)
當產生包含如圖23所示的多個離子種類的等離子體并且采用所產生的離子種類來照射單晶半導體襯底而沒有執(zhí)行任何質量分離時，采用各H+、 H/和H3+離子來照射單晶半導體村底的表面。為了從采用離子進行的照射到形成離子引入區(qū)域來再現該機制，考慮下列五種類型的模型。
模型1，其中用于照射的離子種類是H+，它在照射之后仍然是H+(H)。
模型2，其中用于照射的離子種類是H2+，它在照射之后仍然是H2+(H2)。
模型3，其中用于照射的離子種類是H2+,它在照射之后分為兩個H原子(H+離子)。
模型4，其中用于照射的離子種類是H3+,它在照射之后仍然是H3+(H3)。
模型5，其中用于照射的離子種類是H3+，它在照射之后分為三個H原子(H+離子:)。
(模擬結果與測量值的對比)
根據上述模型，模擬采用氫離子種類來照射Si襯底。作為模擬軟件，使用SRIM，即離子在物質內的阻止及范程(是通過蒙特卡洛方法的離子引入過程的才莫擬軟件，TRIM ( Transport of Ions in Matter)的改進版本)。注意，對于計算，執(zhí)行基于模型2的計算，其中由具有兩倍質量的H+代替H2+。另外還執(zhí)行基于模型4的計算，其中由具有三倍質量的H+代替H,。此外還執(zhí)行基于模型3的計算，其中由具有一半動能的H+代替H/;以及基于模型5的計算，其中采用具有三分之一動能的H+代替H3+。
42
注意，SRIM是用于非晶結構的軟件，但是，SRIM可適用于采用高能量以高劑量來執(zhí)行采用氫離子種類的照射的情況。這是因為Si襯底的晶體結構由于氫離子種類與Si原子的碰撞而轉變成非單晶結構。
圖25示出當使用模型1至5來執(zhí)行采用氫離子種類的照射(采用100000個H原子的照射)所得到的計算結果。圖25還示出采用圖23的氫離子種類所照射的Si襯底中的氫濃度(二次離子質譜測定(SIMS)數據)。使用模型1至5所執(zhí)行的計算的結果在垂直軸(右軸)上表示為氫原子的數量，而SIMS數據在垂直軸(左軸)上表示為氫原子的濃度。水平軸表示距離Si襯底表面的深度。如果將作為測量值的SIMS數據與計算結果進行比較，則模型2和4明顯不匹配SIMS數據的峰值，并且在SIMS數據中無法觀測到對應于模型3的峰值。這表明模型2至4的每個的份額比較小?？紤]到離子的動能大約為數千電子伏特，而H-H鍵(H-H bond)能量僅為大約數電子伏特，認為模型2和4的每個的份額很小，因為H/和H/通過與Si原子進行碰撞而大部分上分為H+或H。
相應地，下面將不考慮模型2至4。圖26至圖28分別示出當使用模型l和5來執(zhí)行當采用氫離子種類的照射時(采用100000個H原子的照射)所得到的計算結果。圖26至圖28還分別示出采用圖23的氫離子種類所照射的Si襯底中的氫濃度(SIMS數據)以及擬合到SIMS數據的模擬結果(以下稱作擬合函數)。在這里，圖26示出加速電壓為80kV的情況；圖27示出加速電壓為60kV的情況；以及圖28示出加速電壓為40 kV的情況。注意，使用模型1和5所執(zhí)行的計算的結果表現在作為氫原子數量的垂直軸(右軸)上，而SIMS數據和擬合函數表現在作為氫原子濃度的垂直軸(左軸)上。水平軸表示距離Si襯底表面的深度。
考慮模型1和5，使用下面給出的計算公式來得到擬合函數。注意，在計算公式中，X和Y表示擬合參數，以及V表示體積。(擬合函數)-X/Vx(模型1的數據)+Y/Vx(模型5的數據)
考慮到用于實際照射的離子種類之間的比率(H+:H2+:H3+大約為1:1:8)，還應當考慮H2+的份額(即模型3);但是由于下列原因而從這里給出的考慮中排除模型3:
-由于通過由模型3表示的照射過程所引入的氬量與通過模型5的照射過程所引入的氬量相比非常低，因此，即使不考慮模型3，也不存在顯著影響(在SIMS數據中也沒有出現峰值)。
_模型3 (其峰值位置與模型5接近)很可能被模型5中出現的溝道效應(由于晶格結構引起的原子運動)模糊化，。也就是說，難以估計模型3的擬合參數。這是因為這種模擬假定了非晶Si，并且不考慮由于結晶度帶來的影響。
圖29列示上述擬合參數。在任一加速電壓時，按照模型1所引入的H的量與按照模型5所引入的H的量的比率大約為1:42至l:45(當模型1中的H的量定義為1時，模型5中的H的量大約為42至45)，以及用于照射的離子數量H+(模型l)與H/(模型5)的離子數量的比率大約為1:14至1:15(當模型1中的H+的量定義為1時，模型5中的&+的量大約為14至15)?？紤]到沒有考慮模型3并且計算假定了非晶Si，可以說，得到了與用于實際照射的離子種類之間的比率(H+:H2+:H3+大約為1:1:8)接近的值。
(使用H3+的效果)
通過如圖23所示采用具有較高比例的H3+的氫離子種類來照射襯底，可獲得產生于H3+的多個有益效果。例如，由于H,分為待引
入襯底的H+、 H等，因此，與主要采用H+或H2+的照射的情況相比，
離子引入效率得到提高。這產生半導體襯底生產效率的提高。此外，
由于H+或H的動能在H3+分之后類似地趨向于變低，所以H3+適合于
制造薄半導體層。
注意，本說明書中描述了一種方法，其中使用能夠如圖23所示采用氫離子種類進行輻射的離子摻雜設備，以便有效執(zhí)行采用H/的照射。離子摻雜設備在大面積處理中的使用成本低并且優(yōu)良。因此，通過使用這種離子摻雜設備、采用H/進行照射，可獲得例如半導體特性的改進、面積的增力。、成本降低以及生產效率的提高等顯著效果。另一方面，如果第一優(yōu)先級給予采用H/的照射，則不需要將本發(fā)明理解為局限于使用離子摻雜設備。
本申請基于2007年4月27日向日本專利局提交的日本專利申請序號2007-120288,通過引用將它們的完整內容結合于此。
符號說明
101支承村底120接觸塞
102單晶半導體層121布線
103氧化膜122顯示面板
104接合層123掃描線驅動電路區(qū)
105氧化氮化硅膜124信號線驅動電路區(qū)
106氧氮化硅膜125像素形成區(qū)
108半導體襯底126掃描線
109阻擋層127信號線
110分離層128像素電極
111柵絕緣層129反襯底
112柵電極130反電極
113側壁絕緣層131斗主;]犬隔離件
45114第一雜質區(qū)132液晶層
115第二雜質區(qū)133選擇晶體管
116絕緣層134顯示控制晶體管
117保護膜135電流供應線
118層間絕緣膜136分割層
119接觸孑L137EL層
138密封樹脂212模擬電路部分
148層間絕緣膜213數字電路部分
200微處理器214諧振電路
201算術邏輯單元215整流器電路
202ALU控制器216恒壓電路
203指令解碼器217復位電路
204中斷控制器218振蕩器電路
205時序控制器219解調器電路
206寄存器220調制器電路
207寄存器控制器221RF接口
208總線接口222控制寄存器
209只讀存儲器223時鐘控制器
210ROM接口224CPU接口
211RFCPU225中央處理器
226隨機存取存儲器301蜂窩電話
227只讀存儲器302顯示部分
228天線303操作開關
229電容器部分304數字播放器
230電源管理電路305耳機
306電子書
權利要求
1.一種用于制造半導體器件的方法，包括以下步驟在包含鹵素的氧化氣氛中對半導體襯底進行熱處理，以在所述半導體襯底上形成氧化膜；采用離子來照射所述氧化膜，以在所述半導體襯底中形成分離層；在所述氧化膜之上形成阻擋層；在所述阻擋層之上形成接合層；將所述半導體襯底和具有絕緣表面的襯底重疊，其中所述氧化膜、所述阻擋層和所述接合層介于其間；以及在所述分離層中進行分離，以使得所述半導體襯底的一部分留在具有所述絕緣表面的襯底之上。
2. 如權利要求1所述的用于制造半導體器件的方法，其中，所述半導體襯底是單晶半導體襯底或多晶半導體襯底。
3. 如權利要求1所述的用于制造半導體器件的方法，其中，所述分離層具有多孔結構。
4. 如權利要求1所述的用于制造半導體器件的方法，其中，包含囟素的所述氧化氣氛是其中將HC1加入氧中的氣氛。
5. 如權利要求1所述的用于制造半導體器件的方法，其中，包含卣素的所述氧化氣氛是其中將一種或多種從HF、 NF3、 Hbr、 Cl2、 C1F3、 BC13、 F2和Br2中選取的氣體加入氧中的氣氛。
6. 如權利要求1所述的用于制造半導體器件的方法，其中，所述阻擋層是由從氮化硅膜、氧化氮化硅膜和氧氮化硅膜選取的組所形成的單層或堆疊層。
7. 如權利要求1所述的用于制造半導體器件的方法，其中，所述接合層包括氧化硅。
8. 如權利要求1所述的用于制造半導體器件的方法，其中，所述接合層由TEOS形成。
9. 一種用于制造半導體器件的方法，包括以下步驟在包含卣素的氧化氣氛中對半導體襯底進行熱處理，以在所述半導體襯底上形成氧化膜；采用離子來照射所述氧化膜，以在所述半導體襯底中形成分離層；在具有絕緣表面的襯底之上形成接合層；在形成所述接合層之后，在所述接合層之上形成阻擋層；將所述半導體村底和具有絕緣表面的村底重疊，其中所述氧化膜、所述阻擋層和所述接合層介于其間；以及在所述分離層中進行分離，以通過熱處理而使得所述半導體襯底的一部分留在具有所述絕緣表面的襯底之上。
10. 如權利要求9所述的用于制造半導體器件的方法，其中，所述半導體襯底是單晶半導體村底或多晶半導體襯底。
11. 如權利要求9所述的用于制造半導體器件的方法，其中，所述分離層具有多孔結構。
12. 如權利要求9所述的用于制造半導體器件的方法，其中，包含囟素的所述氧化氣氛是其中將HC1加入氧中的氣氛。
13. 如權利要求9所述的用于制造半導體器件的方法，其中，包含卣素的所述氧化氣氛是其中把從HF、 NF3、 Hbr、 Cl2、 C1F3、 BC13、 F2和Br2中選取的一種或多種氣體加入氧中的氣氛。
14. 如權利要求9所述的用于制造半導體器件的方法，其中，所述阻擋層是由從氮化硅膜、氧化氮化硅膜和氧氮化硅膜選取的組所形成的單層或堆疊層。
15. 如權利要求9所述的用于制造半導體器件的方法，其中，所述接合層包括氧化硅。
16. 如權利要求9所述的用于制造半導體器件的方法，其中，所述接合由TEOS形成。
17. —種用于制造半導體器件的方法，包括以下步驟在包含卣素的氧化氣氛中對半導體襯底進行熱處理，以在所述半導體襯底上形成氧化膜；采用離子來照射所述氧化膜，以在所述半導體襯底中形成分離層；在具有絕緣表面的襯底之上形成阻擋層；在形成所述阻擋層之后，在所述阻擋層之上形成接合層；將所述半導體襯底和具有絕緣表面的襯底重疊，其中所述氧化膜、所述阻擋層和所述接合層介于其間；以及在所述分離層中進行分離，以通過熱處理來使得所述半導體襯底的一部分留在具有所述絕緣表面的襯底之上。
18. 如權利要求17所述的用于制造半導體器件的方法，其中，所述半導體襯底是單晶半導體襯底或多晶半導體襯底。
19. 如權利要求17所述的用于制造半導體器件的方法，其中，所述分離層具有多孔結構。
20. 如權利要求17所述的用于制造半導體器件的方法，其中，包含卣素的所述氧化氣氛是其中將HC1加入氧中的氣氛。
21. 如權利要求17所述的用于制造半導體器件的方法，其中，包含卣素的所述氧化氣氛是其中把從HF、 NF3、 Hbr、 Cl2、 C1F3、 BC13、 F2和Br2中選取的一種或多種氣體加入氧中的氣氛。
22. 如權利要求18所述的用于制造半導體器件的方法，其中，所述阻擋層是由從氮化硅膜、氧化氮化硅膜和氧氮化硅膜選取的組所形成的單層或堆疊層。
23. 如權利要求17所述的用于制造半導體器件的方法，其中，所述接合層包括氧化硅。
24. 如權利要求17所述的用于制造半導體器件的方法，其中，所述接合層由TEOS形成。
25. —種半導體器件，包括具有絕緣表面的襯底；所述襯底之上的絕緣膜；所述絕緣膜之上的阻擋層；所述阻擋層之上的包含囟素的氧化膜；以及所述氧化膜之上的半導體層。
26. 如權利要求25所述的半導體器件，其中，所述囟素離子從 Cl、 Br和F的組中選取。
27. 如權利要求25所述的半導體器件，其中，所述阻擋層是由從氮化硅膜、氧化氮化硅膜和氧氮化硅膜選取的組所形成的單層或堆疊層。
28. 如權利要求25所述的半導體器件，其中，所述絕緣膜包括氧化硅。
29. 如權利要求25所述的半導體器件，其中，所述絕緣膜由TEOS 形成。
30. 如權利要求25所述的半導體器件，其中，所述半導體層是單晶半導體層或多晶半導體層。
31. —種包括如權利要求25所述的半導體器件的微處理器。
32. —種包括如權利要求25所述的半導體器件的RFCPU。
33. —種半導體器件，包括具有絕緣表面的村底；所述襯底之上的阻擋層；所述阻擋層之上的絕緣膜；以及所述絕緣膜之上的包含卣素的氧化膜；以及所述氧化膜之上的單晶半導體層。
34. 如權利要求33所述的半導體器件，其中，所述卣素離子從 Cl、 Br和F的組中選取。
35. 如權利要求33所述的半導體器件，其中，所述阻擋層是由從氮化硅膜、氧化氮化硅膜和氧氮化硅膜選取的組所形成的單層或堆疊層。
36. 如權利要求33所述的半導體器件，其中，所述絕緣膜包括氧化硅。
37. 如權利要求33所述的半導體器件，其中，所述絕緣膜由TEOS形成。
38. 如權利要求33所述的半導體器件，其中，所述半導體層是單晶半導體層或多晶半導體層。
39. —種包括如權利要求33所述的半導體器件的微處理器。
40. —種包括如權利要求33所述的半導體器件的RFCPU。
全文摘要
提供半導體襯底的制造方法，其中接合強度甚至在使用具有低耐熱溫度的襯底、如玻璃襯底時也可提高。在包含鹵素的氧化氣氛中在高于或等于支承襯底的應變點的溫度進行熱處理，使得半導體襯底的表面覆蓋有絕緣膜。分離層在半導體襯底中形成。提供阻擋層。然后，熱處理在以下狀態(tài)中進行在低于或等于支承襯底的溫度，將半導體襯底和支承襯底重疊，其中氧化硅膜介于其間，使得半導體襯底的一部分在分離層被分離。這樣，在支承襯底上形成單晶半導體層。
文檔編號H01L21/02GK101669193SQ20088001398
公開日2010年3月10日申請日期2008年3月21日優(yōu)先權日2007年4月27日
發(fā)明者山崎舜平申請人:株式會社半導體能源研究所

完整全部詳細技術資料下載