專利名稱：合金箔電阻芯片及制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種合金箔電阻芯片及制作方法，尤其涉及一種可用焊錫或金 絲球進行焊接安裝的合金箔電阻芯片及制作方法。
背景技術(shù)：
目前市場上的電阻器即精密合金箔電阻芯片，作為使用焊錫在電路板上迸
行安裝的芯片，如圖l所示為合金箔電阻芯片的結(jié)構(gòu)，該結(jié)構(gòu)主要包括外涂層8、 內(nèi)涂層9、導(dǎo)電體l、電極層4、陶瓷基片3及內(nèi)引線6和外引線7，其中，所述內(nèi) 涂層9覆蓋在所述導(dǎo)電體1與陶瓷基片3的外部，并且在內(nèi)涂層9的外部還包覆有 外涂層8，所述導(dǎo)電體1形成在所述陶瓷基片3上，且該導(dǎo)電體l連接于所述電極 層4，并在所述電極層4上焊接有內(nèi)引線6，所述內(nèi)引線6的另一端搭接焊有外引 線7。
如果安裝所述圖l中的合金箔電阻芯片，首先需要將引出線修剪成一定的 長度才能焊接到電路板上，由于引出線的引出，在本來就不大的空間內(nèi)不利于 安裝使用，而且在安裝后的使用過程中，會由于引出線的長度及焊接的原因， 使電阻器的精度很容易出現(xiàn)漂移，阻值也不穩(wěn)定，導(dǎo)致使用方的組裝合格率低。

發(fā)明內(nèi)容
為解決上述中存在的問題與缺陷，本發(fā)明提供了一種可用焊錫或金絲球進 行焊接安裝的合金箔電阻芯片及制作方法。
本發(fā)明是通過以下技術(shù)方案實現(xiàn)的
本發(fā)明所涉及的一種合金箔電阻芯片，主要包括陶瓷基片、圖案化導(dǎo)電層 及電極層，所述圖案化導(dǎo)電層是由導(dǎo)電部件構(gòu)成，且該導(dǎo)電部件與所述電極層
連接并形成在所述陶瓷基片上。所述合金箔電阻芯片還包括一鍍金層，且該鍍 金層覆蓋在所述電極層的外部并裸露在外表面。所述合金箔電阻芯片可以根據(jù) 陶瓷基片上的導(dǎo)電部件進行阻值調(diào)整，使調(diào)整后的阻值達到所述導(dǎo)電部件的要 求。
所述合金箔電阻芯片的制作方法，該方法包括粘貼合金箔于陶瓷基片上； 形成一種圖案化的電阻體，并對該電阻體進行光刻；形成一電極層，并對該電 極層進行蒸金；形成鍍金電極。所述形成電阻體及形成鍍金電極的過程分別包 括一光刻制程。
所述方法還包括將形成鍍金電極的樣品分割成單元小片；對所述單元小 片進行熱處理；調(diào)整單元小片的阻值。
本發(fā)明提供的技術(shù)方案的有益效果是-
可以實現(xiàn)附著力好的金電極，解決金絲球焊和焊錫的某一種的情況下可以 無障礙地進行安裝的要求，具有使用方便、結(jié)構(gòu)簡單、占用空間小的特點，而 且電阻元件精度高，穩(wěn)定性好。


圖l是現(xiàn)有技術(shù)提供的合金箔電阻芯片結(jié)構(gòu)圖2是合金箔電阻芯片側(cè)面結(jié)構(gòu)圖3是合金箔電阻芯片俯視結(jié)構(gòu)圖4是合金箔電阻芯片的制作方法流程圖5是合金箔電阻芯片在形成電極層的電極示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明 實施方式作進一^^也詳細(xì)描述
如圖2、圖3所示，展示了合金箔電阻芯片的側(cè)面與俯視結(jié)構(gòu)，該結(jié)構(gòu)主要 包括導(dǎo)電部件l、鍍金層2、陶瓷基片3與電極層4，所述導(dǎo)電部件l與所述電極 層4連接并形成在所述陶瓷基片3上。所述鍍金層覆蓋在所述電極層的外部并裸 露在外表面。所述導(dǎo)審部件與所述電極層的下面還設(shè)置一粘貼層IO，并通過該 粘貼層10粘貼在陶瓷基片上，所述粘貼層10主要由環(huán)氧樹脂構(gòu)成；由于電極的 最外層由鍍金層構(gòu)成，所以安裝時可以用焊錫進行焊接或用金絲球進行焊接， 而且不會引起連接的不良或接觸阻抗增大，此外，用戶可以根據(jù)需要使用外涂 層，其中，該外涂層是由硅膠構(gòu)成，并且覆蓋在電阻體的最外層起到耐濕和防 潮的特性，因此，不必?fù)?dān)心外涂層的耐濕特性產(chǎn)生劣化。所述合金箔電阻芯片 的兩角處的電極層覆蓋有鍍金層形成金電極5，并且在該金電極5處使用焊錫或 金絲球?qū)⑺龊辖鸩酒苯影惭b在所需的電路板上，由于外鍍金層與金絲球 焊之間的接觸阻抗很小，所以也很適宜金絲球的焊接，由于無需引線，大大節(jié) 省了板上所用的空間。
如圖4所示，展示了合金箔電阻芯片的制作方法，該方法主要包括
步驟IO粘貼合金箔于陶瓷基片上。
步驟20形成一種圖案化的電阻體，并對該電阻體進行光刻。 步驟30形成一電極層，并對該電極層進行蒸金。 步驟40形成鍍金電極。
所述將粘貼合金箔的陶瓷基片利用圖形復(fù)制和化學(xué)腐蝕相結(jié)合的技術(shù)進 行光刻，并在表面光刻出待刻的電阻圖形以形成電阻體；對所形成的電阻體樣 品再次進行光刻，形成一電極層；其中，所述形成鍍金電極的過程還包括一光 刻制程。
步驟50將形成鍍金電極的樣品分割成單元小片。 步驟60對所述單元小片進行熱處理。 步驟70調(diào)整單元小片的阻值。
所述對單元小片進行熱處理，并對其自然冷卻后進行阻值的調(diào)整，使調(diào)整 后的阻值達到所述導(dǎo)電部件的要求。
如圖5所示，為合金箔電阻芯片在形成電極層的電極示意圖，在將形成的 電阻體樣品用待刻的電極版進行光刻，并在圖形的表面的電極部位刻蝕出圖5 中等同大小的電極41，然后將刻蝕出的電極41進行相應(yīng)的處理，得出理想的電 極。
本實施例提供的合金箔電阻芯片及制作方法，通過將電極做成了鍍金層的 合金箔電阻芯片，而且由于鍍金層的焊錫潤性好，所以該安裝方法很適宜于焊 錫與金絲球焊接，不僅克服了原有精密合金箔電阻芯片的不利于安裝與可靠性 不高及使用方組裝合格率低的缺點，而且也方便用戶安裝使用，節(jié)省了空間， 提高了產(chǎn)品可靠性，也提高了使用方組裝合格率。
以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局 限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易 想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護 范圍應(yīng)該以權(quán)利要求的保護范圍為準(zhǔn)。
權(quán)利要求
1、一種合金箔電阻芯片，主要包括陶瓷基片、圖案化導(dǎo)電層及電極層，其特征在于，所述圖案化導(dǎo)電層是由導(dǎo)電部件構(gòu)成，且該導(dǎo)電部件與所述電極層連接并形成在所述陶瓷基片上。
2、 根據(jù)權(quán)利要求l所述的合金箔電阻芯片，其特征在于，所述合金箔電阻 芯片還包括一鍍金層與一粘貼層，所述鍍金層覆蓋在所述電極層的外部并裸露 在外表面；所述粘貼層設(shè)置在所述導(dǎo)電層及電極層的下面，并通過所述粘貼層 粘貼在所述陶瓷基片上。
3、 根據(jù)權(quán)利要求1或2所述的合金箔電阻芯片，其特征在于，所述合金箔 電阻芯片可以根據(jù)陶瓷基片上的導(dǎo)電部件進行阻值調(diào)整，使調(diào)整后的阻值達到 所述導(dǎo)電部件的要求。
4、 一種合金箔電阻芯片的制作方法，其特征在于，該方法包括-粘貼合金箔于陶瓷基片上；形成一種圖案化的電阻體，并對該電阻體進行光刻； 形成一電極層，并對該電極層進行蒸金； 形成鍍金電極。
5、 根據(jù)權(quán)利要求4所述的合金箔電阻芯片的制作方法，其特征在于，所述形成電阻體及形成鍍金電極的過程分別包括一光刻制程。
6、 根據(jù)權(quán)利要求4所述的合金箔電阻芯片的制作方法，其特征在于，所述 方法還包括將形成鍍金電極的樣品分割成單元小片；對所述單元小片進行熱處理；調(diào)整單元小片的阻值。
全文摘要
本發(fā)明公開了一種合金箔電阻芯片及制作方法，該芯片主要包括陶瓷基片、圖案化導(dǎo)電層、電極層及鍍金層，所述圖案化導(dǎo)電層是由導(dǎo)電部件構(gòu)成，且該導(dǎo)電部件與所述電極層連接并形成在所述陶瓷基片上，所述鍍金層覆蓋在所述電極層的外部并裸露在外表面。該方法包括粘貼合金箔于陶瓷基片上；形成一種圖案化的電阻體，并對該電阻體進行光刻；形成一電極層，并對該電極層進行蒸金；形成鍍金電極。本發(fā)明適用于金絲球或焊錫的焊接安裝，不僅方便了用戶的安裝使用，節(jié)省了空間，提高了產(chǎn)品的可靠性，而且提高了用戶的組裝合格率。
文檔編號H01C17/24GK101354934SQ20081022253
公開日2009年1月28日 申請日期2008年9月19日 優(yōu)先權(quán)日2008年9月19日
發(fā)明者鋼 林, 芳 焦 申請人:北京七一八友晟電子有限公司