專利名稱：電子器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件及其制造方法，并且本發(fā)明涉及以下這種 電子器件和該電子器件的制造方法，即該電子器件包括堆疊在配線 基板上的多個(gè)半導(dǎo)體芯片和密封這些多個(gè)半導(dǎo)體芯片的密封樹脂。
背景技術(shù)：
圖1是現(xiàn)有技術(shù)的電子器件的剖視圖。參考圖1，現(xiàn)有技術(shù)的電子元件200具有配線基板201、半導(dǎo)體 芯片202-204、密封樹脂205和外部連接端子206。配線基板201具有芯基板211、導(dǎo)通部212、焊盤213和216以 及阻焊層214和217。芯基板211是一種板狀的并且具有通孔219的基板。導(dǎo)通部212 布置在通孔219中。導(dǎo)通部212的上端與焊盤213連接，導(dǎo)通部212 的下端與焊盤216連接。焊盤213布置在芯基板211的上表面211A 上。焊盤213與導(dǎo)通部212的上端連接。連接在焊盤213上的金屬線 222與半導(dǎo)體芯片202電連接。阻焊層214布置在芯基板211的上表面211A上，并使焊盤213 露出。焊盤216布置在芯基板211的下表面211B上。焊盤216與導(dǎo) 通部212的下端連接。外部連接端子206布置在焊盤216上。阻焊層 217布置在芯基板211的下表面211B上，并使焊盤216露出。半導(dǎo)體芯片202具有半導(dǎo)體基板226、半導(dǎo)體集成電路227、電 極焊盤228和保護(hù)膜229。半導(dǎo)體集成電路227布置在半導(dǎo)體基板226 的上表面?zhèn)取ｋ姌O焊盤228布置在半導(dǎo)體集成電路227上并與半導(dǎo)體 集成電路227電連接。連接在配線基板201的焊盤213上的金屬線 222與電極焊盤228連接。因此，半導(dǎo)體芯片202與配線基板201電 連接。保護(hù)膜229布置在半導(dǎo)體集成電路227上，并使電極焊盤228
露出。具有上述構(gòu)造的半導(dǎo)體芯片202是通過短路開路測試(short open test)的芯片。然而，半導(dǎo)體芯片202是沒有進(jìn)行功能檢驗(yàn)(具 體地說，是對布置在半導(dǎo)體芯片202中的半導(dǎo)體集成電路227進(jìn)行的 操作檢查(例如，檢査存在或不存在讀取錯(cuò)誤))的芯片。也就是說， 半導(dǎo)體芯片202不是確好芯片(KGD， Known Good Die)。通過粘 貼在半導(dǎo)體基板226的下表面上的粘性層232將半導(dǎo)體芯片202粘接 在配線基板201的阻焊層214上。半導(dǎo)體芯片203具有半導(dǎo)體基板234、半導(dǎo)體集成電路235、電 極焊盤236和保護(hù)膜237。半導(dǎo)體集成電路235布置在半導(dǎo)體基板234 的上表面?zhèn)取ｋ姌O焊盤236布置在半導(dǎo)體集成電路235上并與半導(dǎo)體 集成電路235電連接。連接在半導(dǎo)體芯片202的電極焊盤228上的金 屬線223與連接在半導(dǎo)體芯片204的電極焊盤244上的金屬線224 都與電極焊盤236連接。因此，半導(dǎo)體芯片203與半導(dǎo)體芯片202 和204電連接。保護(hù)膜237布置在半導(dǎo)體集成電路235上，并使電極 焊盤236露出。具有上述構(gòu)造的半導(dǎo)體芯片203是通過短路開路測試 的芯片。然而，半導(dǎo)體芯片203是沒有進(jìn)行功能檢驗(yàn)(具體地說，是 對布置在半導(dǎo)體芯片203中的半導(dǎo)體集成電路235進(jìn)行的操作檢查 (例如，檢査存在或不存在讀取錯(cuò)誤))的芯片。也就是說，半導(dǎo)體 芯片203不是KGD (Known Good Die)。通過粘貼在半導(dǎo)體基板 234的下表面上的粘性層232將半導(dǎo)體芯片203粘接在半導(dǎo)體芯片 202的保護(hù)膜229上。半導(dǎo)體芯片204具有半導(dǎo)體基板242、半導(dǎo)體集成電路243、電 極焊盤244和保護(hù)膜245。半導(dǎo)體集成電路243布置在半導(dǎo)體基板242 的上表面?zhèn)?。電極焊盤244布置在半導(dǎo)體集成電路243上并與半導(dǎo)體 集成電路243電連接。連接在半導(dǎo)體芯片203的電極焊盤236上的金 屬線224與電極焊盤244連接。因此，半導(dǎo)體芯片204與半導(dǎo)體芯片 203電連接。保護(hù)膜245布置在半導(dǎo)體集成電路243上，并使電極焊 盤244露出。具有上述構(gòu)造的半導(dǎo)體芯片204是通過短路開路測試的 芯片。然而，半導(dǎo)體芯片204是沒有進(jìn)行功能檢驗(yàn)(具體地說，是對 布置在半導(dǎo)體芯片204中的半導(dǎo)體集成電路243進(jìn)行的操作檢查(例
如，檢査存在或不存在讀取錯(cuò)誤))的芯片。也就是說，半導(dǎo)體芯片204不是KGD (Known Good Die)。通過粘貼在半導(dǎo)體基板242的 下表面上的粘性層232將半導(dǎo)體芯片204粘接在半導(dǎo)體芯片203的保 護(hù)膜237上。例如，可以使用NAND型閃存儲(chǔ)器作為半導(dǎo)體芯片 202-204。密封樹脂205布置在配線基板201上，以便密封堆疊的半導(dǎo)體 芯片202-204和金屬線222-224。例如，可以使用具有熱固性的模塑 樹脂作為密封樹脂205。外部連接端子206設(shè)置在配線基板201的焊盤216上。外部連 接端子206是與例如母板等安裝基板(未示出)電連接的端子。例如， 可以使用焊料凸點(diǎn)作為外部連接端子206。圖2至圖7是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖。在 圖2至圖7中，與現(xiàn)有技術(shù)的電子器件200的元件相同的元件用相同 的附圖標(biāo)記表示。首先，在圖2所示步驟中，通過已知技術(shù)制成配線基板201。接 下來，在圖3所示步驟中，制備多個(gè)半導(dǎo)體芯片202-204。多個(gè)半導(dǎo) 體芯片202-204為不是KGD (Known Good Die)的半導(dǎo)體芯片。然后，在圖4所示步驟中，在布置于半導(dǎo)體芯片202-204中的 半導(dǎo)體基板226、 234和242的下表面上粘貼粘性層232。然后，在 圖5所示步驟中，把其上形成有粘性層232的半導(dǎo)體芯片202-204順 序地粘貼在配線基板201上，此后，使用金屬線222-224進(jìn)行配線基 板201與半導(dǎo)體芯片202-204之間的引線接合連接。然后，在圖6所示步驟中，使用密封樹脂205 (例如，模塑樹脂) 密封半導(dǎo)體芯片202-204和金屬線222-224。具體地說，例如，形成 處于部分固化狀態(tài)的密封樹脂205，同時(shí)使用金屬模具施加高壓(例 如，5MPa至10MPa)，之后，加熱處于部分固化狀態(tài)的密封樹脂 205 (例如，180°C)并使密封樹脂205固化。然后，在圖7所示步驟中，在配線基板201的焊盤216上形成 外部連接端子206 (例如，焊料凸點(diǎn))。從而制成了電子器件200 (例 如，見未經(jīng)審查的日本專利申請公開出版物No. 2007-5800)。
然而，在現(xiàn)有技術(shù)的電子器件200中，將不是KGD(Known Good Die)的半導(dǎo)體芯片202-204堆疊在配線基板201上，因而存在電子 器件200的成品率降低的問題。此外，將半導(dǎo)體芯片202-204堆疊在配線基板201上，然后， 形成處于部分固化狀態(tài)的密封樹脂205，同時(shí)使用金屬模具施加高壓 (例如，5 MPa至lO MPa)，然后，加熱處于部分固化狀態(tài)的密封 樹脂205 (例如，18(TC)，從而使密封樹脂205固化，并且完成了 封裝處理。結(jié)果，由于受到在密封樹脂205形成步驟中的高壓或高溫 等因素的影響，所以半導(dǎo)體芯片202-204被損壞，因而降低了電子器 件200的成品率。發(fā)明內(nèi)容本發(fā)明的示例性實(shí)施例提供了一種電子器件和這種電子器件的 制造方法，其中，通過在密封樹脂形成步驟之前對每一個(gè)半導(dǎo)體芯片 事先進(jìn)行晶圓級(jí)封裝(WLP， Wafer Level Package)封裝處理并形成 KGD之后將半導(dǎo)體芯片堆疊在配線基板上的方式來提高電子器件的 成品率。根據(jù)本發(fā)明的一個(gè)方面，提供了一種電子器件，包括 多個(gè)半導(dǎo)體器件，每個(gè)半導(dǎo)體器件都具有半導(dǎo)體芯片，其具有電極焊盤；內(nèi)部連接端子，其布置在電極焊盤上；樹脂層，其布置 在半導(dǎo)體芯片的形成有電極焊盤的表面上并使內(nèi)部連接端子露出；以及配線圖案，其布置在樹脂層上并與內(nèi)部連接端子連接；配線基板，其上堆疊有多個(gè)半導(dǎo)體器件，所述配線基板通過配 線圖案與多個(gè)半導(dǎo)體器件電連接；以及密封樹脂，用于密封堆疊在配線基板上的多個(gè)半導(dǎo)體器件， 其中，所述多個(gè)半導(dǎo)體器件是在堆疊在所述配線基板上之前所 進(jìn)行的電氣檢驗(yàn)和功能檢驗(yàn)中被判定為良品的半導(dǎo)體器件。根據(jù)本發(fā)明，將在堆疊在配線基板上之前所進(jìn)行的電氣檢驗(yàn)和 功能檢驗(yàn)中被判定為良品的多個(gè)半導(dǎo)體器件(KGD， Known Good Die)堆疊在配線基板上，其中，所述多個(gè)半導(dǎo)體器件具有樹脂層和 配線圖案，樹脂層布置在半導(dǎo)體芯片的形成有電極焊盤的表面上并使 內(nèi)部連接端子露出，配線圖案布置在樹脂層上并與內(nèi)部連接端子連 接，從而可以提高電子器件的成品率。此外，因?yàn)樵谛纬擅芊鈽渲埃谛纬膳渚€圖案和樹脂層時(shí) 的高溫或高壓等施加在布置在被判定為良品的多個(gè)半導(dǎo)體器件中的 半導(dǎo)體芯片上。所以，布置在多個(gè)半導(dǎo)體器件中的半導(dǎo)體芯片變得能 夠抵抗因受到在形成密封樹脂時(shí)的壓力或溫度等因素的影響(封裝處 理過程的影響)而造成的損壞，從而可以提高電子器件的成品率。根據(jù)本發(fā)的另一方面，提供了電子器件的制造方法，所述電子 器件包括多個(gè)半導(dǎo)體器件；配線基板，其上堆疊有多個(gè)半導(dǎo)體器件； 以及密封樹脂，其用于密封堆疊在配線基板上的多個(gè)半導(dǎo)體器件，所 述方法包括半導(dǎo)體器件形成步驟，形成多個(gè)半導(dǎo)體器件；良品半導(dǎo)體器件獲得步驟，對所述多個(gè)半導(dǎo)體器件進(jìn)行電氣檢 驗(yàn)和功能檢驗(yàn)，以獲得被判定為良品的多個(gè)半導(dǎo)體器件；半導(dǎo)體器件堆疊步驟，將所述被判定為良品的多個(gè)半導(dǎo)體器件 堆疊在配線基板上；電連接步驟，在半導(dǎo)體器件堆疊步驟之后，在所述配線基板與 所述被判定為良品的多個(gè)半導(dǎo)體器件之間進(jìn)行電連接；以及密封樹脂形成步驟，在電連接步驟之后，用密封樹脂密封所述 被判定為良品的多個(gè)半導(dǎo)體器件。根據(jù)本發(fā)明，對具有樹脂層和配線圖案的多個(gè)半導(dǎo)體器件進(jìn)行 電氣檢驗(yàn)和功能檢驗(yàn)，從而獲得被判定為良品的多個(gè)半導(dǎo)體器件，其 中，樹脂層布置在半導(dǎo)體芯片的形成有電極焊盤的表面上并使內(nèi)部連 接端子露出，配線圖案布置在樹脂層上并與內(nèi)部連接端子連接，然后， 把被判定為良品的多個(gè)半導(dǎo)體器件(確好芯片(KGD， Known Good Die))堆疊在配線基板上，然后，在配線基板與堆疊的半導(dǎo)體器件 之間進(jìn)行電連接，此后，用密封樹脂密封多個(gè)半導(dǎo)體器件，從而可以 提高電子器件的成品率。此外，因?yàn)樵谛纬擅芊鈽渲?，在形成配線圖案和樹脂層時(shí)
的高溫或高壓等施加在布置在被判定為良品的多個(gè)半導(dǎo)體器件中的 半導(dǎo)體芯片上。所以，布置在多個(gè)半導(dǎo)體器件中的半導(dǎo)體芯片變得能 夠抵抗因受到在形成密封樹脂時(shí)的壓力或溫度等因素影響(封裝處理 過程的影響)而造成的損壞，從而可以提高電子器件的成品率。根據(jù)本發(fā)明，可以通過防止在包括密封樹脂形成步驟在內(nèi)的封 裝處理過程中損壞半導(dǎo)體芯片來提高電子器件的成品率。從下面的詳細(xì)描述、附圖以及權(quán)利要求書中可以清楚地看出其 他特征和優(yōu)點(diǎn)。


圖1是現(xiàn)有技術(shù)的電子器件的剖視圖.圖2是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖(第一步)。 圖3是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖(第二步)。 圖4是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖(第三步)。 圖5是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖(第四步)。 圖6是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖(第五步)。 圖7是示出現(xiàn)有技術(shù)的電子器件的制造步驟的視圖(第六步)。 圖8是根據(jù)本發(fā)明實(shí)施例的電子器件的剖視圖。 圖9是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖(第 一步)。圖10是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第二步)。圖11是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第三步)。圖12是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第四步)。圖13是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第五步)。圖14是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第六步)。
圖15是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第七步)。圖16是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第八步)。圖17是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖(第九步)。圖18是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十步)。圖19是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十一步)。圖20是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十二步)。圖21是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十三步)。圖22是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十四步)。圖23是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十五步)。圖24是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的視圖 (第十六步)。
具體實(shí)施方式
下面參考附圖描述本發(fā)明的實(shí)施例。 (實(shí)施例)圖8是根據(jù)本發(fā)明實(shí)施例的電子器件的剖視圖。 參考圖8，本實(shí)施例的電子器件IO具有配線基板11、多個(gè)半導(dǎo) 體器件12-1至12-3、密封樹脂13和外部連接端子14。配線基板11具有芯基板21、導(dǎo)通部22、焊盤23、阻焊層24 和28、防擴(kuò)散膜25以及用于外部連接的焊盤27。芯基板21是板狀 的并且具有通孔29的基板。例如，可以使用玻璃環(huán)氧樹脂或FR-4
作為芯基板21的材料。導(dǎo)通部22布置在通孔29中。導(dǎo)通部22的上 端與焊盤23連接，導(dǎo)通部22的下端與用于外部連接的焊盤27連接。 導(dǎo)通部22是在焊盤23與用于外部連接的焊盤27之間建立電連接的 導(dǎo)通部。焊盤23布置在導(dǎo)通部22的上表面和芯基板21的上表面21A上。 焊盤23與導(dǎo)通部22連接，并且通過金屬線16和防擴(kuò)散膜25與半導(dǎo) 體器件12-1電連接。阻焊層24布置成覆蓋芯基板21的上表面21A。阻焊層24具有 使焊盤23的上表面露出的開口部分。防擴(kuò)散膜25布置成覆蓋焊盤23的上表面。防擴(kuò)散膜25與電連 接在半導(dǎo)體器件12-1上的金屬線16連接。例如，可以使用通過將 Ni層和Au層順序地設(shè)置在焊盤23上所形成的Ni/Au膜作為防擴(kuò)散 膜25。用于外部連接的焊盤27布置在導(dǎo)通部22的下表面和芯基板21 的下表面21B上。因此，用于外部連接的焊盤27與導(dǎo)通部22連接。阻焊層28布置成覆蓋芯基板21的下表面21B。阻焊層28具有 使用于外部連接的焊盤27的下表面露出的開口部分。半導(dǎo)體器件12-1具有半導(dǎo)體芯片31、內(nèi)部連接端子32、樹脂 層33、配線圖案35、偽圖案36、阻焊層37和防擴(kuò)散膜38。半導(dǎo)體芯片31具有半導(dǎo)體基板41、半導(dǎo)體集成電路42、電極 焊盤43和保護(hù)膜44。半導(dǎo)體基板41是板狀基板。例如，可以使用 硅基板作為半導(dǎo)體基板41。在使用硅基板作為半導(dǎo)體基板41的情況 下，半導(dǎo)體基板41的厚度可以設(shè)為例如50pm至100nm。半導(dǎo)體集成電路42布置在半導(dǎo)體基板41的上表面41A側(cè)。半 導(dǎo)體集成電路42是由擴(kuò)散層、絕緣層、導(dǎo)通部和配線(未示出)構(gòu) 成的電路。電極焊盤43布置在半導(dǎo)體集成電路42上。電極焊盤43與布置 在半導(dǎo)體集成電路42中的擴(kuò)散層、導(dǎo)通部和配線(均未示出)電連 接。保護(hù)膜44布置在半導(dǎo)體集成電路42上，并使電極焊盤43露出。
保護(hù)膜44是用于保護(hù)半導(dǎo)體集成電路42的薄膜。例如，可以使用 SiN膜或PSG膜作為保護(hù)膜44。此外，可以在例如SiN膜或PSG膜 等薄膜上形成聚酰亞胺膜。內(nèi)部連接端子32布置在電極焊盤43上。內(nèi)部連接端子32通過 電極焊盤43與半導(dǎo)體集成電路42電連接。內(nèi)部連接端子32的上表 面32A形成為大致平的表面并且與配線圖案35連接。內(nèi)部連接端子 32的高度可以設(shè)為例如10Mm至6(Hrni。例如，可以使用Au凸點(diǎn)或 者由通過非電解電鍍法形成的Ni膜和覆蓋該Ni膜的Au膜構(gòu)成的金 屬凸點(diǎn)作為內(nèi)部連接端子32。例如，可以通過結(jié)合法或電鍍法形成 Au凸點(diǎn)。例如，可以通過如下方式形成內(nèi)部'連接端子32的大致平的上表 面32A， gP:在形成樹脂層33以覆蓋內(nèi)部連接端子32之后，使用施 加有高壓的平板來按壓內(nèi)部連接端子32的上端和樹脂層33。樹脂層33布置在保護(hù)膜44上，以覆蓋內(nèi)部連接端子32的上表 面32A。樹脂層33的上表面33A形成為與內(nèi)部連接端子32的上表 面32A大致齊平。例如，可以使用具有熱固性的片狀樹脂(例如， 非導(dǎo)電膜(NCF， Non Conductive Film))、糊狀樹脂(例如，非導(dǎo) 電糊(NCP， Non Conductive Paste))或者各向異性導(dǎo)電樹脂(例如， 各向異性導(dǎo)電膜(ACF， Anisotropic Conductive Film))作為樹脂層 33。樹脂層33的厚度可以設(shè)為例如l(Him至60pm。在使用具有熱固 性的片狀樹脂的情況下，例如，可以使用180'C作為固化樹脂層33 時(shí)的加熱溫度。配線圖案35布置在內(nèi)部連接端子32的上表面32A和樹脂層33 的上表面33A上。因此，配線圖案35與內(nèi)部連接端子32電連接。 配線圖案35具有連接部分48和檢驗(yàn)用的焊盤49。連接部分48通過 防擴(kuò)散膜38與金屬線16和17電連接。檢驗(yàn)用的焊盤49位于與連接 部分48分開的位置。檢驗(yàn)用的焊盤49是用于測試的焊盤，在使用探 測設(shè)備(未示出)——即用于進(jìn)行電氣檢驗(yàn)和功能檢驗(yàn)的檢驗(yàn)設(shè) 備一~"對半導(dǎo)體器件12-1進(jìn)行檢驗(yàn)時(shí)，布置在探測設(shè)備中的探針抵 靠在該檢驗(yàn)用的焊盤上。另外，功能檢驗(yàn)是指一種檢驗(yàn)，例如，對布
置在半導(dǎo)體芯片31中的半導(dǎo)體集成電路42進(jìn)行的操作檢査(例如檢 查存在或不存在讀取錯(cuò)誤))。通過將檢驗(yàn)用的焊盤49布置在與內(nèi)部連接端子32電連接的配 線圖案35中，其中在對半導(dǎo)體器件12-1進(jìn)行電氣檢驗(yàn)時(shí)，探測設(shè)備 的探針抵靠在焊盤49上，探針就不會(huì)損壞連接部分48，從而可以提 高配線圖案35與金屬線16-18之間的電連接的可靠性。例如，可以使用Cu膜作為具有上述構(gòu)造的配線圖案35的材料。 在使用Cu作為配線圖案35的材料的情況下，配線圖案35的厚度可 以設(shè)為例如5pm至15pm。偽圖案36布置在樹脂層33的未布置配線圖案35的部分的上表 面33A上。偽圖案36由與配線圖案35相同的材料構(gòu)成，并且其厚 度與配線圖案35基本相同。通過將由與配線圖案35相同材料構(gòu)成的偽圖案36布置在樹脂 層33的未布置配線圖案35的部分上，并且將偽圖案36的厚度設(shè)為 與配線圖案35基本相同，可以減少在半導(dǎo)體器件12-1中發(fā)生的翹曲 變形。因此，有利于將半導(dǎo)體器件12-1堆疊配線基板11上。阻焊層37布置在樹脂層33的上表面33A上，以覆蓋偽圖案36 和配線圖案35的除了連接部分48和檢驗(yàn)用焊盤49以外的部分。阻 焊層37具有使連接部分48的上表面露出的開口部分和使檢驗(yàn)用的焊 盤49的上表面露出的開口部分。防擴(kuò)散膜38布置在連接部分48和檢驗(yàn)用的焊盤49上。與配線 基板11的焊盤23電連接的金屬線16和與半導(dǎo)體器件12-2電連接的 金屬線17都連接在防擴(kuò)散膜38上。因此，在半導(dǎo)體器件12-1中形 成了與半導(dǎo)體器件12-2和配線基板11的引線接合連接。例如，可以 使用通過將Ni層和Au層順序地設(shè)置在連接部分48和檢驗(yàn)用的焊盤 49上而形成的Ni/Au膜作為防擴(kuò)散膜38。在使用Ni/Au膜作為防擴(kuò) 散膜38的情況下，Ni層的厚度可以設(shè)為例如2pm至5pm。在這種 情況下，Au層的厚度可以設(shè)為例如lpm。通過粘貼在半導(dǎo)體基板41的下表面41B上的粘性片51 (具體 為例如芯片貼裝膜)將具有上述構(gòu)造的半導(dǎo)體器件12-1粘接在配線
基板11的阻焊層24上。半導(dǎo)體器件12-1是在粘接到配線基板11上 之前所進(jìn)行的電子檢驗(yàn)和功能檢驗(yàn)中被判定為良品的半導(dǎo)體器件(KGD， Known Good Die)。半導(dǎo)體器件12-2具有與半導(dǎo)體器件12-1的構(gòu)造類似的構(gòu)造。通 過粘貼在半導(dǎo)體基板41的下表面上的粘性片51將半導(dǎo)體器件12-2 粘接在半導(dǎo)體器件12-1的阻焊層37上。半導(dǎo)體器件12-2呈階梯狀 地設(shè)置在半導(dǎo)體器件12-1上，以露出布置在半導(dǎo)體器件12-1的連接 部分48上的防擴(kuò)散膜38。布置在半導(dǎo)體器件12-2的連接部分48上 的防擴(kuò)散膜38通過金屬線17和18與半導(dǎo)體器件12-1和12-3電連 接。也就是說，在半導(dǎo)體器件12-2與半導(dǎo)體器件12-1和12-3之間形 成引線接合連接。具有上述構(gòu)造的半導(dǎo)體器件12-2是在粘接到半導(dǎo)體器件12-1上 之前所進(jìn)行的電子檢驗(yàn)和功能檢驗(yàn)中被判定為良品的半導(dǎo)體器件 (KGD， Known Good Die)。半導(dǎo)體器件12-3具有與半導(dǎo)體器件12-1的構(gòu)造類似的構(gòu)造。通 過粘貼在半導(dǎo)體基板41的下表面上的粘性片51將半導(dǎo)體器件12-3 粘接在半導(dǎo)體器件12_2的阻焊層37上。半導(dǎo)體器件12-3呈階梯狀 地設(shè)置在半導(dǎo)體器件12-2上，并露出布置在半導(dǎo)體器件12-2的連接 部分48上的防擴(kuò)散膜38。布置在半導(dǎo)體器件12-3的連接部分48上 的防擴(kuò)散膜38通過金屬線18與半導(dǎo)體器件12-2電連接。也就是說， 在半導(dǎo)體器件12-3與半導(dǎo)體器件12-2之間形成引線接合連接。具有上述構(gòu)造的半導(dǎo)體器件12-3是在粘接到半導(dǎo)體器件12-2上 之前所進(jìn)行的電子檢驗(yàn)和功能檢驗(yàn)中被判定為良品的半導(dǎo)體器件 (KGD， Known Good Die)。半導(dǎo)體器件12-1至12-3被堆疊成階梯狀。通過將事先被判定為良品并且具有樹脂層33和配線圖案35的 半導(dǎo)體器件12-1至12-3以階梯狀堆疊在配線基板11上，其中，樹 脂層33布置在半導(dǎo)體芯片31的形成有電極焊盤43的表面上并使設(shè) 置在電極焊盤43上的內(nèi)部連接端子32露出，配線圖案35布置在樹 脂層33上并與內(nèi)部連接端子32連接，可以提高電子器件IO的成品率。此外，因?yàn)樵谛纬擅芊鈽渲?3之前，在形成配線圖案35和樹脂層33時(shí)，由于在高溫或高壓等條件下進(jìn)行封裝處理而產(chǎn)生的負(fù)荷 施加在布置在事先被判定為良品的多個(gè)半導(dǎo)體器件12-1至12-3中的 半導(dǎo)體芯片31上，所以布置在事先被判定為良品的多個(gè)半導(dǎo)體器件 12-1至12-3中的半導(dǎo)體芯片31變得能夠抵抗損壞，從而可以提高電 子器件10的成品率。密封樹脂13布置在配線基板11上，以密封金屬線16-18和堆 疊起來的半導(dǎo)體器件12-1至12-3。例如，可以使用具有熱固性的模 塑樹脂(例如，環(huán)氧樹脂)作為密封樹脂13。外部連接端子14設(shè)置在配線基板11的用于外部連接的焊盤27 上。外部連接端子14是與例如母板等安裝基板(未示出)電連接的 端子。例如，可以使用焊料凸點(diǎn)作為外部連接端子14。根據(jù)本實(shí)施例的電子器件，將事先被判定為良品并且具有樹脂 層33和配線圖案35的半導(dǎo)體器件12-1至12-3 (KGD， Known Good Die)以階梯狀堆疊在配線基板11上，其中，樹脂層33布置在半導(dǎo) 體芯片31的形成有電極焊盤43的表面上并使設(shè)置在電極焊盤43上 的內(nèi)部連接端子32露出，配線圖案35布置在樹脂層33上并與內(nèi)部 連接端子32連接，從而可以提高電子器件10的成品率。此外，因?yàn)樵谛纬擅芊鈽渲?3之前，在形成配線圖案35和樹 脂層33時(shí)，由于在高溫或高壓等條件下進(jìn)行封裝處理而產(chǎn)生的負(fù)荷 施加在布置在事先被判定為良品的多個(gè)半導(dǎo)體器件12-1至12-3中的 半導(dǎo)體芯片31上，所以布置在事先被判定為良品的多個(gè)半導(dǎo)體器件 12-1至12-3中的半導(dǎo)體芯片31變得能夠抵抗因受到在形成密封樹脂 13時(shí)的壓力和溫度等因素影響而造成的損壞，從而可以提高電子器 件10的成品率。圖9至圖24是示出根據(jù)本發(fā)明實(shí)施例的電子器件的制造步驟的 視圖。在圖9至圖24中，與本實(shí)施例的電子器件10的元件相同的元 件用相同的附圖標(biāo)記表示。此外，在圖9至圖17中，B表示切塊機(jī) 或切片機(jī)切割半導(dǎo)體基板61的位置(以下稱為"切割位置B")。
首先，在圖9所示步驟中，制備具有多個(gè)半導(dǎo)體器件形成區(qū)域A的半導(dǎo)體基板61,通過已知技術(shù)在半導(dǎo)體基板61的上表面61A側(cè)上 與半導(dǎo)體器件形成區(qū)域A相對應(yīng)地形成具有半導(dǎo)體集成電路42、電 極焊盤43和保護(hù)膜44的半導(dǎo)體芯片31。半導(dǎo)體器件形成區(qū)域A是 形成半導(dǎo)體器件12的區(qū)域。半導(dǎo)體器件12是具有類似于上述半導(dǎo)體 器件12-1至12-3 (見圖8)的構(gòu)造的半導(dǎo)體器件。將半導(dǎo)體基板61 形成薄板狀并在下述步驟中沿著切割位置B進(jìn)行切割，從而使該半 導(dǎo)體基板61形成上述半導(dǎo)體基板41 (見圖8)。例如，可以使用硅晶片作為半導(dǎo)體基板61。半導(dǎo)體基板61的厚 度可以設(shè)為例如500^im至775^im。例如，可以使用Al作為電極焊盤 43的材料。此外，例如，可以使用SiN膜或PSG膜作為保護(hù)膜44。接下來，在圖IO所示步驟中，在所有電極焊盤43上分別形成 一個(gè)內(nèi)部連接端子32。例如，可以使用Au凸點(diǎn)或者由通過非電解電 鍍法形成的Ni膜和覆蓋該Ni膜的Au膜構(gòu)成的金屬凸點(diǎn)作為內(nèi)部連 接端子32?？梢酝ㄟ^例如結(jié)合法形成Au凸點(diǎn)。另外，在圖10所示 步驟中形成的多個(gè)內(nèi)部連接端子32具有不同的高度。然后，在圖11所示步驟中，形成樹脂層33,以覆蓋內(nèi)部連接端 子32和多個(gè)半導(dǎo)體芯片31的布置有內(nèi)部連接端子32的一側(cè)(多個(gè) 半導(dǎo)體芯片31的上表面?zhèn)??？梢允褂镁哂袩峁绦院驼承缘钠瑺顦?脂(例如，非導(dǎo)電膜(NCF， Non Conductive Film))、具有熱固性 的糊狀樹脂(例如，非導(dǎo)電糊(NCP， Non Conductive Paste))或者 各向異性導(dǎo)電樹脂(例如，各向異性導(dǎo)電膜(ACF， Anisotropic Conductive Film))作為樹脂層33。在使用具有熱固性和粘性的片 狀樹脂的情況下，可以通過將片狀樹脂粘貼在圖IO所示結(jié)構(gòu)體的上 表面?zhèn)葋硇纬蓸渲瑢?3。此外，在使用糊狀樹脂作為樹脂層33的情 況下，可以通過印刷法等在圖IO所示結(jié)構(gòu)體的上表面?zhèn)壬闲纬珊隣?樹脂，然后對該樹脂進(jìn)行預(yù)烘烤以使其部分固化。這種部分固化的樹 脂具有粘性。樹脂層33的厚度可以設(shè)為例如20iim至100nm。然后，在圖12所示步驟中，在樹脂層33的上表面33A上形成 金屬層63。在下述的14圖所示步驟中，對金屬層63進(jìn)行蝕刻以形
成配線圖案35和偽圖案36。具體地說，制備作為金屬層63的Cu箔， 并將這種Cu箔粘貼在樹脂層33的上表面33A上，從而在樹脂層33 的上表面33A上形成金屬層63。金屬層63的厚度可以設(shè)為例如5nm 至15拜。然后，在圖13所示步驟中，在對圖12所示的結(jié)構(gòu)體加熱(加 熱溫度為例如18(TC)的狀態(tài)下，將平板(未示出)放置在金屬層63 上，通過該平板從金屬層63的上表面63A側(cè)按壓金屬層63 (壓力為 例如1.5 MPa至3.0MPa)，使金屬層63的下表面63B接觸多個(gè)內(nèi) 部連接端子32的上表面32A，從而金屬層63在內(nèi)部連接端子32上 彎曲。此外，通過加熱圖12所示的結(jié)構(gòu)體使樹脂層33固化。樹脂層 33在固化之后的厚度可以設(shè)為例如10^un至60pm。然后，在圖14所示步驟中，通過蝕刻法使金屬層63圖案化并 同時(shí)形成配線圖案35和偽圖案36，此后，對配線圖案35和偽圖案 36進(jìn)行粗糙化處理。具體地說，在金屬層63上形成圖案化的抗蝕膜， 然后使用這種抗蝕膜作為掩模對金屬層63蝕刻，從而形成了配線圖 案35和偽圖案36。因此，與分開地形成配線圖案35和偽圖案36的情況相比，通 過同時(shí)形成配線圖案35和偽圖案36可以簡化制造步驟?？梢酝ㄟ^黑化處理法或粗糙化蝕刻處理法中的任何方法來對配 線圖案35和偽圖案36進(jìn)行粗糙化處理。粗糙化處理是用于提高配線 圖案35和偽圖案36與形成在配線圖案35和偽圖案36的側(cè)面和上表 面上的阻焊層37之間的附著性的處理。然后，在圖15所示步驟中，在樹脂層33的上表面33A上布置 阻焊層37，以覆蓋偽圖案36和配線圖案35的除了連接部分48和檢 驗(yàn)用的焊盤49以外的部分，然后，在連接部分48和檢驗(yàn)用的焊盤 49上形成防擴(kuò)散膜38?？梢酝ㄟ^例如電鍍法形成防擴(kuò)散膜38。例如， 可以使用通過將Ni層和Au層順序地設(shè)置在連接部分48和檢驗(yàn)用的 焊盤49上形成的Ni/Au膜作為防擴(kuò)散膜38。在使用Ni/Au膜作為防 擴(kuò)散膜38的情況下，Ni層的厚度可以設(shè)為例如2pn至5pm。在這 種情況下，Au層的厚度可以設(shè)為例如lpm。
然后，在圖16所示步驟中，從半導(dǎo)體基板61的下表面61B側(cè) 對半導(dǎo)體基板61進(jìn)行拋光或研磨，使半導(dǎo)體基板61形成薄板狀。在 使半導(dǎo)體基板61形成薄板狀的過程中，例如，可以使用背面研磨機(jī)。 半導(dǎo)體基板61在形成薄板狀之后的厚度可以設(shè)為例如5(^m至 雨nm。然后，在圖17所示步驟中，沿著切割位置B對呈薄板狀的半導(dǎo) 體基板61進(jìn)行切割。因此，制成了多個(gè)半導(dǎo)體器件12 (圖9至圖17 所示的步驟對應(yīng)于半導(dǎo)體器件形成步驟)。多個(gè)半導(dǎo)體器件12是具 有類似于上述半導(dǎo)體器件12-1至12-3的構(gòu)造的半導(dǎo)體器件，并且也 是進(jìn)行電氣檢驗(yàn)和功能檢驗(yàn)之前的半導(dǎo)體器件。另外，也可以在切割 成單個(gè)的半導(dǎo)體器件12之前對半導(dǎo)體器件12進(jìn)行電氣檢驗(yàn)和功能檢驗(yàn)o然后，在圖18所示步驟中，使用探測設(shè)備(未示出)，將探針 與布置在圖17所示的半導(dǎo)體器件12的檢驗(yàn)用的焊盤49上的防擴(kuò)散 膜38接觸，然后對多個(gè)半導(dǎo)體器件12進(jìn)行電氣檢驗(yàn)和功能檢驗(yàn)，從 而獲得被判定為良品的半導(dǎo)體器件12-1至12-3 (良品半導(dǎo)體器件獲 得步驟)。然后，在圖19所示步驟中，在布置在半導(dǎo)體器件12-1至12-3 中的半導(dǎo)體基板41的下表面41B上粘貼粘性片51，其中這些半導(dǎo)體 器件在圖18所示步驟中被判定為良品。例如，可以使用芯片貼裝膜 作為粘性帶51?？梢栽谇懈畛蓡蝹€(gè)的半導(dǎo)體器件12之前將粘性帶51 粘貼到布置在半導(dǎo)體器件12中的半導(dǎo)體基板41的下表面41B上。 在這種情況下，粘性帶51與呈薄板狀的半導(dǎo)體基板61 —起被切割。然后，在圖20所示步驟中，通過已知方法形成配線基板11。然 后，在圖21所示步驟中，將被判定為良品的半導(dǎo)體器件12-1至12-3 以階梯狀順序地堆疊在圖20所示的配線基板11上(半導(dǎo)體器件堆疊 步驟)。此時(shí)，以階梯狀堆疊在半導(dǎo)體器件12-1上的半導(dǎo)體器件12-2被 設(shè)置成使布置在半導(dǎo)體器件12-1的連接部分48上的防擴(kuò)散膜38露 出，以階梯狀堆疊在半導(dǎo)體器件12-2上的半導(dǎo)體器件12-3被設(shè)置成
使布置在半導(dǎo)體器件12-2的連接部分48上的防擴(kuò)散膜38露出。然后，在圖22所示步驟中，通過金屬線16-18進(jìn)行圖21所示 的配線基板11與被判定為良品的半導(dǎo)體器件12-1至12-3之間的電 連接(引線接合連接)(電連接步驟)。然后，在圖23所示步驟中，形成用于密封如圖22所示的金屬 線16-18和被判定為良品的半導(dǎo)體器件12-1至12-3的密封樹脂13(密 封樹脂形成步驟)。例如，可以使用具有熱固性的模塑樹脂(例如， 環(huán)氧樹脂)作為密封樹脂13。具體地說，在使用具有熱固性的模塑 樹脂作為密封樹脂13的情況下，將圖22所示的結(jié)構(gòu)體容納在金屬模 具內(nèi)，通過施加壓力(例如，5MPa至10MPa)把模塑樹脂注入金 屬模具，然后對模塑樹脂加熱(加熱溫度為例如18(TC)并使其固化， 從而形成了密封樹脂13。因?yàn)樵谏鲜龅膱D13所示步驟中己經(jīng)向被判 定為良品的半導(dǎo)體器件12-1至12-3施加了高溫和高壓，所以在包括 隨后的密封樹脂形成步驟在內(nèi)的封裝處理過程中，布置在被判定為良 品的半導(dǎo)體器件12-1至12-3中的半導(dǎo)體芯片31不會(huì)被損壞。然后，在圖24所示步驟中，在圖23所示的結(jié)構(gòu)體的用于外部 連接的焊盤27上形成外部連接端子14。從而制成了本實(shí)施例的電子 器件IO。例如，可以使用焊料凸點(diǎn)作為外部連接端子14。根據(jù)本實(shí)施例的電子器件的制造方法，對具有樹脂層33和配線 圖案35的多個(gè)半導(dǎo)體器件12進(jìn)行電氣檢驗(yàn)和功能檢驗(yàn)，其中，樹脂 層33布置在半導(dǎo)體芯片31的形成有電極焊盤43的表面上并使內(nèi)部 連接端子32露出，配線圖案35布置在樹脂層33上并與內(nèi)部連接端 子32連接，從而獲得被判定為良品的多個(gè)半導(dǎo)體器件12-1至12-3 (KGD， Known Good Die)，然后把事先被判定為良品的半導(dǎo)體器 件12-1至12-3堆疊在配線基板11，然后，在配線基板11與堆疊的 半導(dǎo)體器件12-1至12-3之間形成電連接，此后，用密封樹脂13密 封半導(dǎo)體器件12-1至12-3，從而可以提高電子器件10的成品率。此外，因?yàn)樵谛纬擅芊鈽渲?3之前，在形成配線圖案35和樹 脂層33時(shí)的高溫或高壓等施加到布置在事先被判定為良品的多個(gè)半 導(dǎo)體器件12-1至12-3中的半導(dǎo)體芯片31上，所以布置在事先被判
定為良品的多個(gè)半導(dǎo)體器件12-1至12-3中的半導(dǎo)體芯片31變得能 夠抵抗因受到在形成密封樹脂13時(shí)的壓力或溫度等因素影響而造成 的損壞，從而可以提高電子器件IO的成品率。雖然在上文中詳細(xì)地描述了本發(fā)明的優(yōu)選實(shí)施例，但是本發(fā)明 不限于這種具體的實(shí)施例。在權(quán)利要求書所述的本發(fā)明要旨的范圍 內(nèi)，可以進(jìn)行各種修改和變化。例如，在本實(shí)施例中，雖然以舉例方 式描述了將包括相同類型半導(dǎo)體芯片31的半導(dǎo)體器件12-1至12-3 堆疊在配線基板11上的情況，但是也可以將包括不同類型半導(dǎo)體芯 片的多個(gè)半導(dǎo)體器件堆疊在配線基板11上，并可以用密封樹脂13 進(jìn)行密封。此外，在本實(shí)施例中，雖然以舉例方式描述了將三個(gè)半導(dǎo)體器 件(半導(dǎo)體器件12-1至12-3)堆疊在配線基板11上的情況，但是堆 疊在配線基板11上的半導(dǎo)體器件的數(shù)目可以是兩個(gè)或三個(gè)或更多 個(gè)°此外，如圖11所示，在半導(dǎo)體器件12-1至12-3布置在電子器 件10中的情況下，其中使內(nèi)部連接端子32的上端露出，然后在樹脂 層33上形成配線圖案35和偽圖案36，可以獲得與本實(shí)施例類似的 效果。也就是說，布置在電子器件10中的半導(dǎo)體器件12-1至12-3 的制造方法不限于圖9至圖17所示的步驟。本發(fā)明可以應(yīng)用于電子器件和該電子器件的制造方法，其中該 電子器件包括堆疊在配線基板上的多個(gè)半導(dǎo)體芯片(KGD， Known Good Die)和密封多個(gè)半導(dǎo)體芯片(KGD, Known Good Die)的密 封樹脂。
權(quán)利要求
1. 一種電子器件，包括多個(gè)半導(dǎo)體器件，每個(gè)半導(dǎo)體器件都具有半導(dǎo)體芯片，其具有電極焊盤；內(nèi)部連接端子，其布置在所述電極焊盤上；樹脂層，其布置在所述半導(dǎo)體芯片的形成有所述電極焊盤的表面上并使所述內(nèi)部連接端子露出；以及配線圖案，其布置在所述樹脂層上并與所述內(nèi)部連接端子連接；配線基板，其上堆疊有所述多個(gè)半導(dǎo)體器件，所述配線基板通過所述配線圖案與所述多個(gè)半導(dǎo)體器件電連接；以及密封樹脂，其用于密封堆疊在所述配線基板上的所述多個(gè)半導(dǎo)體器件，其中，所述多個(gè)半導(dǎo)體器件是在堆疊在所述配線基板上之前所進(jìn)行的電氣檢驗(yàn)和功能檢驗(yàn)中被判定為良品的半導(dǎo)體器件。
2. 根據(jù)權(quán)利要求1所述的電子器件，其中，所述配線圖案具有與金屬線連接的連接部分，并且所述 多個(gè)半導(dǎo)體器件與所述配線基板通過引線接合法相互連接。
3. 根據(jù)權(quán)利要求2所述的電子器件，其中，所述多個(gè)半導(dǎo)體器件堆疊成使其它半導(dǎo)體器件的連接部 分露出。
4. 根據(jù)權(quán)利要求2或3所述的電子器件，其中，在所述連接部分上布置有防擴(kuò)散膜，并且所述金屬線與 所述防擴(kuò)散膜連接。
5. 根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的電子器件，其中，所述配線圖案具有檢驗(yàn)用的焊盤，所述檢驗(yàn)用的焊盤用 于對所述半導(dǎo)體器件進(jìn)行所述電氣檢驗(yàn)和功能檢驗(yàn)。
6. 根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的電子器件，其中，所述多個(gè)半導(dǎo)體器件中的每一個(gè)半導(dǎo)體器件都具有由與 所述配線圖案的材料相同的材料制成的偽圖案，所述偽圖案布置在所 述樹脂層的未布置所述配線圖案的部分上，所述偽圖案的厚度設(shè)為與 所述配線圖案的厚度基本相同。
7. 根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的電子器件，其中，所述多個(gè)半導(dǎo)體器件呈階梯狀地堆疊在所述配線基板上。
8. —種電子器件的制造方法，所述電子器件包括多個(gè)半導(dǎo)體 器件；配線基板，其上堆疊有所述多個(gè)半導(dǎo)體器件；以及，密封樹脂， 其用于密封堆疊在所述配線基板上的所述多個(gè)半導(dǎo)體器件，所述方法 包括半導(dǎo)體器件形成步驟，形成所述多個(gè)半導(dǎo)體器件；良品半導(dǎo)體器件獲得步驟，對所述多個(gè)半導(dǎo)體器件進(jìn)行電氣檢 驗(yàn)和功能檢驗(yàn)，以獲得被判定為良品的多個(gè)半導(dǎo)體器件；半導(dǎo)體器件堆疊步驟，將被判定為良品的所述多個(gè)半導(dǎo)體器件 堆疊在所述配線基板上；電連接步驟，在所述半導(dǎo)體器件堆疊步驟之后，在所述配線基 板與被判定為良品的所述多個(gè)半導(dǎo)體器件之間形成電連接；以及密封樹脂形成步驟，在所述電連接步驟之后，用密封樹脂密封 被判定為良品的所述多個(gè)半導(dǎo)體器件。
9. 根據(jù)權(quán)利要求8所述的電子器件的制造方法，其中，所述半導(dǎo)體器件形成步驟包括制備具有電極焊盤的半 導(dǎo)體芯片；在所述電極焊盤上形成內(nèi)部連接端子；在所述半導(dǎo)體芯片 的形成有所述電極焊盤的表面上形成樹脂層，所述樹脂層使所述內(nèi)部 連接端子露出；以及在所述樹脂層上形成配線圖案并使所述配線圖案 與所述內(nèi)部連接端子連接。
10.根據(jù)權(quán)利要求8或9所述的電子器件的制造方法， 其中，在所述半導(dǎo)體器件堆疊步驟中，將所述多個(gè)半導(dǎo)體器件 以階梯狀堆疊在所述配線基板上。
全文摘要
本發(fā)明公開了一種電子器件以及這種電子器件的制造方法。本發(fā)明提供了多個(gè)半導(dǎo)體器件，所述多個(gè)半導(dǎo)體器件在電氣檢驗(yàn)和功能檢驗(yàn)中被判定為良品，并且具有內(nèi)部連接端子，其布置在半導(dǎo)體芯片的電極焊盤上；樹脂層，其布置在半導(dǎo)體芯片的形成有電極焊盤的表面上并使內(nèi)部連接端子露出；以及配線圖案，布置在樹脂層上并與內(nèi)部連接端子連接。本發(fā)明還提供了配線基板，其上堆疊有多個(gè)半導(dǎo)體器件，所述配線基板與多個(gè)半導(dǎo)體器件電連接。本發(fā)明還提供了密封樹脂，其用于密封多個(gè)半導(dǎo)體器件。
文檔編號(hào)H01L25/00GK101399256SQ20081014883
公開日2009年4月1日 申請日期2008年9月27日 優(yōu)先權(quán)日2007年9月27日
發(fā)明者山野孝治 申請人:新光電氣工業(yè)株式會(huì)社