專利名稱：半導體封裝及制造方法、半導體模塊和包括該模塊的裝置的制作方法
技術領域：
本發(fā)明涉及一種由球柵陣列電連接的基底形成的堆疊模塊。
背景技術：
隨著電子產品變得尺寸更小、密度更高并且性能更好，半導體也相應地 變得更小，且半導體的組件和連接也變得更密。這又導致了系統(tǒng)封裝(SIP)和 層疊封裝(POP, package on package)的發(fā)展，在SIP中，多個集成電路被封閉 在單個封裝或模塊中，在POP中，利用焊料凸點(即，球柵陣列(BGA))將單 獨的半導體封裝垂直地堆疊。
在這種POP中，由于通過焊料凸點將上半導體封裝連接到下半導體封裝 的外部區(qū)域，所以需要緊密排列焊料凸點。例如，在圖l和圖2中，傳統(tǒng)的 半導體堆疊模塊10和12分別具有用相同的標號指示的相應的結構。
第一封裝14包括一對以已知方式堆疊在一起的半導體芯片16和18。半 導體芯片18通過粘合劑安裝在基底20上，半導體芯片16也通過粘合劑安裝 在半導體芯片18上。每個芯片中的內部電路通過引線鍵合連接到形成在基底 20中的布線圖案(不可見)，其中， 一些引線鍵合一般在標號20處表示。布線 圖案依次穿過基底20以連接到多個焊料凸點24。成型(molding)材料26將半 導體芯片16、 18和引線鍵合22包封起來。因此，半導體芯片16和18中的 內部電路被電連接到焊料凸點24。
在圖1的模塊10中，第二封裝28包括安裝在基底30上的單個半導體芯 片，在圖2的模塊12中，第二封裝28包括安裝在基底30上的一對堆疊的芯 片。按與模塊10相似的方式，基底30中的布線將第二封裝28中的一個半導 體芯片或多個半導體芯片中的內部電路與附于第二封裝下側的焊料凸點32 相連接。
基底30中的附加布線圖案(不可見)也要將焊料凸點24連接到焊料凸點 32。然而與這種POP有關的問題會妨礙在第一封裝14和第二封裝28之間提 供良好的電連接。因為焊料凸點24必須足夠大以在基底30的頂表面和基底 20的底表面之間提供足夠空間，來容納安裝在基底30上的半導體芯片封裝 的高度，所以出現(xiàn)這些問題中的一種。因此，由于焊料凸點必須比安裝在基 底30上的半導體芯片封裝高，所以節(jié)距(即，相鄰焊料凸點的中心之間的距 離)由低端限制。使用具有盡可能最小的節(jié)距的大焊料凸點會在相鄰焊料凸點 彼此接觸的時候？ 1起短路。
另 一問題涉及精確地確定焊料凸點24的尺寸。需要將焊料凸點24制造 的盡可能小以產生最小的節(jié)距。這樣將密度最大化，因此將可能連接的總數(shù) 最大化。然而，如果凸點被制造的太小，可能在焊料凸點24和基底30中的 電連接之間出現(xiàn)開路。當基底30上的半導體芯片封裝的高度比焊料凸點24 的高度高時，即使只高一點，也會出現(xiàn)這種情況。
本發(fā)明以將對本領域普通技術人員明顯的方式來解決這些問題并改善半 導體封裝和模塊。

發(fā)明內容
根據(jù)本發(fā)明的一方面，提供一種半導體堆疊模塊，包括第一基底，具 有相對的第一表面和第二表面；空腔，由第一基底的第二表面限定；第一半 導體芯片，安裝在與空腔相對的第一表面上；第二基底，具有相對的第三表 面和第四表面；第二半導體芯片，安裝在第二基底的第三表面上；多個焊料 凸點，形成在第一基底的第二表面和第二基底的第三表面之間，所述焊料凸 點連接兩個基底，第二半導體芯片至少部分容納在空腔中。
根據(jù)本發(fā)明的另一方面，提供一種半導體堆疊模塊，包括第一基底， 具有相對的第一表面和第二表面；第一空腔，由第一基底的第二表面限定； 第二基底，具有相對的第三表面和第四表面；第二空腔，由第二基底的第三 表面限定；至少一個半導體芯片，安裝在限定第一空腔和第二空腔之一的表 面上；多個焊料凸點，形成在第一基底的第二表面和第二基底的第三表面之 間，所述焊料凸點連接基本上彼此相對的具有空腔的兩個基底。
根據(jù)本發(fā)明的又一方面，提供一種可安裝在基本上平坦的表面上的半導
體封裝，包括基底，具有相對的第一表面和第二表面，當所述封裝安裝在
基本上平坦的表面上時，第二表面面對所述基本上平坦的表面；基底的基本 平坦的第一部分，當所述封裝被安裝在所述基本上平坦的表面上時，基本平 坦的第一部分與所述基本上平坦的表面相隔第一距離；基底的基本平坦的第 二部分，與基底的第一部分相鄰，當所述封裝被安裝在所述基本上平坦的表 面上時，基底的第二部分與所述基本上平坦的表面相隔與第一距離不同的第 二距離；至少一個半導體芯片，安裝在基底的第一部分的第一表面上。
根據(jù)本發(fā)明的又一方面，提供一種存儲卡，包括第一基底，具有相對 的第一表面和第二表面；空腔，由第一基底的第二表面限定；第一半導體芯 片，安裝在第一基底的表面之一上；第二基底，具有相對的第三表面和第四 表面；第二半導體芯片，安裝在第二基底的第三表面上，所述半導體芯片之
一包括存儲器，另一個包括控制器；多個焊料凸點，形成在第一基底的第二 表面和第二基底的第三表面之間，所述焊料凸點連接兩個基底，第二半導體 芯片至少部分容納在空腔中。
根據(jù)本發(fā)明的又一方面，提供一種電子系統(tǒng)，包括第一基底，具有相 對的第一表面和第二表面；空腔，由第一基底的第二表面限定；第一半導體 芯片，安裝在第一基底的表面之一上；第二基底，具有相對的第三表面和第 四表面；第二半導體芯片，安裝在第二基底的第三表面上，所述半導體芯片 之一包括存儲器，另一個包括處理器；多個焊料凸點，形成在第一基底的第 二表面和第二基底的第三表面之間，所述焊料凸點連接兩個基底，第二半導 體芯片至少部分容納在空腔中；輸入/輸出裝置，將信息傳輸?shù)剿鱿到y(tǒng)并從 所述系傳輸信息。
根據(jù)本發(fā)明的又一方面，提供一種制造半導體封裝的方法，該方法包括 以下步驟將基本上平坦的表面基底置于模具上方，所述模具具有基本平坦 的第一表面和基本平坦的第二表面，所述第一表面與基底間隔第一距離，所 述第二表面與第一表面相鄰并與基底間隔第二距離；將基底壓到模具中，直 到基底呈現(xiàn)模具表面的形狀；在基底的一側上安裝至少一個半導體芯片；在 基底的另一側上安裝焊料凸點。


圖l是現(xiàn)有技術的堆疊模塊的側視圖2是另 一種現(xiàn)有技術的堆疊模塊的側視圖3是根據(jù)本發(fā)明的第一半導體封裝的側面剖視圖4是根據(jù)本發(fā)明的第一堆疊模塊的側面剖視圖，該堆疊模塊包括圖3 的第一半導體封裝；
圖5是根據(jù)本發(fā)明的第二堆疊模塊的側面剖視圖，該堆疊模塊也包括圖 3的第一半導體封裝；
圖6是根據(jù)本發(fā)明的第二半導體封裝的側面剖視圖7是根據(jù)本發(fā)明的第三堆疊模塊的側面剖視圖，該堆疊模塊包括圖6 的第二半導體封裝；
圖8是根據(jù)本發(fā)明的第三半導體封裝的側面剖視圖9是根據(jù)本發(fā)明的第四堆疊模塊的側面剖視圖，該堆疊模塊包括圖8 的第三半導體封裝；
圖10是根據(jù)本發(fā)明的第四半導體封裝的側面剖視圖11是根據(jù)本發(fā)明的第五堆疊模塊的側面剖視圖，該堆疊模塊包括圖 IO的第四半導體封裝；
圖12是根據(jù)本發(fā)明的第六堆疊模塊的側面剖視圖，該堆疊模塊也包括圖 IO的第四半導體封裝；
圖13是根據(jù)本發(fā)明構造的卡的示意圖14是根據(jù)本發(fā)明構造的系統(tǒng)的示意圖15和圖16是根據(jù)本發(fā)明的制造示例性半導體封裝的一方面的側面剖
視圖17和圖18是圖15和圖16中示出的制造方面的替換方法的側面剖視
圖19至圖21示出了根據(jù)本發(fā)明的示例性堆疊模塊以及封裝的制造的完成。
具體實施例方式
一般，在圖3中的標號36表示根據(jù)本發(fā)明構造的半導體封裝。封裝36 包括第一基底40，第一基底40包括第一部分42和第二部分44?；?0具 有第一表面46和第二表面48?；?0可由印刷電路板制成，或者可由液晶 聚合物或聚酰亞胺構造。部分42和44可由相對硬的材料制造，而連接部分
42和44的部分可由柔性基底制造。可選地，將更充分地解釋，整個基底40 可由成型為圖3中示出的形狀的單個材料制成。部分42以下的空間在這里被
稱為空腔。
第一芯片組50安裝在基底40的部分42的第一表面46上。第一芯片組 由兩個半導體芯片52組成。應該注意的是，當這里使用"半導體芯片"時， 它可以表示一個或多個半導體芯片(例如，芯片52),或者可以表示包括多個 芯片的單個芯片組。半導體芯片52分別通過粘合劑54固定到基底40的第一 表面46并且彼此固定。引線鍵合(例如引線鍵合56)將半導體芯片52上的端 子與用已知方式形成在基底40上或基底40中的布線圖案(不可見)相連。這些 布線圖案還穿過基底40連接到焊料凸點58。焊料凸點58附于基底40的與 第一表面46相對的第二表面48，并附于布線圖案中對應的一個布線圖案。 因此，焊料凸點58和第一芯片組50上的端子之間存在電連接。成型材料60 將第 一芯片組50和引線鍵合(例如51線鍵合56)包封。
現(xiàn)在轉到圖4， 一般，標號34表示包括半導體封裝36的堆疊模塊。與 先前在圖3中標記的結構相應的結構具有與圖3中相同的標號，或者未標記。 第二半導體封裝38包括大體沿著第 一芯片組50的排放構造的第二芯片組62。 在這里，第二芯片組62或它的一個半導體芯片也稱為第二半導體芯片。成型 材料71將第二芯片組62和引線鍵合(例如引線鍵合67)包封。引線鍵合67將 半導體芯片61上的端子連接到用已知方式形成在基底64上或基底64中的布 線圖案(不可見)。應該理解的是，不同的封裝和半導體芯片可同樣很好地應用 在堆疊模塊34中。如半導體封裝36,第二芯片組62上的端子連接到引線鍵 合(如所示的)，引線鍵合又連接到布線圖案(不可見)，布線圖案在第二基底64 的表面上或第二基底64的所述表面中，第二芯片組62安裝在第二基底64的 表面上。第二基底分別包括第一表面66和第二表面68，第一表面66基本是 平坦的。
基底64中或基底64上的布線圖案還穿過基底64連接到附加的焊料凸點 70。也在基底64上或基底64中的附加布線圖案，也將焊料凸點58連接到附 加焊料凸點中70選擇的一些焊料凸點。換言之，焊料凸點70最終電連接到 第一芯片組50和第二芯片組62的內部電路。焊料凸點70可用于將半導體模 塊34連接到另一板、封裝、模塊或裝置。
在圖4中，h,表示基底40的第二部分44上的表面48與基底40的第一部分42上的表面48之間的距離。如圖所示，焊料凸點58的直徑基本上是 h2。 h3表示基底64的表面66和基底40的第一部分42上的表面48之間的距
離?？梢钥闯?，i^加h2等于h3。最后，h4是第二芯片組62和在第二芯片組
62的頂表面上的成型材料71的總高度。下面，第二半導體封裝38的該部分 稱為第二半導體封裝38的主體(body)。此外，在模塊34中，113比112大。
圖4中的焊料凸點58的節(jié)距P,可以通過h，的大小來控制。換言之，h, 越大，焊料凸點58的節(jié)距會越小。因此，可以以更小的在焊料凸點58和基 底64之間的開路風險和更小的由相鄰的焊料凸點58彼此接觸引起的短路風 險來制造更多的連接。雖然將焊料凸點58示出為與附加焊料凸點70的尺寸 基本相同，但是，通過增加hp焊料凸點58可比焊料凸點70小。這為焊料 凸點58提供了更小的節(jié)距，因此在避免與現(xiàn)有技術有關的開路和短路的同 時，提供了更高的密度和更多的連接。
如圖4所示的半導體芯片可以是存儲芯片或邏輯芯片。例如，由于一些 類型的邏輯芯片可以比存儲芯片大，所以第一半導體封裝36的第一芯片組 50可以由邏輯芯片組成，第二半導體封裝3 8的第二芯片組62可以由存儲芯 片組成。優(yōu)選地，第一芯片組50比第二芯片組62大，但這不是必需的?？?以以任意類型的半導體芯片或芯片組合來構造半導體模塊。
在圖5中， 一般，標號73表示包括圖3中的半導體封裝36的堆疊模塊。 與先前在圖3中標記的結構相應的結構具有與圖3中相同的標號，或者未標 記。堆疊模塊73包括第二半導體封裝75,第二半導體封裝75具有安裝在基 底81上的芯片組77和79。芯片組77和79連接到基底81上的布線圖案(不 可見)，布線圖案也連接到在封裝36上的焊料凸點58和在基底81下表面上 的焊料凸點。這些連接使用與圖4的堆疊模塊的方式相同的方式來制成。
轉到圖6， 一般，標號72表示根據(jù)本發(fā)明構造的另一半導體封裝。與先 前在圖3中標記的結構相應的結構具有與圖3中相同的標號，或者未標記。 倒裝芯片74包括半導體芯片76,半導體芯片76通過焊料凸點(例如，焊料凸 點78)連接到基底40中的布線圖案。
在圖7中，另一種堆疊模塊83包括圖6中的半導體封裝72和圖4中的 半導體封裝38。同圖3中的引線鍵合56—樣，圖7中的焊料凸點(例如，焊 料凸點78)將倒裝芯片的內部電路最終連接到半導體封裝38上的焊料凸點 70。同樣如圖4所示，半導體封裝38中的第二芯片組62最終也連接到焊料
凸點70，使得倒裝芯片74和第二芯片組62可通過焊料凸點70被連接到另 一板、封裝、模塊或裝置。
附加半導體芯片(未示出)可被安裝在倒裝芯片74上，并且電連接到焊料 凸點58。
現(xiàn)在考慮圖8，根據(jù)本發(fā)明的另一半導體封裝84包括具有第一部分90 和第二部分92的基底88。如圖8所示，非平坦部分將第一部分90和第二部 分92相連。基底88還包括第一表面94和第二表面96。虛線98指示了基本 上平坦的表面，在該平面上可用已知方式將附加焊料凸點100電連接到另一 板、封裝、模塊或裝置。在圖8中，附加焊料凸點100包括在第二部分92之 下的較大的焊料凸點(例如，凸點102)以及在第一部分90之下的較小的焊料 凸點(例如，凸點104)。如圖8所示，較大和較小的焊料凸點具有的直徑導致 所有焊料凸點接觸由線98表示的基本上平坦的表面。這些附加焊料凸點104 在避免與現(xiàn)有技術有關的開路和短路的同時，提供了具有更高密度和更多連 接的模塊80。
現(xiàn)在轉到圖9， 一般，標號80表示根據(jù)本發(fā)明構造的另一堆疊模塊，該 模塊包括圖8中的半導體封裝84。同樣，與先前標記的結構相應的結構具有 相同的標號，或者未標記。堆疊模塊80包括第一半導體封裝82和第二半導 體封裝84。第一半導體封裝82包括基本上平坦的表面基底86。除了圖9中 的基底86基本上平坦而圖3中的基底40包括第一部分42和第二部分44之 間的非平坦部分之外，封裝82與圖3中的第一半導體封裝36基本相同。
在圖9中，第二半導體封裝主體的高度用h樸表示，該高度是基底88上 的第二芯片組91和成型材料93的高度之和?；?8的第二部分92上的第 一表面和第二半導體封裝82的基底86的下表面之間的距離用h2b表示。在圖 9中，基底88的第一部分90上的第一表面94和基底88的第二部分92上的 第一表面94之間的距離用h化表示。hu3越大，h加就會越小。如附圖中所示，
h2b可比h牝小。隨著h2b變小，焊料凸點中的相鄰焊料凸點之間的節(jié)距P2會 變小，同時保持相鄰的焊料凸點之間的短路風險和在焊料凸點和基底88之間 的開路風險低。焊料凸點58的更小的節(jié)距在避免與現(xiàn)有技術有關的開路和短 路的同時，為第 一半導體封裝82提供更高的密度和更多的連接。
在圖IO中， 一般，標號106表示根據(jù)本發(fā)明構造的半導體封裝。與在前 的附圖一樣，與先前標記的結構相應的結構具有相同的標號，或者未標記。
除了通過焊料凸點(例如，焊料凸點110)附于基底40的第一部分42上的表面 48的倒裝芯片108之外，封裝106與圖3中的封裝36相同。與第一芯片組 50 —樣，用已知方式形成在基底40中或基底40上的布線圖案(不可見)將倒 裝芯片焊料凸點和焊料凸點58相連。
在圖11中，焊料凸點58又連接到在板111上或板111中形成的布線圖 案(不可見)。換言之，通過焊料凸點58形成第一芯片組50和倒裝芯片108 需要的所有電連接。板111具有安裝在其上的電子組件112。板上的布線圖案 可以將第一芯片組50和/或倒裝芯片108與組件112連接。電子組件112可以 是電阻器、感應器、電容器或具有電子電路的電子裝置。該實施例也提高裝 置密度并降低裝置尺寸。
在圖12中， 一般，標號114表示根據(jù)本發(fā)明構造的另一堆疊模塊。該堆 疊模塊包括第一半導體封裝36和第二半導體封裝84,第一半導體封裝36與 圖3中的半導體封裝36大體相同，第二半導體封裝84與圖9中的第二半導 體封裝84大體相同。與在前的附圖一樣，與先前標記的結構相應的結構具有 相同的標號，或者未標記。由于基底40和88各自的形狀，所以在兩個基底 之間有足夠空間來容納第二芯片組91和倒裝芯片108。最后，用如上所述的 方式通過附加焊料凸點IOO來形成倒裝芯片108、第一芯片組50和基底88 上的第二芯片組91需要的所有的電連接。
現(xiàn)在轉到圖13, —般，標號114表示根據(jù)本發(fā)明構造的卡的示意圖?？?114可以是諸如多媒體卡(MMC)或安全數(shù)字(SD)卡?？?14包括控制器116 和存儲器118,存儲器118可以是DRAM、閃存、PRAM或其他類型的存儲 器。 一般，用標號120表示的通信信道允許控制器向存儲器提供指令，并將 數(shù)據(jù)傳入或傳出存儲器118?？刂破?16和存儲器118可包括根據(jù)前述任何實 施例的BGA芯片組。
卡114可具有比傳統(tǒng)的卡更高的密度。在圖4中，可以去掉焊料凸點70 并在基底64的第二表面68上形成卡的外部端子(未示出)。這表示第二半導體 封裝38的基底64可作為卡基底。本發(fā)明的所有實施例都可以類似地適于在 卡中的應用。
現(xiàn)在考慮圖14, 一般，標號120表示根據(jù)本發(fā)明構造的系統(tǒng)。系統(tǒng)120 可以是諸如移動電話、MP3播放器、GPS導航裝置、固態(tài)盤(SSD)、家用電 器等。系統(tǒng)120包括處理器122;存儲器124,可以是DRAM、閃存、PRAM
或其他類型的存儲器；輸入/輸出裝置126。通信信道128允許處理器向存儲 器提供指令，并通過信道128將數(shù)據(jù)傳入或傳出存儲器124?？赏ㄟ^輸入/輸 出裝置126將數(shù)據(jù)和命令傳輸?shù)较到y(tǒng)120,或者從系統(tǒng)120傳輸數(shù)據(jù)或命令。 處理器122和存儲器124可包括根據(jù)前述任何實施例的BGA芯片組。與具有 相同數(shù)量的連接的現(xiàn)有技術相比，本發(fā)明減小了電子裝置的體積，所以本發(fā) 明可減小系統(tǒng)120的體積。
現(xiàn)在將考慮本發(fā)明實施例的制造方法。在圖18中，半導體封裝36與圖 3中的半導體封裝36基本相同，并且一些結構包括相應的標號。半導體封裝 36位于模具130的頂部，模具130包括限定第一基底部分42、第二基底部分 44和它們之間的過渡部分的凸起區(qū)132。多個孔134與為基底40的下側提供 真空的泵(未示出)連通。
有至少兩種能夠達到如圖18所示的制造工藝的狀態(tài)的方法。在第一方法 中，參照圖15，通過粘合劑54和引線鍵合56將半導體裝置52附著到基本 上平坦的基底40。還可使用倒裝芯片鍵合或硅通孔(TSV)技術將半導體裝置 52彼此相連。如圖15所示，隨后將基本上平坦的基底置于模具130上方， 并用壓機(未示出)將基底擠壓成如圖16所示的形式。此外，或可選地，通過 孔134施加的真空還可將基底吸成如圖16所示的模具的形狀。
在第二方法中，參照圖17，沒有在其上安裝任何組件的基本上平坦的基 底40置于模具130上方，并被擠壓或利用施加到孔134的真空吸成如圖17 所示的形狀。然后通過粘合劑54和引線鍵合56將半導體裝置52附著到基底 40。與第一方法一樣，可使用例如倒裝芯片鍵合或硅通孔(TSV)技術將半導體 裝置52彼此相連。
下面，不管使用了兩種方法中的哪種，如圖18所示，用成型材料60將 半導體裝置52包封，并將基底40從模具130移除。然后，在基底40的下側 上形成坪料凸點(例如，圖20中的焊料凸點58)?？赏ㄟ^首先在基底上設置焊 料凸點，然后對焊料凸點回流以將其附著到基底40的下側，來形成這些凸點 58,如圖3所示。
最后，將焊料凸點58設置在圖21中的第二半導體封裝38上，并對凸點 58執(zhí)行回流工藝，以使其附于第二半導體封裝，如圖21所示。
因此，提供一種改善了的堆疊模塊，該模塊包括一種封裝，該封裝在另 一封裝上方，或在安裝在板、卡或其它基底上的裝置或半導體裝置上方。封
裝上的焊料凸點的直徑可減小，從而增加節(jié)距，同時降低相鄰焊料凸點之間 的短路的風險和焊料凸點和其對應的接觸之間開路的風險。這有利于增加由 焊料凸點形成的電連接的總數(shù)。
權利要求
1、一種半導體堆疊模塊，包括第一基底，具有相對的第一表面和第二表面；空腔，由第一基底的第二表面限定；第一半導體芯片，安裝在與空腔相對的第一表面上；第二基底，具有相對的第三表面和第四表面；第二半導體芯片，安裝在第二基底的第三表面上；多個焊料凸點，形成在第一基底的第二表面和第二基底的第三表面之間，所述焊料凸點連接兩個基底，第二半導體芯片至少部分容納在空腔中。
2、 如權利要求1所述的半導體堆疊模塊，還包括形成在焊料凸點和在第 一半導體芯片上形成的端子之間的電連接。
3、 如權利要求1所述的半導體堆疊模塊，其中，所述模塊被構造并布置 為安裝在基本上平坦的表面上，其中，當如此安裝所述半導體堆疊模塊時， 所述半導體堆疊模塊還包括形成在第二基底的第四表面和所述基本上平坦的 表面之間的附加焊料凸點。
4、 如權利要求3所述的半導體堆疊模塊，其中，所有的焊料凸點尺寸基 本相同。
5、 如權利要求3所述的半導體堆疊模塊，其中，形成在第一基底的第二 面表和第二基底的第三表面之間的焊料凸點比形成在第二基底的第四表面和 基本上平坦的表面之間的附加焊料凸點小。
6、 如權利要求3所述的半導體堆疊模塊，其中形成在第一基底的第二表 面和第二基底的第三表面之間的焊料凸點的節(jié)距比所述附加焊料凸點的節(jié)距
7、 如權利要求1所述的半導體堆疊模塊，其中，第二半導體芯片的高度 比焊料凸點的高度高。
8、 如權利要求1所述的半導體堆疊模塊，其中，第一半導體芯片包括倒 裝芯片。
9、 如權利要求1所述的半導體堆疊模塊，還包括在空腔中安裝第二表面 上的第三半導體芯片。
10、 一種半導體堆疊模塊，包括 第一基底，具有相對的第一表面和第二表面； 第一空腔，由第一基底的第二表面限定； 第二基底，具有相對的第三表面和第四表面； 第二空腔，由第二基底的第三表面限定；至少一個半導體芯片，安裝在限定第一空腔和第二空腔之一的表面上； 多個焊料凸點，形成在第一基底的第二表面和第二基底的第三表面之間， 所述焊料凸點連接基本上彼此相對的具有空腔的兩個基底。
11、 如權利要求IO所述的半導體堆疊模塊，還包括安裝在與由第一基底 的第二表面限定的第一空腔相對的第一基底的第一表面上的第二半導體芯 片。
12、 如權利要求11所述的半導體堆疊模塊，其中，所述至少一個半導體 芯片安裝在由第一基底的第二表面限定的第 一空腔中，所述半導體堆疊模塊 還包括安裝在第二基底的第三表面上并且在第二空腔中的第三半導體芯片。
13、 如權利要求IO所述的半導體堆疊模塊，其中，所述模塊被構造并布 置為安裝在基本上平坦的表面上，其中，當如此安裝所述模塊時，所述模塊 還包括形成在第二基底的第四表面和所述基本上平坦的表面之間的附加焊料 凸點。
14、 如權利要求13所述的半導體堆疊模塊，其中，在第二空腔下的附加 焊料凸點比不在第二空腔下的附加焊料凸點小。
15、 一種可安裝在基本上平坦的表面上的半導體封裝，包括基底，具有相對的第一表面和第二表面，當所述封裝安裝在基本上平坦 的表面上時，第二表面面對所述基本上平坦的表面；基底的基本平坦的第一部分，當所述封裝被安裝在所述基本上平坦的表 面上時，基本平坦的第一部分與所述基本上平坦的表面相隔第一距離；基底的基本平坦的第二部分，與基底的第一部分相鄰，當所述封裝被安 裝在所述基本上平坦的表面上時，基底的第二部分與所述基本上平坦的表面 相隔與第一距離不同的第二距離；至少一個半導體芯片，安裝在基底的第一部分的第一表面上。
16、 如權利要求15所述的半導體封裝，其中，第一距離比第二距離大。
17、 如權利要求15所述的半導體封裝，其中，第一距離比第二距離小。
18、 如權利要求17所述的半導體封裝，其中，基底被構造并布置為具有 通過焊料凸點安裝在基底的基本平坦的第二部分的第一表面上的第二半導體 封裝，當?shù)诙雽w封裝如此安裝時，所述至少一個半導體芯片的高度比焊 料凸點的高度高。
19、 如權利要求15所述的半導體封裝，其中，所述半導體芯片包括倒裝芯片。
20、 如權利要求15所述的半導體封裝，還包括安裝在基底的第一部分的 第二表面上的第二半導體芯片。
21、 如權利要求15所述的半導體封裝，還包括安裝在基底的第二部分的 第二表面上的多個焊料凸點。
22、 如權利要求21所述的半導體封裝，還包括半導體芯片和焊料凸點之 間的多個電連接。
23、 如權利要求15所述的半導體封裝，還包括安裝在基底的第二部分的 第二表面上的多個焊料凸點，所述多個焊料凸點用于將所述封裝附著到板， 當所述封裝被如此附著時，凸點將封裝與板分隔開足夠的量，使得第一部分 的第二表面與安裝在板上并且在第 一部分的第二表面下的組件分開。
24、 一種存儲卡，包括第一基底，具有相對的第一表面和第二表面； 空腔，由第一基底的第二表面限定； 第一半導體芯片，安裝在第一基底的表面之一上；第二基底，具有相對的第三表面和第四表面；第二半導體芯片，安裝在第二基底的第三表面上，所述半導體芯片之一包括存儲器，另一個包括控制器；多個焊料凸點，形成在第 一基底的第二表面和第二基底的第三表面之間， 所述焊料凸點連接兩個基底，第二半導體芯片至少部分容納在空腔中。
25、 一種電子系統(tǒng)，包括第一基底，具有相對的第一表面和第二表面； 空腔，由第一基底的第二表面限定； 第一半導體芯片，安裝在第一基底的表面之一上； 第二基底，具有相對的第三表面和第四表面；第二半導體芯片，安裝在第二基底的第三表面上，所述半導體芯片之一 包括存儲器，另一個包括處理器； 多個焊料凸點，形成在第 一基底的第二表面和第二基底的第三表面之間，所述焊料凸點連接兩個基底，第二半導體芯片至少部分容納在空腔中； 輸入/輸出裝置，將信息傳輸?shù)剿鱿到y(tǒng)并從所述系傳輸信息。
26、 一種制造半導體封裝的方法，該方法包括以下步驟 將基本上平坦的表面基底置于模具上方，所述模具具有基本平坦的第一表面和基本平坦的第二表面，所述第一表面與基底間隔第一距離，所述第二 表面與第一表面相鄰并與基底間隔第二距離；將基底壓到模具中，直到基底呈現(xiàn);漠具表面的形狀；在基底的一側上安裝至少一個半導體芯片；在基底的另一側上安裝焊料凸點。
27、 如權利要求26所述的方法，還包括在焊料凸點和所述至少一個半導 體芯片之間形成多個電連接。
28、 如權利要求26所述的方法，還包括在基底的另一側上安裝至少一個 附加半導體芯片。
29、 如權利要求26所述的方法，其中，第一距離比第二距離大。
30、 如權利要求26所述的方法，其中，第一距離比第二距離小。
31、 如權利要求26所述的方法，其中，所述方法還包括使用悍料凸點來將基底安裝到另一基底上。
32、 如權利要求26所述的方法，其中，在基底的一側上安裝至少一個半 導體芯片的步驟包括通過焊料凸點在所述一側上安裝所述至少一個半導體芯片。
33、 如權利要求26所述的方法，其中，所述焊料凸點安裝在基底的被模 具表面之一成形的部分上。
34、 如權利要求33所述的方法，其中，所述焊料凸點安裝在基底的被模 具的兩個表面成形的部分上。
35、 如權利要求34所述的方法，還包括在由第一模具表面成形的部分上 使用 一種尺寸的焊料凸點，并在由第二模具表面成形的部分上使用不同尺寸 的焊料凸點。
全文摘要
本發(fā)明公開了一種半導體封裝及制造方法、半導體堆疊模塊和包括該模塊的裝置，該模塊具有上半導體封裝，所述封裝包括具有相對的第一和第二表面的基底。由第二表面限定的空腔容納安裝在下半導體封裝的基底上的半導體的至少一部分。布置在第一和第二封裝之間的多個焊料凸點將兩個基底相連。
文檔編號H01L23/488GK101359659SQ200810135888
公開日2009年2月4日 申請日期2008年7月21日 優(yōu)先權日2007年7月31日
發(fā)明者梁世暎, 金承宇 申請人:三星電子株式會社