專(zhuān)利名稱(chēng)：具有柵極場(chǎng)板的薄膜soi厚柵氧功率器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。
技術(shù)背景高壓p型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管p-LDMOSFET (p-Channel Lateral Double Diffused MOSFET)常用于電平位移電路中，將低壓邏輯信號(hào)轉(zhuǎn)換成高壓邏輯信號(hào)，以簡(jiǎn)化電路設(shè)計(jì)。 通常p-LDMOSFET源極接最高電源電壓，而漏極作為輸出端，器件漂移區(qū)承受高壓以滿(mǎn)足高 壓工作要求。常規(guī)p-LDMOSFET器件柵氧化層很薄，而在電平位移電路中器件柵極與源極間 通常需要承受高達(dá)高壓電源電壓的耐壓，過(guò)薄的柵氧化層無(wú)法滿(mǎn)足柵源電極之間的耐壓要求。為了改善器件的耐壓特性，研究者們提出了各種措施。文獻(xiàn)(1 ) Tae Moon Roh， Dae Woo Lee， Sang-Gi Kim, Il-Yong Park, Sung Ku Kwon， Yil Suk Yang, Byoung Gon Yu， and Jongdae Kim， "Highly Reliable p-LDMOSFET with an Uneven Racetrack Source for PDP Driver IC Applications", ISPSD 2003， April 14-17,Cambridge,UK，采用 硅基厚柵氧p-LDMOSFET，如圖1。其中，l是p襯底，16是深n阱，9是p+漏區(qū)，5是和 漏區(qū)9摻雜雜質(zhì)類(lèi)型相同的p漂移區(qū)，3是高壓n阱，7是p+源區(qū)，8是n+阱接觸區(qū)，10是 厚柵氧層，20是場(chǎng)氧層，11是柵極，13是源極，14是漏極。該結(jié)構(gòu)柵氧化層10較厚、為 200nm，可以承受高的柵源電壓VGS，滿(mǎn)足電平位移電路對(duì)p-LDMOSFET柵源耐壓的要求。 然而其采用硅基自隔離技術(shù)，需要大的PN結(jié)隔離面積，漏電流大，寄生效應(yīng)嚴(yán)重，并容易 發(fā)生閂鎖。文獻(xiàn)(2) Jongdae Kim, Tae Moon Roh, Sang陽(yáng)Gi Kim, Q. Sang Song, Dae Woo Lee， Jin-Gun Koo, Kyoung-Ik Cho, and Dong Sung Ma, "High-Voltage Power Integrated Circuit Technology Using SOI for Driving Plasma Display Panels", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.48, NO.6, JUNE 2001,如圖2。其中，1是n+襯底，2是埋氧層，15是SOI 層，21是p外延層，16是深n阱，9是p+漏區(qū)，5是和漏區(qū)9摻雜雜質(zhì)類(lèi)型相同的p漂移區(qū)， 3是n阱，7是n+阱接觸區(qū)，8是p+源區(qū)，10是厚柵氧層，11是柵極，13是源極，14是漏極。 該器件為厚膜SOI (Silicon-On-Insulator)結(jié)構(gòu)，在圖1的基礎(chǔ)上增加了埋氧層2， SOI層15 較厚，為8pm。器件集成方式由PN結(jié)隔離變?yōu)樯畈劢橘|(zhì)隔離，寄生效應(yīng)減小，有助于避免 閂鎖效應(yīng)。柵氧化層10較厚，可以承受高的柵源電壓。由于較厚的SOI層，雖采用介質(zhì)隔離的SOI技術(shù)，但p型漂移區(qū)5與深n阱16仍存在大面積的PN結(jié)，其并沒(méi)有充分利用SOI 技術(shù)的低漏電、低功耗優(yōu)勢(shì)；并且由于采用深槽介質(zhì)隔離方式，需要進(jìn)行深槽刻蝕、槽填充、 平坦化等額外的工藝步驟，增加了工藝成本。傳統(tǒng)厚膜SOI厚柵氧器件由于受到SOI背柵效 應(yīng)而導(dǎo)致的穿通擊穿限制，通常采用大于5jmi的頂層硅厚度，而不能做得更薄。發(fā)明內(nèi)容本發(fā)明目的在于提供一種具有柵極場(chǎng)板的薄膜SOI新型厚柵氧功率器件，與傳統(tǒng)結(jié)構(gòu)相 比，其基于薄膜SOI技術(shù)，進(jìn)一步降低了傳統(tǒng)厚膜SOI器件的寄生效應(yīng)，從而具有更低的漏 電流。由于SOI層較薄，其可采用常規(guī)的LOCOS(local oxidation of silicon)工藝實(shí)現(xiàn)器件的介 質(zhì)隔離，亦可采用淺槽隔離技術(shù)；與深槽介質(zhì)隔離相比，改善了工藝的兼容性。器件具有延 伸至漂移區(qū)的柵極場(chǎng)板，增強(qiáng)了薄膜SOI器件的漂移區(qū)耗盡，有助于提高漂移區(qū)濃度，降低 器件的導(dǎo)通電阻，并在柵極場(chǎng)板末端引入新的電場(chǎng)峰值，降低器件承受高壓時(shí)柵極末端的硅 表面電場(chǎng)峰值，從而改善器件的擊穿特性。本發(fā)明提供一種具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，它包括襯底1、埋氧層2、 SOI層15、厚柵氧10、柵極11、源極13和漏極14;所述埋氧層2處于襯底I和SOI層15 中間；所述SOI層15由體區(qū)3、漏區(qū)阱4、漂移區(qū)5、源區(qū)7、阱接觸區(qū)8和漏區(qū)9構(gòu)成；所 述厚柵氧10處于柵極11和SOI層15之間，所述漏區(qū)9處于漏極14和漏區(qū)阱4之間，所述 源區(qū)7和阱接觸區(qū)8并排處于源極13和體區(qū)3之間；所述柵極11 、源極13和漏極14通過(guò) 層間介質(zhì)12相互隔離。其特征在于整個(gè)器件還具有柵極場(chǎng)板21，所述柵極場(chǎng)板21與柵極 11相連并在器件表面跨過(guò)柵極11的上方并延伸至漂移區(qū)5的上方；所述SOI層15的厚度為 l(xm 2nm;所述柵氧層10的厚度為100nm 800nm;所述體區(qū)3、漂移區(qū)5、漏區(qū)阱4直接 與埋氧層2相接。上述方案中，所述體區(qū)3中還可具有有源擴(kuò)展區(qū)6，所述有源擴(kuò)展區(qū)6位于厚柵氧10的 下方并與源區(qū)7相連。本發(fā)明體區(qū)3、漂移區(qū)5、漏區(qū)阱4直接與埋氧層2相接,進(jìn)一步消除了傳統(tǒng)厚膜SOI器件的 寄生效應(yīng)；柵氧下具有源擴(kuò)展區(qū)6，其與源區(qū)7相連，以保證器件的更加有效的形成；柵極場(chǎng) 板21在器件表面跨過(guò)柵極11并延伸至漂移區(qū)5上、與漏極14相距一定距離，作為場(chǎng)板以增強(qiáng)薄 膜SOI器件的漂移區(qū)5耗盡，降低器件承受高壓時(shí)柵極ll末端的硅表面電場(chǎng)峰值。需要說(shuō)明的是-(1)上面所述的漂移區(qū)5可由分別與體區(qū)3和漏區(qū)阱4相連且導(dǎo)電類(lèi)型相反的p型區(qū)17和n型區(qū)18交替構(gòu)成(如圖4所示)；其中，p型區(qū)17和n型區(qū)18的形狀可以是矩形(如 圖4所示)，也可以是梯形(如圖5所示)；p型區(qū)17和n型區(qū)18的濃度、寬度可以相同也 可以不同。(2)上面所述的漂移區(qū)5可由分別與體區(qū)3和漏區(qū)阱4相連的p型區(qū)17和介質(zhì)I區(qū)19 構(gòu)成(如圖6所示)。p型區(qū)17和介質(zhì)I區(qū)的形狀可以是矩形(如圖6所示)，也可以是梯形； p型區(qū)17和介質(zhì)I區(qū)19寬度可以相同也可以不同。G)上面所述的漂移區(qū)5可由從源區(qū)到漏區(qū)方向線性變摻雜的p型區(qū)Pl、P2.......Pi......，Pn-l， Pn (i=l，2，...， i， ...， n-l，n)構(gòu)成(如圖7所示)，p型區(qū)Pl到p型區(qū)Pn濃度線性增 加。(4)上面所述的體區(qū)3可以是均勻摻雜，也可以是倒摻雜，如圖8 (b)所示，倒摻雜 時(shí)體區(qū)3底部濃度高、表面濃度低。本發(fā)明的工作原理本發(fā)明提供的一種具有柵極場(chǎng)板的薄膜SOI新型厚柵氧功率器件，可以進(jìn)一步降低傳統(tǒng) 器件的寄生電容，提高器件的開(kāi)關(guān)速度，避免閂鎖效應(yīng)，易與薄膜SOI技術(shù)兼容，且通過(guò)增 加?xùn)艠O場(chǎng)板改善器件的擊穿特性，并進(jìn)一步降低器件的導(dǎo)通電阻，獲得較低的導(dǎo)通損耗。這 里以高壓p-LDMOSFET為例(如圖3)，說(shuō)明本發(fā)明的工作原理。在器件關(guān)斷時(shí)，源極13和柵極11電位為高壓電源電壓、漏極14為低電壓，器件漂移區(qū) 5耗盡，以承受高耐壓。器件的縱向耐壓取決于埋氧層2厚度，厚度越大，縱向耐壓越高。 假設(shè)埋氧層2足夠厚，器件不發(fā)生縱向體內(nèi)擊穿，在沒(méi)有柵極場(chǎng)板21，漂移區(qū)5濃度較高時(shí)， 雪崩擊穿發(fā)生在柵極11末端的硅表面或漂移區(qū)5和體區(qū)3形成的冶金結(jié)表面。柵極場(chǎng)板21 在器件表面跨過(guò)柵極ll,并延伸至漂移區(qū)5上，與漏極14相距一定距離，其與柵極ll形成 階梯場(chǎng)板以增強(qiáng)薄膜SOI器件的漂移區(qū)5耗盡，在柵極場(chǎng)板21末端引入新的電場(chǎng)峰值，降低 器件承受高壓時(shí)柵極11末端或漂移區(qū)5和體區(qū)3形成的冶金結(jié)處的硅表面電場(chǎng)峰值，從而改 善器件的擊穿特性，并有助于提高漂移區(qū)5濃度，降低器件的導(dǎo)通電阻。由于采用薄膜SOI, n型體區(qū)3如采用均勻濃度，其濃度要求略高，以防止由于源極13為高壓、襯底1為低壓時(shí)， 器件背溝MOSFET耗盡層擴(kuò)展到源擴(kuò)展區(qū)6、源區(qū)7和體區(qū)3的內(nèi)建勢(shì)壘所引起的器件過(guò)早 發(fā)生穿通擊穿，從而降低器件擊穿電壓。可采用倒摻雜的體區(qū)3結(jié)構(gòu)，提高埋氧層2上體區(qū) 3濃度以防止器件穿通擊穿、降低體區(qū)3表面濃度以減小厚柵氧器件的閾值電壓，從而改善 器件的開(kāi)態(tài)特性。在器件導(dǎo)通時(shí)，由于采用的柵氧化層10較厚，因此柵極11和源極13間能夠承受較高的電壓。本發(fā)明采用薄膜SOI材料，與傳統(tǒng)PN結(jié)隔離的體硅技術(shù)相比，其具有更小的寄生效應(yīng), 更高的工作頻率，且器件避免了閂鎖現(xiàn)象的發(fā)生。而與文獻(xiàn)2厚膜SOI器件相比，本發(fā)明采 用小于2pm的SOI厚度。這一結(jié)構(gòu)特點(diǎn)使得薄膜SOI器件具有寄生效應(yīng)小、速度快、功耗低、 抗輻照能力強(qiáng)等諸多優(yōu)點(diǎn)，并且與標(biāo)準(zhǔn)工藝兼容，不需要深槽介質(zhì)隔離，工藝簡(jiǎn)單。采用 LOCOS隔離工藝或淺槽隔離技術(shù)實(shí)現(xiàn)器件的高低壓兼容，降低了工藝難度及成本。綜上所述，本發(fā)明提供一種具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其柵氧層厚，可 承受大的柵源電壓，滿(mǎn)足電平位移電路的需要；利用薄膜SOI，可降低器件的寄生效應(yīng)，減 小損耗；通過(guò)在功率器件表面增加跨過(guò)柵極的柵極場(chǎng)板，增大漂移區(qū)耗盡，降低柵極末端的 硅表面電場(chǎng)峰值，改善器件的擊穿特性，并有助于提高漂移區(qū)濃度，降低器件的導(dǎo)通電阻。 因此，采用本發(fā)明可以制作各種性能優(yōu)良的高壓、高速、低導(dǎo)通損耗的功率器件。


圖1是基于體硅技術(shù)的厚柵氧p-LDMOSFET結(jié)構(gòu)示意圖。圖2是基于厚膜SOI的厚柵氧p-LDMOSFET結(jié)構(gòu)示意圖。圖3是本發(fā)明提供的具有柵極場(chǎng)板的薄膜SOI新型厚柵氧功率器件結(jié)構(gòu)示意圖。圖4是本發(fā)明提供的漂移區(qū)5為矩形p、 n交替結(jié)構(gòu)的厚柵氧功率器件結(jié)構(gòu)示意圖，硅表 面上結(jié)構(gòu)與圖3同。圖5是本發(fā)明提供的漂移區(qū)5為梯形p、 n交替結(jié)構(gòu)的厚柵氧功率器件結(jié)構(gòu)示意圖，硅表 面上結(jié)構(gòu)與圖3同。圖6是本發(fā)明提供的漂移區(qū)5為矩形(或梯形)p、 I交替結(jié)構(gòu)的厚柵氧功率器件結(jié)構(gòu)示 意圖，硅表面上結(jié)構(gòu)與圖3同。圖7是本發(fā)明提供的漂移區(qū)5為線性變摻雜的厚柵氧功率器件結(jié)構(gòu)示意圖。圖8是本發(fā)明提供的體區(qū)3為倒摻雜阱的厚柵氧功率器件結(jié)構(gòu)示意圖。
具體實(shí)施方式
采用本發(fā)明的具有柵極場(chǎng)板的薄膜SOI新型厚柵氧功率器件結(jié)構(gòu)，可以得到性能優(yōu)良的 高壓、高速、低導(dǎo)通損耗的功率器件。尤其是可實(shí)現(xiàn)60V到300V的高壓厚柵氧器件，滿(mǎn)足 70~100 V PDP尋址驅(qū)動(dòng)IC、 170~275 V PDP行驅(qū)動(dòng)IC中的電平位移電路對(duì)高壓PMOS的耐壓要求。具有柵極場(chǎng)板的薄膜SOI新型厚柵氧功率器件如圖3所示，包括襯底l，埋氧層2， SOI 層15，體區(qū)3，漂移區(qū)5，柵氧下源擴(kuò)展區(qū)6，源區(qū)7，阱接觸區(qū)8，漏區(qū)阱4、漏區(qū)9，厚柵 氧10，層間介質(zhì)12，柵極11，源極13和漏極14。其特征是SOI層15較薄，厚度為lpm 2^im， 沒(méi)有采用傳統(tǒng)的厚膜SOI;柵氧層10較厚、為100nm 800nm，柵極11和源極13間可承受 大的電壓；體區(qū)3、漂移區(qū)5、漏區(qū)阱4直接與埋氧層2相接，進(jìn)一步消除了傳統(tǒng)厚膜SOI 器件的寄生效應(yīng)；柵氧下具有源擴(kuò)展區(qū)6，其與源區(qū)7相連，以保證器件有效形成；源擴(kuò)展 區(qū)6可通過(guò)柵氧IO形成后的高能離子注入實(shí)現(xiàn)，也可以通過(guò)柵氧形成前注入實(shí)現(xiàn)。柵極場(chǎng)板 21在器件表面跨過(guò)柵極11并延伸至漂移區(qū)5上、與漏極14相距一定距離，作為場(chǎng)板以增強(qiáng) 薄膜SOI器件的漂移區(qū)5耗盡，降低器件承受高壓時(shí)柵極U末端的硅表面電場(chǎng)峰值。該結(jié)構(gòu) 可以用于p型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管p-LDMOSFET、 n型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管 n-LDMOSFET、還可以用于p型橫向絕緣柵雙極型晶體管p-LIGBT(p-Channel Lateral Insulated Gate Bipolar Transistor)、 n型橫向絕緣柵雙極型晶體管n-LIGBT、橫向晶閘管，PN 二極管等 常見(jiàn)功率器件。在實(shí)施過(guò)程中，可以根據(jù)具體情況，在基本結(jié)構(gòu)不變的情況下，進(jìn)行一定的變通設(shè)計(jì)，例如圖4是漂移區(qū)5采用矩形p型區(qū)17和矩形n型區(qū)18交替結(jié)構(gòu)，以改善器件漂移區(qū)5承 受高壓時(shí)表面場(chǎng)分布，并進(jìn)一步降低器件導(dǎo)通電阻。圖5是漂移區(qū)5采用梯形p型區(qū)17和梯形n型區(qū)18交替結(jié)構(gòu)，以改善器件漂移區(qū)5承 受高壓時(shí)表面場(chǎng)分布，并進(jìn)一步降低器件導(dǎo)通電阻。圖6是漂移區(qū)5采用矩形(或梯形)p型區(qū)17和矩形(或梯形)介質(zhì)I區(qū)19交替結(jié)構(gòu)， 以改善器件漂移區(qū)5承受高壓時(shí)表面場(chǎng)分布，并進(jìn)一步降低器件的導(dǎo)通電阻。I區(qū)可以通過(guò) LOCOS工藝形成，也可以通過(guò)槽刻蝕再填充介質(zhì)方式形成。圖7是漂移區(qū)5采用線性變摻雜結(jié)構(gòu)，以改善器件漂移區(qū)5承受高壓時(shí)表面場(chǎng)分布，并 進(jìn)一步降低器件的導(dǎo)通電阻。線形摻雜的漂移區(qū)5可通過(guò)掩模窗口從源到漏依次增大的注入 再擴(kuò)散方式形成。圖8是體區(qū)3采用倒摻雜阱結(jié)構(gòu)，通過(guò)高能離子注入形成倒摻雜阱結(jié)構(gòu)。提高器件的背 柵閾值電壓，降低前柵閾值電壓。
權(quán)利要求
1、具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，它包括襯底(1)、埋氧層(2)、SOI層(15)、厚柵氧(10)、柵極(11)、源極(13)和漏極(14)；所述埋氧層(2)處于襯底(1)和SOI層(15)中間；所述SOI層(15)由體區(qū)(3)、漏區(qū)阱(4)、漂移區(qū)(5)、源區(qū)(7)、阱接觸區(qū)(8)和漏區(qū)(9)構(gòu)成；所述厚柵氧(10)處于柵極(11)和SOI層(15)之間，所述漏區(qū)(9)處于漏極(14)和漏區(qū)阱(4)之間，所述源區(qū)(7)和阱接觸區(qū)(8)并排處于源極(13)和體區(qū)(3)之間；所述柵極(11)、源極(13)和漏極(14)通過(guò)層間介質(zhì)(12)相互隔離；其特征在于整個(gè)器件還具有柵極場(chǎng)板(21)，所述柵極場(chǎng)板(21)與柵極(11)相連并在器件表面跨過(guò)柵極(11)的上方并延伸至漂移區(qū)(5)的上方；所述SOI層(15)的厚度為1μm～2μm；所述柵氧層(10)的厚度為100nm～800nm；所述體區(qū)(3)、漂移區(qū)(5)、漏區(qū)阱(4)直接與埋氧層(2)相接。
2、 根據(jù)權(quán)利要求l所述的具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其特征在于所述 體區(qū)(3)中具有有源擴(kuò)展區(qū)(6),所述有源擴(kuò)展區(qū)(6)位于厚柵氧(10)的下方并與源區(qū)(7)相連。
3、 根據(jù)權(quán)利要求1或2所述的具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其特征在于 所述漂移區(qū)(5)由分別與體區(qū)(3)和漏區(qū)阱(4)相連且導(dǎo)電類(lèi)型相反的p型區(qū)(17)和n 型區(qū)(18)交替構(gòu)成；其中，p型區(qū)(17)和n型區(qū)(18)的形狀是矩形或梯形；p型區(qū)(17) 和n型區(qū)(18)的濃度、寬度相同或不同。
4、 根據(jù)權(quán)利要求l或2所述的具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其特征在于 所述漂移區(qū)(5)由分別與體區(qū)(3)和漏區(qū)阱(4)相連的p型區(qū)(17)和介質(zhì)I區(qū)(19)構(gòu) 成；p型區(qū)(17)和介質(zhì)I區(qū)(19)的形狀是矩形或梯形；p型區(qū)(17)和介質(zhì)I區(qū)(19)寬 度相同或不同。
5、 根據(jù)權(quán)利要求1或2所述的具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其特征在于 所述漂移區(qū)(5)由從源區(qū)到漏區(qū)方向線性變摻雜的p型區(qū)Pl、 P2、 ......Pi......、 Pn-l和Pn構(gòu)成，i=l,2,...， i， ...， n-l,n， p型區(qū)Pl到p型區(qū)Pn濃度線性增加。
6、 根據(jù)權(quán)利要求l或2所述的具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其特征在于 所述體區(qū)(3)是均勻摻雜或倒摻雜，倒摻雜時(shí)體區(qū)(3)底部濃度高、表面濃度低。
7、 根據(jù)權(quán)利要求l或2所述的具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件，其特征在于 所述具有柵極場(chǎng)板的薄膜SOI厚柵氧功率器件具體是p型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管 p-LDMOSFET、 n型橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管n-LDMOSFET、 p型橫向絕緣柵雙極型晶體管 p-LIGBT、 n型橫向絕緣柵雙極型晶體管n-LIGBT、橫向晶閘管或PN二極管。
全文摘要
本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域。器件SOI層較薄(1～2μm)；柵氧化層較厚(100～800nm)；柵極場(chǎng)板跨過(guò)柵極上方并延伸至漂移區(qū)的上方。器件體區(qū)中還可具有位于厚柵氧下方并與源區(qū)相連的有源擴(kuò)展區(qū)，以使整個(gè)器件更加有效的形成。本發(fā)明柵氧層較厚，可承受大的柵源電壓，滿(mǎn)足電平位移電路的需要；SOI層較薄，可降低器件的寄生效應(yīng)，減小損耗；通過(guò)在功率器件表面增加跨過(guò)柵極的柵極場(chǎng)板，可增大漂移區(qū)耗盡，降低柵極末端的硅表面電場(chǎng)峰值，改善器件的擊穿特性，并有助于提高漂移區(qū)濃度，降低器件的導(dǎo)通電阻。本發(fā)明具有寄生效應(yīng)小、速度快、功耗低、抗輻照能力強(qiáng)等優(yōu)點(diǎn)，且與標(biāo)準(zhǔn)工藝兼容。采用本發(fā)明可以制作各種性能優(yōu)良的高壓、高速、低導(dǎo)通損耗的功率器件。
文檔編號(hào)H01L29/78GK101221986SQ20081004529
公開(kāi)日2008年7月16日 申請(qǐng)日期2008年1月29日 優(yōu)先權(quán)日2008年1月29日
發(fā)明者明 喬, 波 張, 健 方, 李肇基, 驍 董, 蔣林利, 磊 趙 申請(qǐng)人:電子科技大學(xué)