一種雙金屬柵極的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種雙金屬柵極的制備方法。
【背景技術(shù)】
[0002]摩爾定律長(zhǎng)期以來(lái)一直推動(dòng)著集成電路(IC)制造技術(shù)快速前進(jìn)，實(shí)現(xiàn)集成密度每1.5年翻一番。相應(yīng)地，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)的尺寸持續(xù)縮小，且柵極氧化層的厚度也不斷減薄。進(jìn)入45nm技術(shù)節(jié)點(diǎn)，傳統(tǒng)的S12柵極氧化層的厚度已接近物理極限，出現(xiàn)嚴(yán)重的可靠性問(wèn)題，業(yè)界開(kāi)始采用S1N代替S12,將傳統(tǒng)的柵極結(jié)構(gòu)延續(xù)至32nm技術(shù)代。但進(jìn)入28nn技術(shù)節(jié)點(diǎn)，S1N柵極氧化層已無(wú)法滿足高性能器件要求，只能應(yīng)用于一些低端的低功耗器件。為了維持摩爾定律，在28nm及以下的技術(shù)代，業(yè)界普遍采用高介電常數(shù)介質(zhì)(High-k)材料，它擁有高的介電常數(shù)，同時(shí)具有類似Si02的優(yōu)越性能。新材料的引入總會(huì)帶來(lái)一定風(fēng)險(xiǎn)，High-k材料與傳統(tǒng)柵電極材料(多晶娃)并不兼容，采用金屬代替多晶娃作為柵電極可進(jìn)一步提高器件性能。高介電常數(shù)介質(zhì)/金屬柵極技術(shù)有效支持CMOS技術(shù)向28nm及以下技術(shù)代前進(jìn)。
[0003]高介電常數(shù)介質(zhì)/金屬柵極技術(shù)主要有兩大技術(shù)陣營(yíng)，即前柵極(Gate-first)工藝和后柵極(Gate-last)工藝。前柵極工藝先沉積高介電常數(shù)介質(zhì)和金屬電極，再進(jìn)行源/漏區(qū)離子注入和隨后的高溫激活工藝，與傳統(tǒng)CMOS集成方案一致，但高溫工藝會(huì)引起金屬電極的有效功函數(shù)改變，增加控制閾值電壓的難度;而后柵極工藝先完成源/漏區(qū)高溫工藝再沉積金屬電極，可以有效控制閾值電壓，但其引入了犧牲柵電極技術(shù)，工藝集成過(guò)于復(fù)雜，成本太高。
[0004]為了滿足高性能器件的技術(shù)要求，與傳統(tǒng)CMOS工藝一致的前柵極工藝采用了較為復(fù)雜的覆蓋層(Capping layer)技術(shù)，同時(shí)在鉭合金電極基礎(chǔ)上采用注入?yún)㈦s技術(shù)來(lái)調(diào)節(jié)有效功函數(shù)，這些技術(shù)的引入不僅增加了工藝集成難度和工藝成本，而且仍無(wú)法滿足器件進(jìn)一步縮小后對(duì)閾值電壓的要求。前柵極工藝可作為32nm至28nm技術(shù)代的過(guò)渡技術(shù)，但不具備進(jìn)一步技術(shù)延伸的能力。
[0005]后柵極工藝類似大馬士革技術(shù)，先完成了所有前道器件工藝;再沉積金屬前介質(zhì)；然后采用化學(xué)機(jī)械拋光工藝使多晶硅柵極暴露出來(lái)，采用刻蝕工藝將多晶硅去除;接著進(jìn)行高介電常數(shù)介質(zhì)和金屬電極的沉積工藝;最后采用化學(xué)機(jī)械拋光工藝將表面金屬磨掉，實(shí)現(xiàn)金屬柵極之間的隔離。該技術(shù)方案避開(kāi)了高溫激活工藝，柵電極的功函數(shù)由金屬材料及其沉積工藝決定，可以分別對(duì)PMOS和匪OS采用不同的金屬電極，獲得最佳的閾值電壓控制。采用后柵極工藝制造的芯片，功耗更低、漏電更少，高頻運(yùn)行狀態(tài)也更穩(wěn)定，因此，業(yè)界已經(jīng)公認(rèn)后柵極技術(shù)方案具備可持續(xù)應(yīng)用潛力，滿足28nm及以下技術(shù)代、甚至新器件結(jié)構(gòu)FinFET的技術(shù)要求。
[0006]雙金屬電極的形成工藝是后柵極工藝中的難點(diǎn)之一，其主流技術(shù)方案有兩種工藝集成方案。第一類工藝集成方案采用金屬反刻蝕技術(shù)，在已經(jīng)暴露出多晶硅柵極的前道硅片上，采用刻蝕工藝將多晶硅去除;沉積一層高介電常數(shù)介質(zhì);再沉積第一種金屬電極，采用光刻、刻蝕工藝將除第一柵極區(qū)外的其他區(qū)域的金屬去除;然后沉積第二種金屬電極;并采用填充金屬填滿柵極溝槽;最后采用化學(xué)機(jī)械拋光將表面的金屬全部去除，形成分離的第一柵極區(qū)和第二柵極區(qū)。該技術(shù)方案的金屬反刻蝕技術(shù)較難控制，刻蝕量不夠會(huì)形成金屬殘留，影響第二柵極區(qū)的有效功函數(shù)，刻蝕量過(guò)多容易對(duì)High-k介質(zhì)造成損傷，引起可靠性問(wèn)題。此外，第一柵極區(qū)的金屬膜層更加復(fù)雜，金屬填充工藝窗口相對(duì)更小，工藝可控性更差。第二類工藝集成方案采用光刻膠保護(hù)技術(shù)，在已經(jīng)暴露出多晶硅柵極的前道硅片上，采用光刻膠將第二柵極區(qū)保護(hù)，采用刻蝕工藝將第一柵極區(qū)的多晶硅去除;沉積一層高介電常數(shù)介質(zhì)和第一種金屬電極，并采用填充金屬填滿柵極溝槽，再采用化學(xué)機(jī)械拋光將表面的金屬全部去除，以形成第一柵極區(qū);然后采用刻蝕工藝將第二柵極區(qū)的多晶硅去除，沉積一層高介電常數(shù)介質(zhì)和第二種金屬電極，并采用填充金屬填滿柵極溝槽，再采用化學(xué)機(jī)械拋光將表面的金屬全部去除，以形成第二柵極區(qū)。該技術(shù)方案的工藝集成難度降低，但工藝步驟增多，成本較高，不利于產(chǎn)業(yè)化大生產(chǎn)。
[0007]因此，急需一種雙金屬柵的制備方法，不僅工藝簡(jiǎn)單，集成難度低，而且有利于量產(chǎn)應(yīng)用。

【發(fā)明內(nèi)容】

[0008]為了克服以上問(wèn)題，本發(fā)明旨在提供一種工藝簡(jiǎn)單的雙金屬柵的制備方法。
[0009]為了達(dá)到上述目的，本發(fā)明提供了一種雙金屬柵的制備方法，其包括:
[0010]步驟01:提供已經(jīng)完成前道工藝集成的硅襯底;硅襯底包括具有第一柵極的第一柵極區(qū)和具有第二柵極的第二柵極區(qū)、以及覆蓋于整個(gè)硅片上的金屬前介質(zhì)層；
[0011 ]步驟02:減薄所述金屬前介質(zhì)層，直至暴露出所述第一柵極和所述第二柵極的表面；
[0012]步驟03:刻蝕去除所述第一柵極和所述第二柵極，在所述第一柵極和所述第二柵極的位置分別形成第一溝槽和第二溝槽；
[0013]步驟04:在完成所述步驟03的硅襯底上依次沉積高K介質(zhì)層和金屬覆蓋層；
[0014]步驟05:在完成所述步驟04的硅襯底上覆蓋一層介質(zhì)薄膜，所述介質(zhì)薄膜將所述第一溝槽和所述第二溝槽頂部封住，從而在所述第一溝槽內(nèi)和所述第二溝槽內(nèi)形成空氣隙；
[0015]步驟06:去除位于所述第一柵極區(qū)的介質(zhì)薄膜，并且保留所述第二柵極區(qū)的介質(zhì)薄膜；
[0016]步驟07:在完成所述步驟06的所述硅襯底上依次沉積第一金屬電極層和第一填充金屬;其中，所述第一填充金屬將所述第一溝槽填滿；
[0017]步驟08:研磨所述第一填充金屬和所述第一金屬電極層，并且停止于所述第二柵極區(qū)的所述介質(zhì)薄膜，保留所述第二溝槽內(nèi)的空氣隙；
[0018]步驟09:去除位于所述第二柵極區(qū)的介質(zhì)薄膜；
[0019]步驟10:在完成所述步驟09的硅襯底上依次沉積第二金屬電極層和第二填充金屬;其中，所述第二填充金屬將所述第二溝槽填滿；
[0020]步驟11:采用平坦化工藝研磨所述第二填充金屬、所述第一填充金屬、所述第二金屬電極層、所述第一金屬電極層、所述金屬覆蓋層和所述高K介質(zhì)層，從而在所述第一溝槽區(qū)域形成第一金屬柵極，在所述第二溝槽區(qū)域形成第二金屬柵極，且所述第一金屬柵極的頂部與所述第二金屬柵極的頂部齊平。
[0021]優(yōu)選地，所述步驟02中，采用化學(xué)機(jī)械拋光工藝來(lái)減薄所述金屬前介質(zhì)層。
[0022]優(yōu)選地，所述第一柵極和所述第二柵極均具有多晶硅電極和位于所述多晶硅電極底部的柵氧層;所述步驟03中，首先，采用干法刻蝕工藝去除所述第一柵極的多晶硅電極和所述第二柵極的多晶硅電極;然后，采用濕法刻蝕工藝將刻蝕殘留物和所述柵氧層去除。
[0023]優(yōu)選地，所述濕法刻蝕工藝中，采用氣態(tài)氫氟酸作為刻蝕劑。
[0024]優(yōu)選地，