專利名稱：Nand閃存及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器制作方法，特別涉及NAND閃存及其制作方法。
背景技術(shù)：
閃存可分為NOR型和NAND型。其中，NAND型主要應(yīng)用于MP3播放機、數(shù)字相機、數(shù)字?jǐn)z錄像機及移動電話等電子產(chǎn)品的存儲卡上。
例如，申請?zhí)枮?00610101580.9的中國專利申請公開了 一種NAND閃存器件，包括半導(dǎo)體襯底、字線、第一和第二選擇線、隧道絕緣層和選擇柵絕緣層。半導(dǎo)體襯底包括存儲晶體管區(qū)和選擇晶體管區(qū)。字線排列在半導(dǎo)體襯底的存儲晶體管區(qū)，選擇線排列在半導(dǎo)體襯底的選擇晶體管區(qū)。隧道絕緣層插入字線和半導(dǎo)體襯底之間，選擇柵絕緣層插入選擇線和半導(dǎo)體襯底之間，并具有比隧道氧化物層更薄的厚度。同樣，選擇柵絕緣層在其中心區(qū)域具有比其邊緣部分更薄的厚度。
而對具有字線的NAND閃存器件的一種具體實現(xiàn)方式，參照圖1所示，包括第 一多晶硅層1 、氮化硅-氧化硅-氮化硅(ONO )層2、第二多晶硅層3和硅化鴒層4。第二多晶硅層3和硅化鴒層4作為字線。
然而，隨著目前存儲器尺寸的不斷減小，由于硅化鵠具有較高的片電阻，
因而作為字線將使得所述NAND閃存的延遲增大，從而影響NAND閃存的性
^匕fi匕。
而目前還有采用硅化鈷與多晶硅結(jié)合作為字線，然而硅化鈷由于其片電阻較小，為了避免漏電流通過該層泄漏到所述ONO下，所述多晶硅的厚度就需要增大，從而增大了存儲器單元間的耦合電容。
另外，目前也有采用具有較小電阻的鎢與多晶硅結(jié)合作為字線，然而鎢工藝的兼容性較差，若采用鎢工藝，則后續(xù)相應(yīng)工藝都需特殊定制，從而也會增加工藝成本。

發(fā)明內(nèi)容
本發(fā)明提供一種NAND閃存及其制作方法，提高NAND閃存的性能。
為解決上述問題，本發(fā)明提供一種NAND閃存，包括柵極結(jié)構(gòu)以及其上的字線結(jié)構(gòu)，所述字線結(jié)構(gòu)包括柵極結(jié)構(gòu)上的多晶硅層、多晶硅層上的用于阻擋離子的屏蔽層、屏蔽層上的導(dǎo)電層。
相應(yīng)地，本發(fā)明還提供一種NAND閃存的制作方法，包括提供柵極結(jié)構(gòu)以及在所述柵極結(jié)構(gòu)上形成字線結(jié)構(gòu)，在所述柵極結(jié)構(gòu)上形成字線結(jié)構(gòu)包括下列步驟
在所述柵極結(jié)構(gòu)上形成多晶硅層；
在所述多晶硅層上形成用于阻擋離子的屏蔽層；
在所述屏蔽層上形成導(dǎo)電層。
與現(xiàn)有技術(shù)相比，上述所公開的NAND閃存及其制作方法具有以下優(yōu)點由于所述屏蔽層可以較好地阻擋離子進入到屏蔽層下的柵極結(jié)構(gòu)，因而所述屏蔽層的厚度可以較薄，有效地降低了字線結(jié)構(gòu)的厚度，而導(dǎo)電層的電阻較小，因而也可以有效地降低字線結(jié)構(gòu)的阻值，從而降低由于字線結(jié)構(gòu)的阻值而引起的器件延遲，提高所述NAND閃存的性能。


圖1是現(xiàn)有技術(shù)NAND閃存示意圖；圖2是本發(fā)明NAND閃存的一種實施方式示意圖；圖3是本發(fā)明NAND閃存的制作方法的一種實施方式示意圖；圖4A至圖4F是圖3所示制作NAND閃存的示意圖；圖5是圖3所示NAND閃存制作方法中形成導(dǎo)電層的實施例圖。
具體實施例方式
根據(jù)本發(fā)明NAND閃存的一種實施例，由于屏蔽層可以較好地阻擋離子進入到屏蔽層下的柵極結(jié)構(gòu)，因而所述屏蔽層的厚度可以較薄，有效地降低了字線結(jié)構(gòu)的厚度，而導(dǎo)電層的電阻較小，因而也可以有效地降低字線結(jié)構(gòu)的阻值，從而降低由于字線結(jié)構(gòu)的阻值而引起的器件延遲，提高所述NAND閃存的性能。
參照圖2所示，本發(fā)明NAND閃存的一種實施方式包括柵極結(jié)構(gòu)及其上的字線結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)包括第一多晶硅層IO、第一多晶硅層10上的ONO層20;而所述字線結(jié)構(gòu)包括所述ONO層20上的第二多晶硅層30、第二多晶硅層30上的屏蔽層40以及屏蔽層40上的導(dǎo)電層60。
如前所述，由于屏蔽層40的材料比較致密，因而可以在后續(xù)例如輕摻雜(LDD)工藝中有效阻擋注入離子進入4冊極結(jié)構(gòu)下面的襯底中。因而，無須通過增加屏蔽層40下的第二多晶硅層30的厚度來阻擋注入離子。因而所述屏蔽層40和第二多晶硅層30的厚度都可以較薄，所述屏蔽層40的厚度可根據(jù)工藝實際要求作適應(yīng)性調(diào)整。如此，所述字線結(jié)構(gòu)的總厚度也減小，有助于減小存儲器單元間的耦合電容。而所述第二多晶硅層30是為了避免所述屏蔽層例如硅化鴒，直接接觸柵極結(jié)構(gòu)的上層例如ONO層，從而產(chǎn)生較大應(yīng)力。
在一種實施例中，所述屏蔽層40的厚度可以為400至500埃，例如400埃、420埃、450埃、500埃等。在一種實施例中，所述屏蔽層40可以是硅化鎢(WSix)。
而所述導(dǎo)電層60由于片電阻較小，所以各個存儲器單元的字線可以近似為等電位，即在對存儲器進行編程的時候，不同位置的存儲器單元不會因為不同的電壓而表現(xiàn)出不同的行為，從而可以很容易地得到比較均勻的編程結(jié)果，不必因為字線片電阻過高，而需要額外的電路來實現(xiàn)均勻的編程結(jié)果。另外，字線上的片電阻較小，無疑也減小了存儲器的器件延遲，從而也提高了器件的性能。
在一個實施例中，所述導(dǎo)電層60的厚度可以為例如300埃，所述導(dǎo)電層60的厚度在滿足字線電流要求的前提下可根據(jù)工藝實際要求作適應(yīng)性調(diào)整。
在一個實施例中，所述導(dǎo)電層60可以是硅化鈷(CoSix )。
以屏蔽層40是硅化鎢、導(dǎo)電層60是硅化鈷為例，由于形成硅化鎢和形成硅化鈷的工藝均無需特殊定制，因而也節(jié)約了所述NAND閃存的工藝成本。
參照圖3所示，本發(fā)明NAND閃存制作方法的一種實施方式包括下列步
驟
步驟sl,提供柵極結(jié)構(gòu)；
步驟s2,在所述柵極結(jié)構(gòu)上形成多晶硅層；
步驟s3,在所述多晶硅層上形成屏蔽層；
步驟s4，在所述屏蔽層上形成導(dǎo)電層。
下面結(jié)合附圖對上述的制作過程進一步詳細(xì)說明。
結(jié)合圖3和圖4A所示，在半導(dǎo)體襯底100上形成第一多晶硅層10,所述半導(dǎo)體襯底100已具有柵氧化層。所述第一多晶硅層10可以采用例如化學(xué)氣相淀積的方法形成。所述第一多晶硅層10的厚度可以為500埃至1000埃，例如500埃、600埃、800埃、1000埃等。結(jié)合圖3和圖4B所示，在所述第一多晶硅層10上形成ONO層20, ONO層20通常為例如氧化硅-氮化硅-氧化硅的三層結(jié)構(gòu)。ONO層的工藝實現(xiàn)為本領(lǐng)域技術(shù)人員公知的技術(shù)，此處僅以舉例方法對其過程作筒單說明。所述三層結(jié)構(gòu)的下層氧化硅(圖未示)常采用例如熱氧化或化學(xué)氣相沉積的方法形成，氧化硅的厚度根據(jù)具體工藝設(shè)計要求而定。氮化硅常釆用例如低壓化學(xué)氣相沉積(LPCVD)或等離子增強化學(xué)氣相沉積(PECVD)方法在所述下層氧化硅上形成，所述氮化硅的厚度根據(jù)具體工藝設(shè)計要求而定。所述上層氧化硅常采用例如化學(xué)氣相沉積的方法在所述氮化硅上生長，所述上層氧化硅的厚度根據(jù)具體工藝設(shè)計要求而定。
結(jié)合圖3和圖4C所示，在所述ONO層20上形成第二多晶硅層30。所述第二多晶硅層30是為了避免所述屏蔽層例如硅化鴒，直接接觸ONO層產(chǎn)生較大應(yīng)力。而根據(jù)之前所述，由于本實施例中的字線結(jié)構(gòu)采用一層致密的材料層作為后續(xù)輕摻雜工藝中離子注入的屏蔽層，因而所述第二多晶硅層30的厚度無需很厚，例如所述第二多晶硅層30的厚度可以是300埃。所述第二多晶硅層30可以采用例如化學(xué)氣相淀積的方法在所述柵極結(jié)構(gòu)上形成。
結(jié)合圖3和圖4D所示，在所述第二多晶硅層30上形成屏蔽層40。所述屏蔽層40的作用在于在后續(xù)輕摻雜工藝中阻擋注入離子。所述屏蔽層40的厚度可以為400至500埃，例如400埃、420埃、450埃、500埃等，由上述的，所述屏蔽層40的作用僅是阻擋注入離子，因而其厚度可根據(jù)工藝實際要求作適應(yīng)性調(diào)整。而所述屏蔽層的材料可以采用例如硅化鴒。例如，采用化學(xué)氣相淀積的方法在所述第二多晶硅層30上形成厚度為450埃的硅化鎢。本實施例中未對硅化鴒工藝進行特殊定制，因而形成硅化鎢的工藝可采用本領(lǐng)域技術(shù)人員公知的技術(shù)，此處就不再贅述了。
而由于所述屏蔽層40和第二多晶硅層30的厚度都可以較薄，如此，有助于減小存儲器單元間的耦合電容。
8結(jié)合圖3、圖4E和圖5所示，執(zhí)行步驟s41，在所述屏蔽層40上形成反 應(yīng)層50。所述反應(yīng)層50用于為形成導(dǎo)電層60提供反應(yīng)介質(zhì)， 一般采用含硅 的材料層，例如多晶硅，當(dāng)然也可以是其他可適應(yīng)工藝的材料。下面以多晶 硅為例介紹反應(yīng)層50的制作過程，在所述屏蔽層40上形成所述多晶硅可以 采用例如化學(xué)氣相淀積的方法。所述多晶硅的厚度取決于所要形成的導(dǎo)電層 60的厚度。例如，多晶硅反應(yīng)形成硅化鈷，則若硅化鈷的厚度為300埃，所 述多晶硅的厚度也為300埃。
在形成反應(yīng)層50之后，除了屏蔽層40上的反應(yīng)層部分，釆用例如干法 蝕刻去除其他反應(yīng)層部分。隨后，在所述柵極結(jié)構(gòu)、屏蔽層及反應(yīng)層形成的 結(jié)構(gòu)兩側(cè)形成側(cè)墻，此處為了方侵^又述，將包含所述側(cè)墻的結(jié)構(gòu)稱為半導(dǎo)體 結(jié)構(gòu)。接著，以所述半導(dǎo)體結(jié)構(gòu)為掩模，進行離子注入，在側(cè)墻兩側(cè)，半導(dǎo) 體襯底100內(nèi)各形成一個輕摻雜區(qū)(圖未示)。由于有了所述屏蔽層40的保 護，所述注入離子也不能通過所述柵極結(jié)構(gòu)進入到半導(dǎo)體襯底100內(nèi)。
結(jié)合圖3、圖4F和圖5所示，執(zhí)行步驟s42，使所述反應(yīng)層反50應(yīng)形成 導(dǎo)電層60。所述導(dǎo)電層60的厚度可以為例如300埃，而所述導(dǎo)電層60—般 采用在90nm以下的工藝中片電阻較小的材料，例如硅化鈷。以形成硅化鈷為 例，首先在所述反應(yīng)層50表面沉積鈷離子，接著經(jīng)過一次低溫(例如300°C ) 快速退火形成結(jié)晶的硅化鈷，然后再經(jīng)過一次高溫(例如500°C )快速退火形 成穩(wěn)定的硅化鈷層。最后，依據(jù)硅化鈷材料，采用例如相應(yīng)選擇比的酸液處 理所述硅化鈷層，僅保留所述屏蔽層40上的硅化鈷以形成最終的字線結(jié)構(gòu)。
而所述導(dǎo)電層60由于片電阻較小，所以各個存儲器單元的字線可以近似 為等電位，即在對存儲器進行編程的時候，不同位置的存儲器單元不會因為 不同的電壓而表現(xiàn)出不同的行為，從而可以很容易地得到比較均勻的編程結(jié) 果，不必因為字線片電阻過高，而需要額外的電路來實現(xiàn)均勻的編程結(jié)果。 另外，字線上的片電阻較小，無疑也減小了存儲器的器件延遲，從而也提高
9了器件的性能。
以屏蔽層40是硅化鎢、導(dǎo)電層60是硅化鈷為例，由于形成硅化鎢和形成硅化鈷的工藝均無需特殊定制，因而也節(jié)約了所述NAND閃存的工藝成本。
雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種NAND閃存，包括柵極結(jié)構(gòu)以及其上的字線結(jié)構(gòu)，其特征在于，所述字線結(jié)構(gòu)包括柵極結(jié)構(gòu)上的多晶硅層、多晶硅層上的用于阻擋離子的屏蔽層、屏蔽層上的導(dǎo)電層。
2. 如權(quán)利要求1所述的NAND閃存，其特征在于，所述屏蔽層為硅化鎢。
3. 如權(quán)利要求1所述的NAND閃存，其特征在于，所述屏蔽層的厚度為400 至500埃。
4. 如權(quán)利要求1所述的NAND閃存，其特征在于，所述導(dǎo)電層為硅化鈷。
5. 如權(quán)利要求1所述的NAND閃存，其特征在于，所述導(dǎo)電層的厚度為300 埃。
6. —種NAND閃存的制作方法，包括提供柵極結(jié)構(gòu)以及在所述柵極結(jié)構(gòu)上形 成字線結(jié)構(gòu)，其特征在于，在所述柵極結(jié)構(gòu)上形成字線結(jié)構(gòu)包括下列步驟在所述柵極結(jié)構(gòu)上形成多晶硅層；在所述多晶硅層上形成用于阻擋離子的屏蔽層；在所述屏蔽層上形成導(dǎo)電層。
7. 如權(quán)利要求6所述的NAND閃存的制作方法，其特征在于，所述屏蔽層為 硅化鴒。
8. 如權(quán)利要求6所述的NAND閃存的制作方法，其特征在于，所述屏蔽層釆 用化學(xué)氣相淀積的方法形成。
9. 如權(quán)利要求6所述的NAND閃存的制作方法，其特征在于，所述屏蔽層的 厚度為400至500埃。
10. 如權(quán)利要求6所述的NAND閃存的制作方法，其特征在于，在所述屏蔽層 上形成導(dǎo)電層包括在所述屏蔽層上形成反應(yīng)層； 使所述反應(yīng)層反應(yīng)形成導(dǎo)電層。
11. 如權(quán)利要求10所述的NAND閃存的制作方法，其特征在于，所述反應(yīng)層 為多晶硅，厚度為300埃。
12. 如權(quán)利要求10所述的NAND閃存的制作方法，其特征在于，所述導(dǎo)電層 為硅化鈷。
13. 如權(quán)利要求12所述的NAND閃存的制作方法，其特征在于，使所述反應(yīng) 層反應(yīng)形成導(dǎo)電層包括在所述反應(yīng)層表面沉積鈷離子；經(jīng)過300。C的快速退 火形成結(jié)晶的硅化鈷；再經(jīng)過一次50(TC的快速退火形成硅化鈷層。
14. 如權(quán)利要求6所述的NAND閃存的制作方法，其特征在于，所述導(dǎo)電層的 厚度為300埃。
全文摘要
一種NAND閃存及其制作方法。所述NAND閃存包括柵極結(jié)構(gòu)以及其上的字線結(jié)構(gòu)，所述字線結(jié)構(gòu)包括柵極結(jié)構(gòu)上的多晶硅層、多晶硅層上的屏蔽層、屏蔽層上的導(dǎo)電層。所述NAND閃存的存儲器單元間耦合電容較小，器件性能較高，而工藝成本也較低。
文檔編號H01L27/115GK101656255SQ20081004182
公開日2010年2月24日 申請日期2008年8月18日 優(yōu)先權(quán)日2008年8月18日
發(fā)明者楊海玩, 蔡建祥 申請人:中芯國際集成電路制造(上海)有限公司