專利名稱：包括整流結(jié)分流器的功率開關(guān)半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
涉及功率開關(guān)半導(dǎo)體器件以:形成功率開關(guān)半導(dǎo)體器;的方法:背景技術(shù)：
功率半導(dǎo)體器件廣泛用于承載大電流和支持高電壓。 一種廣泛使用 的功率器件是功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)。在功率 M0SFET中，控制信號(hào)被提供給柵電極，通過插入絕緣體該柵電極與半導(dǎo) 體表面隔開，該插入絕緣體可以是但不限于二氧化硅。電流傳導(dǎo)經(jīng)由多 數(shù)載流子的傳輸而發(fā)生，而不存在用于雙極型晶體管操作的少數(shù)載流子 注入。功率M0SFET可提供良好的安全操作區(qū)域，且可以單位單元結(jié)構(gòu) 并聯(lián)(paral leled )。
如本領(lǐng)域技術(shù)人員公知的，M0SFET器件一般可具有橫向結(jié)構(gòu)或垂直 結(jié)構(gòu)。在橫向結(jié)構(gòu)中，漏端子、柵端子和源端子在襯底的相同表面上。 相反，在垂直結(jié)構(gòu)中，源和漏在襯底的相反表面上。
盡管大部分功率器件以硅形成，最近的研制工作也包括研究將碳化 硅(SiC)器件用于功率器件。碳化硅(SiC)的電性質(zhì)和物理性質(zhì)的組 合使得它成為用于高溫、高壓、高頻和/或高功率電子器件的具有吸引 力的半導(dǎo)體材料。這些性質(zhì)包括3. OeV帶隙、4MV/cm電場(chǎng)擊穿、 4, 9W/cm-K熱導(dǎo)率以及2. 0xl07cm/s電子漂移速度。
與傳統(tǒng)的硅基功率器件相比，這些性質(zhì)可允許碳化硅功率器件在更 高的溫度、更高的功率電平操作和/或具有更低的比導(dǎo)通電阻。在題為 "Power M0SFET in Silicon Carbide"并且轉(zhuǎn)讓給本發(fā)明的受讓人的 授予Palmour的美國(guó)專利NO. 5,506,421中描述了以碳化硅制造的功率 MOSFET。
在圖1中示出了傳統(tǒng)的垂直功率MOSFET結(jié)構(gòu)10。該結(jié)構(gòu)包括n+襯 底22,其上形成有n-漂移層24。 P型體區(qū)16通過例如離子注入形成在n-漂移層中。N型源區(qū)20形成在體區(qū)16中并與p+體接觸區(qū)18相鄰。 柵絕緣體28形成在漂移層24的表面上且在源區(qū)20和漂移層24之間的 體區(qū)16的表面上延伸。柵接觸26形成在柵絕緣體28上。源接觸30形 成在源區(qū)20上，而漏接觸32形成襯底22上。當(dāng)足夠的電壓施加到柵 接觸26時(shí)，在源區(qū)20和漏區(qū)24之間的體區(qū)16中在器件10的表面處 感應(yīng)出溝道，將該器件置于導(dǎo)通狀態(tài)。
在截止?fàn)顟B(tài)(即當(dāng)不存在足以感應(yīng)出溝道的柵電壓時(shí))，功率MOSFET 結(jié)構(gòu)10等價(jià)于由p+體區(qū)16、 n型漂移層24和n+襯底22形成的PIN 二 極管。當(dāng)該結(jié)構(gòu)被反向偏置時(shí)，耗盡區(qū)主要在體區(qū)16和漂移層24之間 的結(jié)Jl的漂移層一側(cè)朝襯底22延伸，阻斷(block) 了漏電壓。
然而，當(dāng)器件IO處于導(dǎo)通狀態(tài)時(shí)，漂移層24提供源24和漏20之 間的通路。因此，漂移層24的電阻對(duì)器件10的漏-源電阻RDSon做出 貢獻(xiàn)。
n-漂移層24的厚度和摻雜水平影響晶體管器件10的RDSon和擊穿 電壓。漂移層24越厚且其摻雜水平越低，器件10的擊穿電壓越高。相 反，漂移層24越薄且其摻雜水平越高，RDSon越低(以及因此器件10 的傳導(dǎo)損耗越低)。因此，在功率M0SFET器件的額定電壓及其導(dǎo)通狀 態(tài)電阻之間存在折衷。
諸如絕緣柵雙極型晶體管(IGBT)和/或功率MOSFET的開關(guān)功率器 件的典型應(yīng)用可受益于用于借助于內(nèi)部和/或外部二極管的整流和/或 箝位的反向傳導(dǎo)。因?yàn)楣β蔒0SFET在結(jié)構(gòu)內(nèi)具有固有的PIN 二極管， 該內(nèi)部二極管可用于整流和箝位，或可以被外部二極管旁路。因?yàn)楣β?M0SFET的固有內(nèi)部PIN 二極管可引起跨越漏-體結(jié)Jl的少數(shù)栽流子注 入，該器件可能由于少數(shù)載流子的復(fù)合而具有慢反向恢復(fù)時(shí)間。此外， 跨越漏-體結(jié)Jl的少數(shù)栽流子注入可有助于形成漂移層24的SiC晶體 的退化(degradation)。
功率開關(guān)半導(dǎo)體器件還包括高壓碳化硅肖特基二極管和PIN 二極 管，其可具有在例如大約600V和大約10kV或更大之間的額定阻斷電壓。 這種二才及管可處理高達(dá)大約100A或更多的正向電流，這取決于它們的 有源區(qū)設(shè)計(jì)。
作為少數(shù)栽流子器件的PIN器件一般呈現(xiàn)出相對(duì)較差的開關(guān)速度。 相比之下，肖特基器件理論上能夠具有高得多的開關(guān)速度。另外，碳化硅器件可能能夠處理比硅器件更高的電流密度。
傳統(tǒng)的SiC肖特基二極管結(jié)構(gòu)具有n型SiC襯底，其上形成有用作 漂移區(qū)的n-外延層。該器件一般包括直接形成在n-層上的肖特基接觸。 通常形成諸如保護(hù)環(huán)和/或p型JTE(結(jié)終端延展)區(qū)的結(jié)終端區(qū)以包圍 肖特基結(jié)有源區(qū)域。結(jié)終端區(qū)的目的是減少或防止在肖特基結(jié)的邊緣處 的電場(chǎng)聚集并阻止耗盡區(qū)與器件表面相互作用。表面效應(yīng)會(huì)導(dǎo)致耗盡區(qū) 不均勻擴(kuò)展，這將不利地影響器件的擊穿電壓。
不管使用的終端類型如何，如果足夠大的反向電壓被施加到該結(jié)， 肖特基二極管將擊穿。這種擊穿通常是毀滅性的，會(huì)損害或破壞該器件。 而且，甚至在結(jié)失效之前，肖特基二極管可能經(jīng)歷大的反向泄漏電流。 為了減少這種泄漏電流，開發(fā)了結(jié)勢(shì)壘肖特基(JBS) 二極管。JBS二極 管有時(shí)被稱為合并PIN-肖特基(MPS) 二極管以反映可能的操作模式， 包括來自JBS結(jié)構(gòu)中的固有PIN二極管的少數(shù)載流子注入。
圖2示出了傳統(tǒng)JBS 二極管50。如圖中所示，傳統(tǒng)JBS二極管50 包括其上形成有n-漂移層54的n型襯底52。通常借助于離子注入在n-漂移層54的表面中形成多個(gè)p+區(qū)56。金屬陽極接觸58形成在n-漂移 層54的表面上并與n-漂移層54和p+區(qū)56兩者接觸。陽極接觸58與 p+區(qū)56之間的漂移層54的暴露部分形成肖特基結(jié)，且可與p+區(qū)56形 成歐姆接觸。在襯底52上形成陰極接觸60。例如在美國(guó)專利 No. 6， 104， 043和6, 524， 900中描迷了碳化珪基JBS 二極管。
在正向操作中，與p+區(qū)56和漂移層54之間的結(jié)J2相比，陽極接 觸58和漂移層54之間的結(jié)J3在較低的電壓導(dǎo)通。因此，該器件在低 正向電壓呈現(xiàn)出肖特基二極管行為。也就是說，該器件中的電流傳輸由 在低正向電壓跨越肖特基結(jié)J3注入的多數(shù)栽流子(電子)支配。由于 在正常操作電壓下該器件中可能不存在少數(shù)載流子注入(因此沒有少數(shù) 電荷存儲(chǔ))，JBS二極管可具有肖特基二極管的快速開關(guān)速度特性。
然而在反向偏置條件下，由p+區(qū)56和漂移層54之間的PN結(jié)J2形 成的耗盡區(qū)擴(kuò)展以阻斷反向電流通過器件50,從而保護(hù)了肖特基結(jié)J3 并限制了器件50中的反向泄漏電流。因此，在反向偏置中，JBS二極管 50接近PIN二極管的電壓阻斷行為。器件50的電壓阻斷能力通常由漂 移層54的摻雜和厚度以及邊緣終端的設(shè)計(jì)確定
發(fā)明內(nèi)容
根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體器件包括具有第一導(dǎo)電類型的 漂移層和鄰近該漂移層的第一體區(qū)。該第一體區(qū)可具有與第一導(dǎo)電類型
相反的第二導(dǎo)電類型并可與漂移層形成P-n結(jié)。具有第二導(dǎo)電類型的第 二體區(qū)在第一體層上。該器件還包括在體區(qū)中的具有第一導(dǎo)電類型的第 一接觸器區(qū)，以及在第一和第二體區(qū)之間從接觸器區(qū)到漂移層延伸的分 流器溝道區(qū)。該分流器溝道區(qū)可具有第一導(dǎo)電類型。該器件還包括與笫 一和第二體區(qū)以及第一接觸器區(qū)電接觸的第一端子，以及與漂移層電接
觸的第二端子。
該分流器溝道區(qū)可具有選擇的長(zhǎng)度、厚度和摻雜濃度，使得當(dāng)零電 壓施加在第一和第二端子上時(shí)該溝道區(qū)完全耗盡。特別地，該溝道區(qū)可 具有從大約1E15到大約5E17cm—3的摻雜濃度并可具有大約0. 05ium到大 約lpm的厚度。
在一些實(shí)施例中，可選擇分流器溝道區(qū)的長(zhǎng)度、厚度和摻雜濃度使 得當(dāng)?shù)谝惑w區(qū)和漂移層之間的p-n結(jié)被反向偏置時(shí)該分流器溝道區(qū)不導(dǎo) 電。
可選擇分流器溝道區(qū)的長(zhǎng)度、厚度和摻雜濃度以及第 一和第二體區(qū) 的摻雜濃度使得當(dāng)小于體區(qū)和漂移層之間的p-n結(jié)的內(nèi)建電勢(shì)的電壓施 加到第一端子時(shí)在分流器溝道區(qū)中形成導(dǎo)電溝道。該第一和第二體區(qū)可 具有從大約1E16到大約lE20cn^的摻雜濃度。
該半導(dǎo)體器件還包括具有第一導(dǎo)電類型且具有比漂移層的摻雜劑 濃度大的摻雜劑濃度的襯底，該漂移層在襯底上且第二端子在襯底上。
體區(qū)可包括漂移層中的注入?yún)^(qū)，并且分流器溝道區(qū)可包括在漂移層 和第一體區(qū)上的外延層。第二體區(qū)可包括在分流器溝道區(qū)上的外延層。 接觸器區(qū)可延伸通過第二體區(qū)并進(jìn)入第一體區(qū)。
接觸器區(qū)可包括第一接觸器區(qū)，且半導(dǎo)體器件還可包括具有第二導(dǎo) 電類型并延伸通過第一接觸器區(qū)進(jìn)入第一體區(qū)的第二接觸器區(qū)。
第一端子可與第二接觸器區(qū)電接觸。
在一些實(shí)施例中，第一導(dǎo)電類型可為n型而第二導(dǎo)電類型可為p型。 在其他實(shí)施例中，第一導(dǎo)電類型可為p型而第二導(dǎo)電類型可為n型。
對(duì)于第一導(dǎo)電類型為n型的情況第一端子可包括陽極端子而第二端 子可包括陰極端子，而對(duì)于第一導(dǎo)電類型為p型的情況端子被反轉(zhuǎn)。
該半導(dǎo)體器件還包括在接觸器區(qū)和漂移層之間的第二體區(qū)的表面上的柵絕緣體層，以及在柵絕緣體層上的柵接觸。第一端子可包括源端 子，而第二端子可包括漏端子。在笫一接觸器凈皮掩蔽的區(qū)域中第二體區(qū) 可與第二接觸器電接觸和/或與第 一端子電接觸。
該半導(dǎo)體器件還可包括在第二體區(qū)上的闞值調(diào)整層。該閾值調(diào)整層 可選擇摻雜濃度以調(diào)整半導(dǎo)體器件的閾值電壓。
該半導(dǎo)體器件還可包括鄰近第 一和第二體區(qū)的頸注入?yún)^(qū)。該頸注入 區(qū)可具有第 一導(dǎo)電類型，并且該分流器溝道區(qū)可在接觸器區(qū)和頸注入?yún)^(qū) 之間延伸。
接觸器區(qū)可包括從半導(dǎo)體器件的表面延伸進(jìn)入第一體區(qū)的垂直接 觸器區(qū)以及與該垂直接觸器區(qū)接觸并從垂直接觸器區(qū)延伸到分流器溝 道區(qū)的水平接觸器區(qū)。
該半導(dǎo)體器件還可包括在第二體區(qū)內(nèi)的凹槽以及在該凹槽中的導(dǎo) 電材料，并且接觸器區(qū)可包括與該凹槽中的導(dǎo)電材料接觸并從凹槽延伸 到溝道區(qū)的水平接觸器區(qū)。
本發(fā)明的一些實(shí)施例提供一種包括半導(dǎo)體器件的電子電路，該半導(dǎo) 體器件包括與外部二極管并聯(lián)的整流結(jié)-分流器，該外部二極管具有連 接到該半導(dǎo)體器件的第一端子的第一端子以及連接到該半導(dǎo)體器件的 第二端子的第二端子。
根椐本發(fā)明的一些實(shí)施例的M0SFET包括具有笫一導(dǎo)電類型的漂移 層，和鄰近漂移層的體區(qū)，該體區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電 類型并與漂移層形成p-n結(jié)。該M0SFET還包括在體區(qū)中的具有第一導(dǎo) 電類型的源區(qū)，以及在體區(qū)上并從源區(qū)延伸到漂移層的分流器溝道區(qū)。 該分流溝道區(qū)可具有第一導(dǎo)電類型。該M0SFET還包括在源區(qū)和漂移層 之間的分流器溝道區(qū)上的柵絕緣層，在柵絕緣層上的柵接觸，與體區(qū)和 接觸器區(qū)電接觸的源接觸，以及與漂移層電接觸的漏接觸。
分流器溝道區(qū)可具有選擇的長(zhǎng)度、厚度和摻雜濃度使得在施加到第 一端子和第二端子的零電壓處以及在小于M0SFET的閾值電壓的柵電壓 處溝道區(qū)完全耗盡。特別地，溝道區(qū)可具有從大約1E15到大約5E17cnf3 的摻雜濃度且可具有大約0. 05jum到大約lpm的厚度。
可選擇分流器溝道區(qū)的長(zhǎng)度厚度和摻雜濃度以及體區(qū)的摻雜濃度 使得當(dāng)施加到第 一端子的電壓小于體區(qū)和漂移層之間的p-n結(jié)的內(nèi)建電 勢(shì)時(shí)導(dǎo)電溝道形成在溝道區(qū)中。該體區(qū)可具有從大約1E16到大約1E20cm—3的摻雜濃度。
該MOSFET還可包括在漂移層中鄰近體區(qū)且具有第一導(dǎo)電類型的頸 注入?yún)^(qū)，并且分流器溝道區(qū)可接觸頸注入?yún)^(qū)。
該MOSFET還可包括具有第一導(dǎo)電類型并具有比漂移層的摻雜劑濃 度大的摻雜劑濃度的襯底。漂移層可以在該襯底上并且漏接觸可以在該 辟十《Ji。
本發(fā)明的一些實(shí)施例提供形成電子器件的方法。該方法可包括形成 具有第一導(dǎo)電類型的漂移層，在該漂移層中形成第一體區(qū)，該第一體區(qū) 具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型并與漂移層形成p-n結(jié)，在第
一體區(qū)上形成具有第二導(dǎo)電類型的笫二體區(qū)，并在體區(qū)中形成分流器溝 道層，該分流器溝道區(qū)具有第一導(dǎo)電類型并在第一和第二體區(qū)之間延伸 到漂移層。分流器溝道區(qū)可具有選擇的長(zhǎng)度、厚度和摻雜濃度使得當(dāng)零 電壓施加到其時(shí)該溝道區(qū)完全耗盡。該方法還可包括在第一體區(qū)中形成 接觸器區(qū)，該接觸器區(qū)接觸該溝道層并具有第一導(dǎo)電類型。
接觸器區(qū)可包括第 一接觸器區(qū)，并且該方法還可包括形成具有第一 導(dǎo)電類型且延伸穿過第一接觸器區(qū)并進(jìn)入第一體區(qū)的第二接觸器區(qū)。
形成分流器溝道層可包括在漂移層和第一體區(qū)上形成溝道外延層， 且形成第二體區(qū)可包括在溝道外延層上形成體外延層。在一些實(shí)施例 中，形成溝道層可包含在體區(qū)中注入掩埋溝道層。
該方法還可包括形成與第二體區(qū)和接觸器區(qū)電接觸的第 一端子，以 及形成與漂移層電接觸的第二端子。
形成第一體區(qū)可包含將第二導(dǎo)電類型的雜質(zhì)選擇性地注入漂移層。
該方法還可包括在接觸器區(qū)和漂移層之間的第二體區(qū)上形成柵絕 緣體層；以及在柵絕緣體層上形成柵接觸。該方法還可包括在第二體區(qū) 上形成閾值調(diào)整層。
形成閾值調(diào)整層可包含在第二體區(qū)上形成閾值調(diào)整外延層，且形成 接觸器區(qū)可包含將第 一導(dǎo)電類型的雜質(zhì)選擇性地注入通過閾值調(diào)整外 延層并進(jìn)入第二體區(qū)。
該方法還可包括形成鄰近第 一和第二體區(qū)的頸注入?yún)^(qū)。分流器溝道 層可在第 一和第二體區(qū)之間從接觸器區(qū)延伸并延伸到頸注入?yún)^(qū)。頸注入 區(qū)可具有第一導(dǎo)電類型。
根據(jù)本發(fā)明的一些實(shí)施例的功率MOSFET器件包括具有第一導(dǎo)電幾型的漂移層，和在漂移層中的體區(qū)。該體區(qū)可具有與第一導(dǎo)電類型相反
的第二導(dǎo)電類型并可與漂移層形成p-n結(jié)。該M0SFET還包括在體區(qū)中 的具有第一導(dǎo)電類型的源區(qū)，鄰近漂移層的漏區(qū)，以及從源區(qū)延伸到漂 移層的靜電感應(yīng)整流器(SIR)溝道。該SIR溝道區(qū)被配置為在零漏-源 電壓處完全耗盡且在小于體區(qū)和漂移層之間的p-n結(jié)的內(nèi)建電勢(shì)的源-漏電壓處在源區(qū)和漂移層之間形成導(dǎo)電溝道，
本發(fā)明的一些實(shí)施例提供包括具有第一導(dǎo)電類型的漂移層和在漂 移層中的體區(qū)的PIN或JBS二極管。該體區(qū)具有與第一導(dǎo)電類型相反的 第二導(dǎo)電類型并與漂移層形成p-n結(jié)。該器件還包括在體區(qū)中的接觸器 區(qū)，該接觸器區(qū)具有第一導(dǎo)電類型，以及從接觸器區(qū)延伸到漂移層的靜 電感應(yīng)整流器(SIR)溝道區(qū)。所述SIR溝道區(qū)被配置為在體區(qū)到漂移 區(qū)p-n結(jié)上的零電壓處完全耗盡且在小于體區(qū)和漂移層之間的p-n結(jié)的 內(nèi)建電勢(shì)的施加電壓處在接觸器區(qū)和漂移層之間形成導(dǎo)電溝道。


附圖被包括以提供本發(fā)明的進(jìn)一步理解并合并在本說明書中并組 成本說明書的一部分，附圖示出了本發(fā)明的某些實(shí)施例。在附圖中 圖1是傳統(tǒng)功率M0SFET的橫截面圖。 圖2是傳統(tǒng)JBS肖特基二極管的橫截面圖。
圖3A是根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器的PIN二極
管結(jié)構(gòu)的部分橫截面圖。
圖3B是圖3A的PIN二極管結(jié)構(gòu)的等效電路的示意圖。 ；
圖4A是根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器的功率 M0SFET結(jié)構(gòu)的部分橫截面圖。
圖4B是圖4A的功率M0SFET結(jié)構(gòu)的等效電路的示意圖。
圖4C是示出根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器的功率 MOSFET結(jié)構(gòu)的一些方面的可能掩模輪廓的平面圖。
圖5是根據(jù)本發(fā)明的另外實(shí)施例的包括整流結(jié)-分流器的功率 M0SFET結(jié)構(gòu)的部分橫截面圖。
圖6A是根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器的功率 M0SFET的測(cè)量的漏電流與漏-源電壓的曲線圖。
圖6B是根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器的功率 M0SFET的測(cè)量的漏電流和漏電壓與時(shí)間的曲線圖。圖6C是在0V的柵源電壓處對(duì)于各種溫度的根據(jù)本發(fā)明的一些實(shí)施 例的包括整流結(jié)-分流器的功率M0SFET的測(cè)量的漏電流和漏電壓與時(shí)間 的曲線圖。
圖6D是在-20V的柵源電壓處對(duì)于各種溫度的根據(jù)本發(fā)明的一些實(shí) 施例的包括整流結(jié)-分流器的功率MOSFET的測(cè)量的漏電流和漏電壓與時(shí) 間的曲線圖。
圖7和8是根椐本發(fā)明的另外實(shí)施例的包括整流結(jié)-分流器的功率 MOSFET結(jié)構(gòu)的部分橫截面圖。
圖9A-9D是示出根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器的 PIN二極管結(jié)構(gòu)的形成的部分橫截面圖。
圖10A-10D是示出根據(jù)本發(fā)明的一些實(shí)施例的包括整流結(jié)-分流器 的功率MOSFET結(jié)構(gòu)的形成的部分橫截面圖。
圖1U-11B是示出根據(jù)本發(fā)明的另外實(shí)施例的包括整流結(jié)-分流器 的功率MOSFET結(jié)構(gòu)的形成的部分橫截面圖。
具體實(shí)施例方式
在下文中將參考附圖更充分地描述本發(fā)明，在附圖中示出了本發(fā)明 的優(yōu)選實(shí)施例。然而本發(fā)明可以以許多不同形式實(shí)施且不應(yīng)解釋為限制 于本文闡述的實(shí)施例；相反，提供這些實(shí)施例以便本公開充分且完整， 并且向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在附圖中，為了清楚起 見，層和區(qū)的厚度被放大。在所有附圖中相同的數(shù)字表示相同的元件。
正如本文所用，術(shù)語"和/或"包括一個(gè)或多個(gè)相關(guān)聯(lián)的所列項(xiàng)的 任意和所有組合?？梢岳斫獾氖?，盡管術(shù)語第一、第二、第三等可在本 文中用于描述各種元件、部件、區(qū)、材料、層和/或部分，這些元件、. 部件、區(qū)、層和/或部分不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用于將一個(gè) 元件、部件、區(qū)、層、材料或部分與另一元件、部件、區(qū)、層、材料或 部分區(qū)分開。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，下面討論的第一 元件、部件、區(qū)、層、材料或部分可被稱為第二元件、部件、區(qū)、層、 材料或部分。
本文使用的術(shù)語僅用于描述特定實(shí)施例且不打算限制本發(fā)明。正如 本文所用，單數(shù)形式"一，，、"一個(gè)"以及"該"也打算包括復(fù)數(shù)形式， 除非另有明確指示?？梢赃M(jìn)一步理解的是術(shù)語"包括"、"包含"當(dāng)用 在本說明書中時(shí)說明所聲明的特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除存在或增加一個(gè)或多個(gè)其他特征、整數(shù)、步驟、操 作、元件、部件和/或它們的組。
本文中參考截面圖描述本發(fā)明的實(shí)施例，該截面圖為本發(fā)明的理想 化實(shí)施例(以及中間結(jié)構(gòu))的示意性示圖。為了清楚起見可能放大附圖 中層和區(qū)的厚度。此外，可以預(yù)期例如作為制造技術(shù)和/或公差的結(jié)果 的所示形狀的變化。因此本發(fā)明的實(shí)施例不應(yīng)解釋為限制于本文所說明 的各區(qū)的特定形狀，而是包括例如由制造導(dǎo)致的形狀上的偏差。例如， 示為矩形的注入?yún)^(qū)域通常具有圓形或彎曲的特征和/或在其邊緣處的注 入濃度的梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的離散變化。同樣，由注入
一些注入。因此，在附圖中所示出的各區(qū)實(shí)質(zhì)上為示意性的且它們的形 狀不打算示出器件的區(qū)的實(shí)際形狀且不打算限制本發(fā)明的范圍。
參考半導(dǎo)體層和/或區(qū)來描述本發(fā)明的一些實(shí)施例，該半導(dǎo)體層和/
或區(qū)被表征為具有諸如n型或p型的導(dǎo)電類型，其指的是層和/或區(qū)中 的多數(shù)栽流子濃度》因此n型材料具有荷負(fù)電的電子的多數(shù)平衡濃度， 而P型材料具有荷正電的空穴的多數(shù)平衡濃度。 一些材料可以用"+" 或"_，， (i口n+、 n—、 p+、 p—、 n++、 n__、 p++、 p_—之類)才示示以才旨示 與另一層或區(qū)相比具有相對(duì)較大("+")或較小("-")的多數(shù)載流 子濃度。然而，該記號(hào)并不意味著在層或區(qū)中存在特定濃度的多數(shù)或少 數(shù)載流子。而且，正如本領(lǐng)域技術(shù)人員所理解的，在某些情況下電子器 件的半導(dǎo)體層的導(dǎo)電類型可反轉(zhuǎn)。
可以理解的是當(dāng)諸如層、區(qū)或襯底的元件被稱為在另一元件"上" 或延伸到另一元件"上，，時(shí)，它可以直接在該另一元件上或在該另一元 件上延伸或者也可以存在插入元件。相反，當(dāng)元件被稱作"直接在另一 元件上"或"直接延伸到另一元件，，時(shí)，不存在插入元件。還可以理解 的是當(dāng)元件被稱作"連接，，或"耦合"到另一元件時(shí)，其可以直接連接 到或耦合到該另一元件或可以存在插入元件。相反，當(dāng)元件被稱作"直 接連接"或"直接耦合"到另一元件時(shí)，不存在插入元件。
除非另外定義，本文使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有 與本發(fā)明所屬領(lǐng)域普通技術(shù)人員一般理解相同的含義。還可以理解的是 諸如在一般使用的詞典中定義的那些術(shù)語應(yīng)被解釋為具有與它們?cè)诒?說明書的上下文及相關(guān)技術(shù)中的含義一致的含義，而不應(yīng)以理想的或過于正式的意義解釋，除非本文明確地如此定義。
如上所述，開關(guān)功率器件的典型應(yīng)用可受益于用于借助于內(nèi)部和/
或外部二極管的整流和/或箝位的反向?qū)щ?。因?yàn)楣β蔒OSFET在結(jié)構(gòu)中 具有固有的PIN二極管，該內(nèi)部二極管可用于整流和箝位，或者可被外 部二極管旁路。因?yàn)楣β蔒0SFET的固有PIN 二極管會(huì)導(dǎo)致跨越漏-體結(jié) (即在體-漂移層界面處的PN結(jié))的少數(shù)栽流子注入，它可能具有慢反 向恢復(fù)時(shí)間和/或經(jīng)歷由少數(shù)載流子注入引起的SiC晶體退化。
本發(fā)明的一些實(shí)施例提供反向?qū)щ姷撵o電感應(yīng)整流器(SIR)結(jié)分 流器，其可以旁路功率MOSFET器件的固有PIN結(jié)。SIR結(jié)分流器可通過 以下提供益處1)旁路來自M0SFET的固有內(nèi)部漏-體結(jié)的電流，從而 降低少數(shù)載流子的注入并減少器件的反向恢復(fù)時(shí)間，和/或2)對(duì)于低于 漏-體結(jié)的內(nèi)建電勢(shì)(對(duì)于SiC大約為3V)的電壓使反向電流流動(dòng)。因 此根據(jù)本發(fā)明的 一些實(shí)施例的包括SIR結(jié)分流器的器件在較低電流條件 會(huì)經(jīng)歷較低的導(dǎo)通狀態(tài)損耗。此外，少數(shù)栽流子注入的減少可能降低SiC 基器件中的晶體SiC材料的物理退化。
本發(fā)明的一些實(shí)施例還提供分立的SIR 二極管，與傳統(tǒng)JBS和/或 PIN 二極管相比其具有如下所述的優(yōu)勢(shì)。
與結(jié)合用于箝位或整流的外部二極管的功率MOSFET相比，包括集 成的SIR漏-體結(jié)分流器的功率MOSFET具有優(yōu)勢(shì)，因?yàn)閮?nèi)部SIR分流器 在阻止固有PIN二極管變成正向偏置方面比外部二極管更有效。例如， 如果使用外部反并聯(lián)(anti-parallel ) 二極管，外部二極管上的整個(gè) 電壓將出現(xiàn)在MOSFET內(nèi)部漏-體PN結(jié)上直到內(nèi)部PN結(jié)開始注入少數(shù)載 流子。
相比之下，內(nèi)部SIR漏-體結(jié)分流器可在低電壓(大約IV)開始導(dǎo) 電，并且器件中的壓降可以分布在內(nèi)部SIR溝道和漂移層上。因此，. MOSFET上的源漏電壓可大于漏-體PN結(jié)的內(nèi)建電勢(shì)同時(shí)仍降低少數(shù)栽 流子注入。
此外，外部PIN、 JBS或SIR二極管可與具有集成的SIR漏-體結(jié)分 流器的功率MOSFET并聯(lián)，以在MOSFET漏-體二極管結(jié)開始注入少數(shù)載 流子前提供更高的總二極管電流能力。在該情況下，集成的SIR漏-體 結(jié)分流器可允許外部二極管具有更大的正向壓降而不會(huì)導(dǎo)致跨越漏-體 結(jié)的少數(shù)載流子注入。因此，針對(duì)速度而不是導(dǎo)通狀態(tài)電壓優(yōu)化的較小面積(以及因此較低電容)的JBS或SIR二極管或PIN二極管可被用作 外部二極管。這也允許JBS或SIR外部二極管被用于代替外部PIN 二極管。
在圖3A的部分橫截面圖中示出了 SIR二極管結(jié)構(gòu)100。在圖3B中 示意性地示出了圖3A中的SIR二極管結(jié)構(gòu)100的等效電路.參考圖3A， SIR二極管結(jié)構(gòu)100包括其上形成有n-漂移層112的n+襯底110。該村 底可包括例如4H或6H多型的離軸碳化硅襯底，且可以以大約1E17到 大約lE20cit^的濃度用n型摻雜劑摻雜。n-漂移層112可以以大約1E14 到大約lE18cir^的濃度用n型摻雜劑摻雜，且可具有大約lnm到大約 200pm的厚度。如上所述，可以選擇漂移層112的厚度和摻雜以提供可 接受的電壓阻斷特性以及可接受等水平的導(dǎo)通電阻。
例如通過諸如鋁和/或硼的p型雜質(zhì)的注入在漂移層112中形成p+ 體注入?yún)^(qū)114。 p+體注入?yún)^(qū)114可具有大約1E16到大約lE20cn^的摻雜 濃度，且可延伸到大約lpm的深度進(jìn)入漂移層112。 p+體注入?yún)^(qū)114與 漂移層112形成p+-n結(jié)J4。相應(yīng)地，p+體注入U(xiǎn)4、漂移層U2和襯 底IIO形成PIN結(jié)構(gòu)。
如下面更充分解釋的，n+外延層116形成在包括p+體注入?yún)^(qū)114的 漂移層112上并形成用于器件100的SIR溝道層116。 SIR溝道層116 可以以大約1E15到大約5E17cn^的濃度用n型摻雜劑摻雜，且可具有大 約0. 05inm到大約的厚度。SIR溝道層116形成如圖3A所示的長(zhǎng)度 為L(zhǎng)的SIR溝道115。
p+體外延層118形成在SIR溝道層116上。p+體外延層118具有選 擇的厚度和摻雜使得SIR溝道115在零施加陽極-陰極電壓處完全耗盡。 在一些實(shí)施例中，p+體外延層U8可以以大約1E16到大約lE20cm^的濃 度用p型摻雜劑摻雜，且可以具有大約0. 2nm到大約1.5nm的厚度。
例如通過諸如氮和/或磷的n型雜質(zhì)的離子注入，11++3111接觸器區(qū) 120形成在該器件的表面且在p+體注入?yún)^(qū)114內(nèi)，且從該器件的表面延 伸通過p+體外延層118和n+SIR溝道115并進(jìn)入p+體注入?yún)^(qū)114 。 n++S IR 接觸器區(qū)120可以以大約1E18到大約lE21cri^的濃度用n型摻雜劑摻 雜。
例如通過諸如鋁和/或硼的？型雜質(zhì)的離子注入^++體接觸器區(qū)122 形成在該器件的表面且鄰近11++3111接觸器區(qū)120,且從該器件的表面延伸通過11++3111接觸器區(qū)120并進(jìn)入p+體注入?yún)^(qū)114^++體接觸器區(qū)122 可以以大約1E18到大約1E21cn^的濃度用p型摻雜劑摻雜。
例如鋁、鈥和/或鎳的陽極接觸124形成在p+體外延層118的表面 上并與11++ SIR接觸器區(qū)120和卩++體接觸器區(qū)122形成歐姆接觸。例 如鋁、鈦和/或鎳的陰極接觸126在襯底no上形成歐姆接觸。
作為可選方案，可以執(zhí)行通過p+體外延層118的凹槽蝕刻以使得能 夠接觸p+體區(qū)114和/或SIR溝道115。
如圖3B的等效電路中所示，SIR溝道115形成與p+體區(qū)114和n-漂移層112之間的PN結(jié)J4并聯(lián)的分流器。如虛線152所示，漂移層112 的電阻由來自PN結(jié)J4的少數(shù)載流子注入來調(diào)制。
在圖3A的結(jié)構(gòu)中100中，選擇n+SIR溝道115的長(zhǎng)度、摻雜劑密度、 和厚度使得SIR溝道層115在零施加陽極-陰極電壓處完全耗盡。參考 圖3A和3B，當(dāng)陰極126端子比陽極端子124更陽性(positive)時(shí)， SIR溝道115保持耗盡且由于存在延伸進(jìn)入厚的低摻雜漂移層112的耗 盡區(qū)該器件100阻斷電壓。相反，當(dāng)陰極端子電壓被降低到顯著低于陽 極端子電壓(降低的量在本文中稱作"SIR閾值")，SIR溝道115中 的耗盡區(qū)的寬度被減小且在SIR溝道115中形成空間電荷中性 (space-charge-neutral)導(dǎo)電溝道，使得電流在n++SIR接觸器區(qū)120 和n-漂移層U2之間流動(dòng)。分流器溝道也可降低由體形成的勢(shì)壘，使得 多數(shù)載流子能夠從SIR溝道注入SIR接觸器。其中電流主要流過SIR溝 道115的操作模式在本文中被稱作"SIR模式"。SIR閾值主要由SIR 溝道115的摻雜劑密度和厚度確定，而且可以被設(shè)計(jì)為例如大約IV。隨 著陰極端子126上的電壓進(jìn)一步降低，電阻性壓降發(fā)生在SIR溝道115 和漂移層112上。
如上所述，PIN 二極管由體-漂移層結(jié)J4形成。當(dāng)該結(jié)被正向偏置 超過該結(jié)的內(nèi)建電勢(shì)(對(duì)于SiC大約3V)時(shí)，過量的少數(shù)載流子被注入 到漂移層112，導(dǎo)致電導(dǎo)率調(diào)制。該注入的過量載流子電荷導(dǎo)致慢的開 關(guān)速度，因?yàn)樵谄骷Ｖ箤?dǎo)電之前電荷必須衰減(即漂移區(qū)中的過量少 數(shù)載流子必須復(fù)合)。過量的載流子電荷還可引起SiC材料的退化。SIR 溝道115的目的是將電流從體-漂移層結(jié)J4分流，這可防止結(jié)J4將少 數(shù)載流子注入漂移層U2。SIR溝道115還在小于3V的電壓處提供電流， 并且從而在低電流條件下提供比PIN 二極管更低的整流器導(dǎo)通狀態(tài)損耗。
當(dāng)流過該器件的電流被增加到本文稱作"PIN過渡電流閾值"的值 之上時(shí)，體-漂移層結(jié)J4的結(jié)電壓變得大于該結(jié)的導(dǎo)通電壓(例如大約 3V)，且體-漂移層結(jié)J4開始將少數(shù)載流子注入漂移層U2，類似于PIN 二極管操作。
PIN過渡電流閾值是溫度的函數(shù)，主要是由于隨著溫度的增加SIR 溝道115的遷移率減小。SIR溝道115的有效溝道寬度、溝道長(zhǎng)度和摻 雜劑密度影響過渡電流，在該電流器件IOO進(jìn)入PIN模式，其中通過該 器件的電流由跨越體-漂移層結(jié)J4的少數(shù)載流子注入支配。
SIR模式可具有某些優(yōu)點(diǎn)。例如，在SIR模式中，器件100可對(duì)于 小于3V的電壓傳導(dǎo)電流，可具有很少或沒有反向恢復(fù)電荷，和/或不經(jīng) 受作為少數(shù)載流子注入的結(jié)果的晶體退化。對(duì)于非常高的電流密度和/ 或高溫，PIN模式可用于提供電導(dǎo)率調(diào)制和/或較低的導(dǎo)通電阻。可通過 設(shè)計(jì)SIR溝道115來制作組合SIR-PIN器件，使得在PIN模式有益的電 流電平處該SIR溝道電壓達(dá)到體-漂移層結(jié)J4的導(dǎo)通電壓(即大約3V)。
根據(jù)本發(fā)明的實(shí)施例的包括SIR溝道115的二極管與傳統(tǒng)PIN二極 管相比可提供某些益處。例如，根據(jù)本發(fā)明實(shí)施例的包括SIR溝道115 的器件可提供旁路體-漂移層結(jié)J4，從而降低和/或防止體-漂移層結(jié)J4 在低電流密度下注入多數(shù)栽流子，并且因此潛在地減少了低電流密度下 的反向恢復(fù)時(shí)間和/或晶體退化。此外，根據(jù)本發(fā)明實(shí)施例的包括SIR 溝道115的器件可允許電流對(duì)于低于漏-體結(jié)J4的內(nèi)建電勢(shì)的電壓流 動(dòng)，從而在低電流密度下經(jīng)歷比傳統(tǒng)PIN二極管低的導(dǎo)通狀態(tài)損耗。
與傳統(tǒng)的結(jié)勢(shì)壘肖特基(JBS) 二極管相比SIR器件也具有優(yōu)點(diǎn)， 因?yàn)镾IR 二極管可能不具有需要屏蔽的肖特基勢(shì)壘，因此用于導(dǎo)通的 SIR閾值可以小于JBS二極管所需要的肖特基勢(shì)壘高度。而且，可以使 得SIR二極管的漂移層112的摻雜劑密度更高，從而潛在地導(dǎo)致更低的 比導(dǎo)通電阻。PIN-SIR器件(即在預(yù)定電流密度下從SIR才莫式跨越到PIN 模式的器件)與合并PIN-肖特基相比，在發(fā)生到PIN模式的過渡的電流 密度的選擇性方面也具有優(yōu)點(diǎn)。 ；
包括SIR溝道分流器的功率MOSFET結(jié)構(gòu)200在圖4A的部分橫截面 圖中示出。在圖4B中示意性地示出圖4A的SIR M0SFET結(jié)構(gòu)200的等 效電路。參考圖4A, SIRMOSFET結(jié)構(gòu)200包括其上形成有n-漂移層212的n+襯底210。該襯底可包括例如4H或6H多型的離軸碳化硅襯底，且 可以以大約1E17到大約lE20cn^的濃度用n型摻雜劑摻雜。n-漂移層 212可以以大約1E14到大約1E18cm"的濃度用n型摻雜劑摻雜，且可具 有大約1^im到大約200iLim的厚度。如上所述，可以選擇漂移層212的厚 度和摻雜以提供可接受的電壓阻斷特性以及可接受等水平的導(dǎo)通電阻。
例如通過諸如鋁和/或硼的p型雜質(zhì)的注入在漂移層212中形成p+ 體注入?yún)^(qū)214。 p+體注入?yún)^(qū)214可具有大約1E16到大約lE20cn^的摻, 濃度，且可延伸大約lpm的深度進(jìn)入漂移層212。 p+體注入214與漂移 層212形成p+-n結(jié)J5。相應(yīng)地，p+體注入?yún)^(qū)214、漂移層212和村底 210形成MOSFET器件200中的固有PIN結(jié)構(gòu)。
n+外延層216形成在包括p+體注入?yún)^(qū)214的漂移層212上并形成器 件200的SIR溝道層216。 SIR溝道層216可以以大約1E15到大約 5E17cn^的濃度用n型摻雜劑摻雜，且可具有大約0. 05pm到大約 的厚度。SIR溝道層216形成如圖4A所示的長(zhǎng)度為L(zhǎng)的SIR溝道215。
p+體外延層218形成在SIR溝道層216上。p+體外延層具有選擇的 厚度和摻雜使得SIR溝道215在零施加電壓處完全耗盡。在一些實(shí)施例 中，p+體外延層218可以以大約1E16到大約1E20cn^的濃度用p型摻雜 劑摻雜，且可以具有大約0. 2^n到大約1.5nm的厚度。
n+溝道閾值調(diào)整層230可形成在p+體外延層218上或p+體外延層 218中。n+溝道閾值調(diào)整層230可以以大約1E15到大約5E17cm"的濃;i 用n型摻雜劑摻雜，且可具有大約0. 05一到大約ljim的厚度。
例如通過諸如氮和/或磷的n型雜質(zhì)的離子注入，11++源/3111接觸器 區(qū)220形成在該器件的表面且鄰近p+體注入?yún)^(qū)214，且從該器件的表面 延伸通過p、+體外延層218和SIR溝道215并進(jìn)入p+體注入?yún)^(qū)214。n++SIR 接觸器區(qū)220可以以大約1E18到大約1E21cm"的濃度用n型摻雜劑摻 雜。
例如通過諸如鋁和/或硼的？型雜質(zhì)的離子注入^++體接觸器區(qū)222 形成在該器件的表面且在n++SIR接觸器區(qū)220中，且從該器件的表面 延伸通過11++3111接觸器區(qū)220并進(jìn)入p+體注入?yún)^(qū)214。 口++體接觸器區(qū) 222可以以大約1E18到大約lE21cir^的濃度用p型摻雜劑摻雜。
n+頸注入?yún)^(qū)236可鄰近p+體區(qū)214形成。n+頸注入?yún)^(qū)236從該器件 表面延伸進(jìn)入漂移層212。如圖4A所示，n+頸注入?yún)^(qū)236可形成在一對(duì)鄰近體區(qū)214之間并與該一對(duì)鄰近體區(qū)214接觸。
柵絕緣體234和柵接觸232形成在11++源/3111接觸器區(qū)220和n+頸 注入?yún)^(qū)236之間的p+體外延層218和n+溝道閾值調(diào)整層230上。該柵 絕緣體234例如可以是諸如二氧化硅的氧化物。
例如鋁、鈦和/或鎳的源接觸224形成在外延層的暴露表面上并與 11++源/3111接觸器區(qū)220和？++體接觸器區(qū)222形成歐姆接觸。如圖4C 的平面圖所示，11++源/3111注入220可以被掩蔽以提供從p+體外延層218 到？++體接觸器區(qū)222和/或源接觸224的電接觸。例如鋁、鈦和/或鎳 的漏接觸226在襯底210上形成歐姆接觸。
如圖4B的等效電路中所示，SIR溝道215形成與p+體區(qū)214和n-漂移層212之間的固有PN結(jié)J5并行的分流器。該SIR溝道215允許電 流沿從源到漏的方向(即沿功率MOSFET器件中電流流動(dòng)的正常方向的 反方向)流動(dòng)。
參考圖4A和4B, M0SFETQ1形成在柵232和柵絕緣體234之下的體 區(qū)218的表面處，其中n+溝道閾值調(diào)整層230位于該處。由體-漂移層 結(jié)J5 (本文中被稱作漏-體結(jié)J5)形成固有PIN二極管。當(dāng)漏-體結(jié)J5 被正向偏置超過該結(jié)的內(nèi)建電勢(shì)(對(duì)于SiC大約3V)時(shí)，少數(shù)載流子注 入到漂移層212。 SIR溝道215的目的是從漏-體結(jié)J5分流電流。這可 防止漏-體結(jié)J5將少數(shù)栽流子注入到漂移層212,和/或?qū)τ谛∮诼?體 結(jié)J5的導(dǎo)通電壓(例如，對(duì)于SiC大約3V)的電壓可提供從器件20， 的源224到漏226的二極管電流。SIR溝道層216可以利用通過功率 MOSFET的體區(qū)形成薄n+溝道的任何方法形成，包括薄外延層的生長(zhǎng)和/ 或離子注入。在一些實(shí)施例中，正如將在下面更充分解釋的，SIR溝道 層216可以與n+閾值調(diào)整層230合并。
在圖3A所示的結(jié)構(gòu)200中，可以選擇n+SIR溝道215的長(zhǎng)度、摻雜 劑密度和厚度使得SIR溝道215可以在零施加漏-源電壓處完全耗盡。 當(dāng)漏端子226比源端子224更陽性時(shí)，SIR溝道215保持耗盡且該器件 阻斷由漂移層212的摻雜劑密度和厚度確定的電壓。相反，當(dāng)漏電壓降 低到顯著低于源電壓時(shí)，SIR溝道215中的耗盡區(qū)的寬度減小，且SIR 溝道215變得導(dǎo)電，從而使得電流能夠在n++SIR接觸器220和n-漂移 層212之間流動(dòng)。隨著漏電壓進(jìn)一步降低，電阻性壓降發(fā)生在SIR溝逸 215和漂移層212上。在PIN過渡電流閾值之上，漏-體結(jié)J5上的電壓變得大于結(jié)J5的導(dǎo)通電壓，且漏-體結(jié)J5開始將少數(shù)栽流子注入到漂移層212。 PIN過渡電流閾值是溫度的函數(shù)，主要是由于隨著溫度的增加SIR溝道215的遷移率減小。SIR有效溝道寬度、溝道長(zhǎng)度和/或摻雜劑密度可以確定PIN過渡電流閾值。
在功率M0SFET器件中，SIR模式可具有超過傳統(tǒng)MOSFET器件的某些優(yōu)點(diǎn)。例如，SIR MOSFET可在小于3V的源-漏電壓處傳導(dǎo)反向電流，具有很少或沒有反向恢復(fù)電荷，且不經(jīng)受作為少數(shù)載流子注入漂移層212的結(jié)果的晶體退化。對(duì)于高電流密度和/或高溫，PIN模式可提供電導(dǎo)率調(diào)制和/或較低的導(dǎo)通電阻。如果需要，可通過設(shè)計(jì)SIR溝道115電導(dǎo)來制作組合SIR-PIN器件，使得在PIN模式有益的電流處該SIR溝道電壓達(dá)到漏-體結(jié)J5的導(dǎo)通電壓。
在一些實(shí)施例中，可提供外部PIN、 JBS或SIR二極管260以改進(jìn)高電流傳導(dǎo)，在該情況下可使內(nèi)部PIN二極管不注入。因此，可避免M0SFET中的正向偏置退化而同時(shí)可以對(duì)于速度和/或正向偏置退化免除來設(shè)計(jì)外部二;f及管260。
現(xiàn)在參考圖5，也可以設(shè)計(jì)閾值電壓調(diào)整層(諸如圖4人中所示的11+溝道閾值調(diào)整層230 )以形成SIR溝道，其提供反向傳導(dǎo)漏-體結(jié)分流器，同時(shí)還保留用于MOSFET正向偏置操作的希望的閾值電壓調(diào)整性質(zhì)。例如，在圖5示出的器件300中，組合的閾值調(diào)整層/SIR溝道層316被提供在n+源/SIR接觸器區(qū)220和n+頸注入?yún)^(qū)236之間。SIR溝道層31§形成圖5中所示的長(zhǎng)度為L(zhǎng)的SIR溝道315。
對(duì)于M0SFET正向漏電壓操作，可以設(shè)計(jì)閾值電壓調(diào)整/SIR溝道層(或多層)316的每單位面積總電荷，使得當(dāng)柵電壓小于或等于零且漏電壓大于零(以為正向電壓阻斷防止泄漏)時(shí)SIR溝道315由p+體區(qū)2M完全耗盡。此外，可以設(shè)計(jì)合并的閾值電壓調(diào)整/SIR溝道層316使得對(duì)于整個(gè)操作溫度范圍M0SFET溝道閾值-電壓高于零(以提供常閉操作)。因此，也可以設(shè)計(jì)用于閾值調(diào)整的相同層或多層以對(duì)于接近零的柵電壓具有在反向方向的充分SIR溝道傳導(dǎo)，從而對(duì)于一電流和溫度范圍防止漏體PN結(jié)J5注入。
在一些實(shí)施例中，合并的閾值電壓調(diào)整/SIR溝道層316可以以大約1E15到大約5E17cm^的濃度用n型摻雜劑摻雜，且可具有大約0. 05|im到大約l|um的厚度。
包括合并的SIR溝道/閾值調(diào)整層316的SIR MOSFET300與具有分開的SIR溝道的SIR MOSFET相比具有一些優(yōu)點(diǎn)，因?yàn)樗赡苄枰俚奶幚聿襟E來產(chǎn)生和連接SIR溝道。然而，合并結(jié)構(gòu)的缺點(diǎn)在于存在對(duì)于MOSFET溝道調(diào)整功能和反向傳導(dǎo)SIR功能的要求之間的折衷。該折衷將限制器件獲得高PIN-過渡-電流的能力。合并的SIR溝道/閾值調(diào)整層的附加缺點(diǎn)是對(duì)于低于零的柵電壓柵電壓將降低SIR溝道電導(dǎo)。相應(yīng)地，可以設(shè)計(jì)柵驅(qū)動(dòng)電路以在MOSFET截止?fàn)顟B(tài)期間將柵切換到零電壓，而不是負(fù)電壓。
可以利用具有SIR漏-體結(jié)分流器的功率MOSFET證明反向傳導(dǎo)SIR溝道的操作，正如在圖5的實(shí)施例中，該SIR漏-體結(jié)分流器與閾值調(diào)整層合并，因?yàn)镸OSFET柵電壓可用于示出在SIR溝道導(dǎo)電以及不導(dǎo)電的情況下漏-體PN結(jié)行為。此外，MOSFET溝道可用于提供對(duì)漂移層的電阻的參考。圖6A和6B示出了在125'C下對(duì)于各種偏置條件、包括與閾值調(diào)整層合并的SIR漏-體結(jié)分流器的0. 15cm2、 10kVSiC功率MOSFET的靜態(tài)和動(dòng)態(tài)性能。
尤其地，圖6A是包括與閾值調(diào)整層合并的SIR漏-體結(jié)分流器的功率MOSFET的測(cè)量的漏電流相對(duì)于漏-源電壓的曲線圖，而圖6B是圖6A中的功率MOSFET的測(cè)量的漏電流和漏電壓相對(duì)于時(shí)間的曲線圖。圖6A中所示的靜態(tài)特性是對(duì)于+20V、 OV和-20V的柵-源電壓(Vgs)的。
如曲線352所示，+20V的Vgs導(dǎo)致形成與漂移層電阻串聯(lián)的低電阻MOSFET溝道。因此在+20V的柵-源電壓Vgs,該器件類似于傳統(tǒng)功率MOSFET操作。感應(yīng)的MOSFET溝道還分流漏-體PN結(jié)J5，以防止少數(shù)載流子注入。然而，這種操作模式并不能容易地用于反向偏置整流，因?yàn)樗鼤?huì)要求柵電壓與反向傳導(dǎo)事件的同步(諸如在同步整流器中)。
圖6A中的OV曲線(曲線354 )表明OV的柵-源電壓Vgs導(dǎo)致反向傳導(dǎo)SIR溝道，其在大約-1.25V的漏電壓處開始導(dǎo)電。隨著漏電壓進(jìn)一步降低，SIR溝道上的電壓達(dá)到大約2V且漂移層電阻上的壓降與+20V曲線352的壓降相同(即這兩個(gè)曲線平行，具有2V的偏移)。
對(duì)于-20V的柵-源電壓Vgs (由曲線356示出)，MOSFET溝道和SIR溝道都沒有形成，并且正如3V內(nèi)建電勢(shì)和漏電流的指數(shù)形狀所指示的，漏-體結(jié)J5傳導(dǎo)所有電流。圖6B是圖6A的功率SIRM0SFET的測(cè)量的漏電流和漏電壓相對(duì)于時(shí)間的曲線圖，示出了根據(jù)本發(fā)明的一些實(shí)施例的SIR MOSFET的反向恢復(fù)特性。曲線360示出了漏電流而曲線362示出了在大約-20V的恒定柵-源電壓處(在該電壓不形成SIR溝道)該器件的漏電壓。曲線370示出了漏電流而曲線372示出了在OV的恒定柵-源電壓處(在該電壓形成SIR溝道)該器件的漏電壓。
如圖6B所示，反向恢復(fù)電荷(即圖6B中的曲線360和370的低于零電流的區(qū)域)對(duì)于-20V曲線(曲線360 )要大得多，因?yàn)槁?體PN結(jié)J5將少數(shù)載流子注入漂移層，所迷少數(shù)栽流子在反向恢復(fù)事件期間必須衰減。漏電壓曲線362和372的比較示出了當(dāng)形成SIR溝道時(shí)該器件更快地切換到阻斷狀態(tài)。
正如圖6C中所示，對(duì)于小于125。C的溫度，OV的柵-源電壓Vgs的反向恢復(fù)時(shí)間類似，因?yàn)榉聪蚧謴?fù)時(shí)間可由漏-體結(jié)電容確定而不是由少數(shù)載流子電荷的注入確定。相反，如圖6D所示，對(duì)于-20V的柵-源電壓Vgs的情況反向恢復(fù)時(shí)間將從25。C到20(TC持續(xù)增加，因?yàn)榉聪蚧謴?fù)時(shí)間受少數(shù)栽流子注入和過量載流子衰減時(shí)間影響，該過量載流子衰減時(shí)間隨溫度增加。
應(yīng)該注意的是，由于漂移層的低壽命和/或在漏-體結(jié)的注入損壞，圖6A和6B的MOSFET器件中的PIN 二極管可具有相對(duì)低的過量栽流子注入。與具有更多過量載流子注入的典型PIN二極管相比，這可導(dǎo)致相對(duì)更快的速度但更低的導(dǎo)電能力。然而，即使具有相對(duì)低的過量少數(shù)栽流子注入，反向傳導(dǎo)的SIR漏-體結(jié)分流器的開關(guān)損耗低得多，對(duì)于高頻(例如20kHz)開關(guān)這將導(dǎo)致相當(dāng)大的效率和/或冷卻益處。
例如，在圖6A的曲線354中示出的SIR模式導(dǎo)致在5A處的傳導(dǎo)揭耗為50W，而在曲線356中示出的PIN模式導(dǎo)致在5A處的傳導(dǎo)損耗為42W,或者對(duì)于50%占空比的0. 15cm2的器件有源區(qū)傳導(dǎo)損耗分別為167W/cri^和140W/cm2。開關(guān)能量損耗(在二極管中的開關(guān)能量損耗加上由于二極管反向恢復(fù)在互補(bǔ)MOSFET中感應(yīng)的開關(guān)能量損耗)基本上等于二極管反向恢復(fù)電荷乘以器件操作電壓。對(duì)于圖6B的5A電流波形以及對(duì)于10kV器件設(shè)計(jì)的典型5kV操作電壓，該例子的開關(guān)能量對(duì)于SIR模式大約為10mJ/ci^而對(duì)于PIN模式為40mJ/cm2。將該開關(guān)能量損耗乘以20kHz導(dǎo)致對(duì)于SIR模式為200W/cm2而對(duì)于PIN 二極管模式為800W/cm2。應(yīng)該注意的是在此例子中PIN二極管模式的867W/cn^的總損耗遠(yuǎn)遠(yuǎn)超過典型功率器件封裝的冷卻能力，而具有反向傳導(dǎo)SIR漏-體分流器的MOSFET將適合于電流接近30A/cn^的典型功率器件封裝冷卻能力。
在圖7和8中示出了 SIR MOSFET的一些附加實(shí)施例。例如，圖7中所示的SIR MOSFET400包括橫向n++SIR連接器區(qū)420，其從垂直n++接觸器區(qū)424橫向延伸到SIR溝道415。附加的注入?yún)^(qū)可提供與體內(nèi)其他區(qū)的電接觸。例如，p十+注入?yún)^(qū)422可提供與下部體區(qū)214的接觸，p+十注入?yún)^(qū)426可提供與上部體區(qū)218的接觸，且11++注入?yún)^(qū)428可形成MOSFET溝道的源接觸。
圖8示出了 SIR MOSFET結(jié)構(gòu)500,其類似于圖7的SIR MOSFET結(jié)構(gòu)400,除了結(jié)構(gòu)500包括可穿透上部體區(qū)218和/或;f黃向SIR接觸琴520的凹槽530。源接觸金屬224延伸進(jìn)入凹槽530并接觸橫向n++SIR接觸器區(qū)520，和/或體區(qū)214和/或218。相應(yīng)地，可避免形成分離的垂直計(jì)+接觸器區(qū)424，該。++上部體接觸器426可以制作得更小或消除掉，該0++下部體接觸器222可以制作得更小或消除掉，和/或可以改進(jìn)器件的封裝密度。
在圖9A-9D示出了根據(jù)本發(fā)明的一些實(shí)施例的SIR二極管的形成。參考圖9A，提供了 n+襯底110，并且n-漂移層112例如通過外延生長(zhǎng)形成在該襯底上。該襯底可包括例如4H或6H多型的離軸碳化硅襯底，且可以大約1E17到大約lE20cm^的濃度用n-型摻雜劑摻雜。n-漂移層112可以以大約1E14到1E18cn^的濃度用n型摻雜劑摻雜，且可具有大約liam到大約200一的厚度。如上所述，可選擇漂移層112的厚度和摻雜以提供可接受的電壓阻斷特性以及可接受等水平的導(dǎo)通電阻。
例如通過選擇性地注入諸如鋁和/或硼的p型雜質(zhì)，P+體注入?yún)^(qū)114形成在漂移層112中。p+體注入?yún)^(qū)114可具有大約1E16到大約1E20cnf3的摻雜濃度，且可延伸大約lpm的深度進(jìn)入漂移層112。在特定實(shí)施例中，p+體注入?yún)^(qū)114可通過以大約360keV的注入能量和大約4E14離子/ci^的劑量注入Al離子而形成。
參考圖9B, n+外延層116形成在包括p+體注入?yún)^(qū)U4的漂移層112上以形成器件100的SIR溝道層。SIR溝道層116可以以大約1E15到大約5E17cn^的濃度用n型摻雜劑摻雜，且可具有大約0. 05jim到大約lpm的厚度。
p+體外延層118形成在SIR溝道層116上。p+體外延層118具有選擇的厚度和摻雜使得SIR溝道層116在零施加電壓處完全耗盡。在一些實(shí)施例中，p+體外延層118可以以大約1E16到大約1E20cn^的濃度用p型摻雜劑摻雜，且可具有大約0. 2到大約1. 5pm的厚度。
在一些實(shí)施例中，SIR溝道層116可通過將n型雜質(zhì)注入到p+體注入?yún)^(qū)114以形成掩埋n+區(qū)而形成，其可消除對(duì)p+體外延層118的需要。在該實(shí)施例中，對(duì)于部分漂移層U2在與金屬接觸124接觸的表面處形成肖特基結(jié)。
參考圖9C，例如通過諸如氮和/或磷的n型雜質(zhì)的離子注入，n++SIR接觸器區(qū)120形成在該器件的表面處并在p+體注入?yún)^(qū)114的區(qū)域內(nèi)，并從該器件的表面延伸通過n+SIR溝道116并進(jìn)入p+體注入?yún)^(qū)114。n++SIR接觸器區(qū)120可以以大約1E18到大約lE21cir^的濃度用n型摻雜劑摻雜。在特定實(shí)施例中，可以通過以大約100keV的注入能量和大約離子/cm2的劑量注入N離子來形成11++3111接觸器區(qū)122。
例如通過諸如鋁和/或硼的0型雜質(zhì)的離子注入^++體接觸器區(qū)122形成在該器件的表面處且在n++SIR接觸器區(qū)120內(nèi)，并從該器件的表面延伸通過11++5111接觸器區(qū)120并進(jìn)入p+體注入?yún)^(qū)114。 9++體接觸器區(qū)122可以以大約1E18到大約lE21cm—3的濃度用p型摻雜劑摻雜。在特定實(shí)施例中，可以通過以大約180keV的注入能量和大約1E15離子/cm2的劑量注入A1離子來形成？++體接觸器區(qū)122。
參考圖9D,例如鋁、鈦和/或鎳的陽極接觸124形成在p+體外延層118的表面上并與11++5111接觸器區(qū)120以及？++體接觸器區(qū)122形成歐姆接觸。例如鋁、鈦和/或鎳的陰極接觸126在襯底110上形成歐姆接
觸o
在圖10A-10D中示出了根據(jù)本發(fā)明的一些實(shí)施例的SIR功率MOSFET的形成。
參考圖IOA，提供了 n+襯底210,且n-漂移層212形成在村底210上。形成MOSFET的漏區(qū)的襯底210可包括例如4H或6H多型的離軸碳化硅襯底，且可以以大約1E17到大約1E20cm—3的濃度用n型摻雜劑摻雜。n-漂移層212可以以大約1E14到大約1E18cn^的濃度用n型摻雜劑摻雜，且可具有大約1到大約200itim的厚度。如上所述，可以選擇漂移層212的厚度和摻雜以提供可接受的電壓阻斷特性以及可接受等水平的導(dǎo)通電阻。
例如通過注入諸如鋁和/或硼的p型雜質(zhì)，P+體注入?yún)^(qū)214形成在漂移層212中。p+體注入?yún)^(qū)214可具有大約1E16到大約1E20cn^的摻雜濃度，且可延伸大約lnm的深度進(jìn)入漂移層212。在特定實(shí)施例中，p+體注入?yún)^(qū)214可通過以大約360keV的注入能量和大約4E14離子/ci^的劑量注入Al離子而形成。
參考圖10B,n+外延層216形成在包括p+體注入?yún)^(qū)2M的漂移層212上并形成器件200的SIR溝道層216。 SIR溝道層216可以以大約1E15到大約5E17cn^的濃度用n型摻雜劑摻雜，且可具有大約0. 05|iim到大約lium的厚度。
p+體外延層218形成在SIR溝道層216上。p+體外延層具有選擇的厚度和摻雜使得SIR溝道層216在零施加電壓處完全耗盡。在一些實(shí)施例中，p+體外延層218可以以大約1E16到大約lE20cr^的濃度用p型摻雜劑摻雜，且可具有大約0. 2到大約l]um的厚度。
在一些實(shí)施例中，SIR溝道層216可通過將n型雜質(zhì)注入到p+體注入?yún)^(qū)214以形成掩埋n+區(qū)而形成，其可消除對(duì)p+體外延層218的需要。
n+溝道閾值調(diào)整層230可形成在p+體外延層218上。n+溝道閾值調(diào)整層230可以以大約1E15到大約5E17cr^的濃度用n型摻雜劑摻雜，且可具有大約0. 05|uni到大約ljam的厚度。n+溝道閾值調(diào)整層230可通過注入和/或外延生長(zhǎng)形成。
參考圖10C,例如通過諸如氮和/或磷的n型雜質(zhì)的離子注入，n++源/SIR接觸器區(qū)220形成在該器件的表面處并在p+體注入?yún)^(qū)214內(nèi)，并從該器件的表面延伸通過SIR溝道216并進(jìn)入p+體注入?yún)^(qū)214。 n++源SIR接觸器區(qū)220可以以大約1E18到大約lE21cm—3的濃度用n型摻雜劑摻雜。在特定實(shí)施例中，可以通過以大約100keV的注入能量和大約1E15離子/cn^的劑量注入N離子來形成11++源SIR接觸器區(qū)122。
例如通過諸如鋁和/或硼的。型雜質(zhì)的離子注入，？++體接觸器區(qū)222形成在該器件的表面處且在n++SIR接觸器區(qū)220內(nèi)，并從該器件的表面延伸通過11++3111接觸器區(qū)220并進(jìn)入p+體注入?yún)^(qū)214。 ？++體接觸器區(qū)222可以以大約1E18到大約lE21cn^的濃度用p型摻雜劑摻雜。在特定實(shí)施例中，可以通過以大約360keV的注入能量和大約4E14離子/cm2的劑量注入A1離子來形成卩++體接觸器區(qū)222。
n+頸注入?yún)^(qū)236可鄰近p+體區(qū)214形成。n+頸注入?yún)^(qū)236從該器件的表面延伸進(jìn)入漂移層212。如圖4A所示，n+頸注入?yún)^(qū)236可形成在一對(duì)鄰近體區(qū)214之間并與該一對(duì)體區(qū)214接觸。在特定實(shí)施例中，可以通過以大約360keV的注入能量和大約5EU離子/cn^的劑量注入N離孚來形成n+頸注入?yún)^(qū)236。
參考圖10D,柵絕緣體234和柵接觸232形成在11++源/3111接觸器區(qū)220和n+頸注入?yún)^(qū)236之間的p+體外延層218和n+溝道閾值調(diào)整層230上方。柵絕緣體234可包括熱氧化物，且柵電極可包括多晶硅和/或難熔金屬，諸如Mo。
例如鋁、鈦和/或鎳的源接觸224形成在外延層的暴露表面上并與11++源/5111接觸器區(qū)220和？++體接觸器區(qū)222形成歐姆接觸。在n++源/SIR接觸器區(qū)220注入被掩蔽的區(qū)中，p+體外延層218可以與源接觸224電接觸和/或與卩++體接觸器區(qū)222電接觸。例如鋁、鈦和/或鎳的漏接觸226在襯底210上形成歐姆接觸。
在圖1U-11B中示出了根據(jù)本發(fā)明的一些實(shí)施例的包括合并的SIg溝道和閾值調(diào)整層的SIR功率M0SFET的形成。包括合并的SIR溝道和閾值調(diào)整層的SIR功率MOSFET的形成類似于上述參考圖10A-10D的過程，除了合并的閾值電壓調(diào)整/SIR溝道層316形成在漂移層212上。合并的閾值電壓調(diào)整/SIR溝道層316可以以大約1E15到大約5E17cm—3的濃度用n型摻雜劑摻雜，且可具有大約0. 05^im到大約lpm的厚度。
在附圖和說明書中，公開了本發(fā)明的典型實(shí)施例且，盡管采用特定術(shù)語，它們僅用于一般和描述性的意思而不用于限制，在下列權(quán)利要求書中闡述本發(fā)明的范圍。
權(quán)利要求
1. 一種半導(dǎo)體器件，包含具有第一導(dǎo)電類型的漂移層；鄰近該漂移層的第一體區(qū)，該第一體區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并與該漂移層形成p-n結(jié)；在該第一體區(qū)上的具有所述第二導(dǎo)電類型的第二體區(qū)；鄰近該第一和第二體區(qū)的接觸器區(qū)，該接觸器區(qū)具有所述第一導(dǎo)電類型；從該接觸器區(qū)到漂移層在第一和第二體區(qū)之間延伸的分流器溝道區(qū)，該分流器溝道區(qū)具有所述第一導(dǎo)電類型；與該第一和第二體區(qū)以及該接觸器區(qū)電接觸的第一端子；以及與該漂移層電接觸的第二端子。
2. 權(quán)利要求1所述的半導(dǎo)體器件，其中分流器溝道區(qū)具有選擇的 長(zhǎng)度、厚度和摻雜濃度使得當(dāng)零電壓被施加在第一和第二端子上時(shí)該分 流器溝道區(qū)完全耗盡。
3. 權(quán)利要求2所述的半導(dǎo)體器件，其中溝道區(qū)具有從大約1E15到大 約5E17cn^的摻雜濃度并具有從大約0. 05pm到大約l^im的厚度。
4. 權(quán)利要求2所述的半導(dǎo)體器件，其中選擇分流器溝道區(qū)的長(zhǎng)度厚 度和摻雜濃度以及第一體區(qū)和第二體區(qū)的摻雜濃度使得當(dāng)小于第一體 區(qū)和漂移層之間的p-n結(jié)的內(nèi)建電勢(shì)的電壓施加到第一端子時(shí)在分流器 溝道區(qū)中形成導(dǎo)電溝道。
5. 權(quán)利要求4所述的半導(dǎo)體器件，其中體區(qū)具有從大約1E16到大約 1E20ciT^的摻雜濃度。
6. 權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包含 具有第一導(dǎo)電類型且具有比漂移層的摻雜劑濃度大的摻雜劑濃度的襯底，其中漂移層在襯底上且其中第二端子在襯底上。
7. 權(quán)利要求1所述的半導(dǎo)體器件，其中第一體區(qū)包含漂移層中的注 入?yún)^(qū)，并且其中分流器溝道區(qū)包含在漂移層上的外延層，并且其中第二 體區(qū)包含在溝道區(qū)上的體外延層。
8. 權(quán)利要求7所述的半導(dǎo)體器件，其中接觸器區(qū)延伸通過笫二體區(qū) 并進(jìn)入第一體區(qū)。
9. 權(quán)利要求1所述的半導(dǎo)體器件，其中接觸器區(qū)包含第一接觸器區(qū)，且該半導(dǎo)體器件還包含具有第二導(dǎo)電類型且延伸進(jìn)入第一體區(qū)的第二 接觸器區(qū)。
10. 權(quán)利要求9所述的半導(dǎo)體器件，其中第一端子與第二接觸器區(qū) 電接觸。
11. 權(quán)利要求1所述的半導(dǎo)體器件，其中第一導(dǎo)電類型為n型而第二 導(dǎo)電類型為p型。
12. 權(quán)利要求1所述的半導(dǎo)體器件，其中第一導(dǎo)電類型為p型而第二 導(dǎo)電類型為n型。
13. 權(quán)利要求1所述的半導(dǎo)體器件，其中第一端子包含陽極端子而 第二端子包含陰極端子。
14. 權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包含 在接觸器區(qū)和漂移層之間的第二體區(qū)的表面上的柵絕緣體層；以及 在柵絕緣體層上的柵接觸；其中第一端子包含源端子；且 其中第二端子包含漏端子。
15. 權(quán)利要求14所述的半導(dǎo)體器件，進(jìn)一步包含在第二體區(qū)上的閾 值調(diào)整層，該閾值調(diào)整層選擇摻雜濃度以調(diào)整該半導(dǎo)體器件的閾值電 壓。
16. 權(quán)利要求14所述的半導(dǎo)體器件，進(jìn)一步包含鄰近第一和/或第 二體區(qū)的頸注入?yún)^(qū)，該頸注入?yún)^(qū)具有第一導(dǎo)電類型，其中分流器溝道區(qū) 在接觸器區(qū)和頸注入?yún)^(qū)之間延伸。
17. 權(quán)利要求1所迷的半導(dǎo)體器件，其中接觸器區(qū)包含從該半導(dǎo)體 器件的表面延伸進(jìn)入第二體區(qū)的垂直接觸器區(qū)以及與該垂直接觸器區(qū) 接觸并從該垂直接觸器區(qū)延伸到分流器溝道區(qū)的水平接觸器區(qū)。
18. 權(quán)利要求1所述的半導(dǎo)體器件，還包含在第二體區(qū)內(nèi)的凹槽以 及在該凹槽中的導(dǎo)電材料，并且其中接觸器區(qū)包含與該凹槽接觸并從該 凹槽延伸到溝道區(qū)的水平接觸器區(qū)。
19. 一種電子電路，包括與外部二極管并聯(lián)的根椐權(quán)利要求14的 半導(dǎo)體器件，該外部二極管具有連接到該半導(dǎo)體器件的第一端子的第一 端子以及連接到該半導(dǎo)體器件的第二端子的陰極。
20. 權(quán)利要求1的半導(dǎo)體器件，其中分流器溝道區(qū)具有選擇的長(zhǎng)度、 厚度和摻雜濃度使得當(dāng)笫 一體區(qū)和漂移層之間的p-n結(jié)被反向偏置時(shí)該分流器溝道區(qū)不導(dǎo)電。
21. —種M0SFET，包含 具有笫一導(dǎo)電類型的漂移層；鄰近該漂移層的體區(qū)，該體區(qū)具有與所述第一導(dǎo)電類型相反的第二 導(dǎo)電類型并與該漂移層形成p-n結(jié)；在該體區(qū)中的源區(qū)，該源區(qū)具有所述第一導(dǎo)電類型；在該體區(qū)上并從該源區(qū)延伸到漂移層的分流器溝道區(qū)，該溝道區(qū)具 有所述第一導(dǎo)電類型；在該源區(qū)和漂移層之間的溝道區(qū)上的柵絕緣體層；在該柵絕緣體層上的柵接觸；與該體區(qū)和接觸器區(qū)電接觸的源接觸；以及與該漂移層電接觸的漏接觸，其中該分流器溝道區(qū)具有選擇的長(zhǎng) 度、厚度和摻雜濃度使得在施加到第一端子和第二端子的零電壓處和在 小于M0SFET的閾值電壓的柵電壓處溝道區(qū)完全耗盡。
22. 根據(jù)權(quán)利要求21的MOSFET,其中分流器溝道區(qū)具有從大約1E15 到大約5E17cn^的摻雜濃度且具有大約0. 05vim到大約lpm的厚度。
23. 根據(jù)權(quán)利要求21的MOSFET，其中選擇分流器溝道區(qū)的厚度和摻雜濃度以及體區(qū)的摻雜濃度使得當(dāng)施加到第一端子的電壓小于體區(qū) 和漂移層之間的p-n結(jié)的內(nèi)建電勢(shì)時(shí)導(dǎo)電溝道在溝道區(qū)中形成。
24. 根據(jù)權(quán)利要求23的M0SFET，其中體區(qū)具有從大約1E16到大約 1E20cnf3的摻雜濃度。
25. 根據(jù)權(quán)利要求23的MOSFET，進(jìn)一步包含鄰近體區(qū)的在漂移層 中的且具有第一導(dǎo)電類型的頸注入?yún)^(qū)，其中分流器溝道區(qū)接觸頸注入 區(qū)。
26. 才艮據(jù)權(quán)利要求23的MOSFET,進(jìn)一步包含具有第一導(dǎo)電類型并具有比漂移層的摻雜劑濃度大的摻雜劑濃度 的襯底，其中漂移層在該襯底上且其中漏接觸在該襯底上。
27. 根據(jù)權(quán)利要求21的MOSFET，其中選擇分流器溝道區(qū)的長(zhǎng)度、 厚度和摻雜濃度使得當(dāng)體區(qū)和漂移層之間的P-n結(jié)被反向偏置時(shí)該分流 器溝道區(qū)不導(dǎo)電。
28. —種形成電子器件的方法，包含 形成具有第一導(dǎo)電類型的漂移層；在該漂移層中形成第一體區(qū)，該第一體區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并與該漂移層形成p-n結(jié)；在該第一體區(qū)上形成具有所述第二導(dǎo)電類型的第二體區(qū)；在該體區(qū)中形成分流器溝道區(qū)，該分流器溝道區(qū)具有所述第 一導(dǎo)電 類型并在第一和第二體區(qū)之間延伸到漂移層，其中分流器溝道區(qū)具有選 擇的長(zhǎng)度、厚度和摻雜濃度使得當(dāng)零電壓施加到該分流器溝道區(qū)時(shí)該分流器溝道區(qū)完全耗盡；并且在該體區(qū)中形成接觸器區(qū)，該接觸器區(qū)接觸分流器溝道區(qū)并具有所 述第一導(dǎo)電類型。
29. 根椐權(quán)利要求28的方法，其中接觸器區(qū)包含第一接觸器區(qū)， 該方法還包含形成具有第一導(dǎo)電類型且延伸穿過第一接觸器區(qū)并進(jìn)入第一體區(qū) 的第二接觸器區(qū)。
30. 根據(jù)權(quán)利要求28的方法，其中形成分流器溝道層包含在漂移 層和第 一體區(qū)上形成分流器溝道外延層；并且其中形成第二體區(qū)包含在 溝道外延層上形成體外延層。
31. 根據(jù)權(quán)利要求30的方法，其中形成分流器溝道層包含在第一 體區(qū)中注入掩埋溝道層。
32. 根據(jù)權(quán)利要求28的方法，進(jìn)一步包含形成與第二體區(qū)和接觸 器區(qū)電接觸的第一端子；以及形成與漂移層電接觸的第二端子。
33. 根據(jù)權(quán)利要求28的方法，其中形成第一體區(qū)包含將第二導(dǎo)電 類型雜質(zhì)選擇性地注入漂移層。
34. 根據(jù)權(quán)利要求28的方法，進(jìn)一步包含在接觸器區(qū)和漂移層之間的第二體區(qū)上形成柵絕緣體層；而且 在柵絕緣體層上形成柵接觸。
35. 根據(jù)權(quán)利要求34的方法，進(jìn)一步包含 在第二體區(qū)上形成閾值調(diào)整層。
36. 根據(jù)權(quán)利要求35的方法，其中形成閾值調(diào)整層包含在第二體 區(qū)上形成閾值調(diào)整外延層，并且其中形成接觸器區(qū)包含將第 一導(dǎo)電類型 雜質(zhì)選擇性地注入通過閾值調(diào)整外延層并進(jìn)入第一體區(qū)。
37. 根據(jù)權(quán)利要求28的方法，進(jìn)一步包含形成鄰近第一和/或第二體區(qū)的頸注入?yún)^(qū)，其中分流器溝道層在第一和第二體區(qū)之間從接觸器區(qū) 延伸并延伸到頸注入?yún)^(qū)，其中頸注入?yún)^(qū)具有笫一導(dǎo)電類型。
38. —種功率MOSFET器件，包含 具有第一導(dǎo)電類型的漂移層；在該漂移層中的體區(qū)，該體區(qū)具有與所述第一導(dǎo)電類型相反的第二 導(dǎo)電類型并與該漂移層形成p-n結(jié)；在該體區(qū)中的源區(qū)，該源區(qū)具有所述第一導(dǎo)電類型； 鄰近該漂移層的漏區(qū)；以及從該源區(qū)延伸到漂移層的靜電感應(yīng)整流器(SIR)溝道區(qū)，其中該 SIR溝道區(qū)被配置為在零漏-源電壓處完全耗盡且在小于體區(qū)和漂移層 之間的p-n結(jié)的內(nèi)建電勢(shì)的源漏電壓處在源區(qū)和漂移層之間形成導(dǎo)電溝道。
39. —種二極管，包含 具有第一導(dǎo)電類型的漂移層；在該漂移層中的體區(qū)，該體區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并與該漂移層形成p-n結(jié)；在該體區(qū)中的接觸器區(qū)，該接觸器區(qū)具有所述第一導(dǎo)電類型； 從該接觸器區(qū)延伸到漂移層的靜電感應(yīng)整流器(SIR)溝道區(qū)，其中該SIR溝道區(qū)被配置為在零漏-源電壓處完全耗盡且在小于體區(qū)和漂移層之間的p-n結(jié)的內(nèi)建電勢(shì)的施加電壓處在接觸器區(qū)和漂移層之間形成導(dǎo)電溝道。
全文摘要
一種半導(dǎo)體器件，包含具有第一導(dǎo)電類型的漂移層以及鄰近漂移層的體區(qū)。該體區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型并與漂移層形成p-n結(jié)。該器件還包括在體區(qū)中并具有第一導(dǎo)電類型的接觸器區(qū)，以及從接觸器區(qū)延伸通過體區(qū)到達(dá)漂移層的分流器溝道區(qū)。該分流器溝道區(qū)具有第一導(dǎo)電類型。該器件還包括與體區(qū)和接觸器區(qū)電接觸的第一端子，以及與漂移層電接觸的第二端子。
文檔編號(hào)H01L29/76GK101536194SQ200780040976
公開日2009年9月16日 申請(qǐng)日期2007年11月2日 優(yōu)先權(quán)日2006年11月3日
發(fā)明者A·赫夫納, A·阿加瓦爾, 柳世衡 申請(qǐng)人:克里公司