專(zhuān)利名稱(chēng)：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉瓦基于半導(dǎo)體納米線的電子器件，更具體而言涉及具有納米線溝道和摻雜的半導(dǎo)體源極和漏極區(qū)域的場(chǎng)效應(yīng)晶體管(FET)。本發(fā)明 還涉及制造與納米線溝道接觸的摻雜的半導(dǎo)體源^漏極區(qū)域的方法。
背景技術(shù)：
將摻雜的源極和漏極形成到半導(dǎo)體納米線存在幾個(gè)挑戰(zhàn)。第一，由于 摻雜劑通過(guò)氣相或徑向生長(zhǎng)并入到納米線體中(E. Tutuc等，Nano Lett, 2006九月，待發(fā)表)，因此在生長(zhǎng)期間原位摻雜納米線是困難的。例如， 如果隨后的段被生長(zhǎng)為重?fù)诫s的，納米線的輕摻雜的部分將M摻雜。第 二，由于生長(zhǎng)的孕育時(shí)間，在原位摻雜的納米線中的摻雜區(qū)域一開(kāi)始將呈 現(xiàn)對(duì)應(yīng)每個(gè)納米線所經(jīng)歷的成核中的延時(shí)的變化(B. Kalache等，JJAP， 45， p丄190，2006)。第三，示出了重原位摻雜會(huì)導(dǎo)致納米線逐漸變細(xì)(在鍺納 米線中)和從催化劑損失金(在使用乙硼烷摻雜的硅納米線中)，笫四， 即使可以獲得沿著納米線體的分段摻雜，也不存在將接觸和柵極對(duì)準(zhǔn)到每 一段的簡(jiǎn)單的方法。第五，摻雜劑變化將使其難以在細(xì)納米線中控制摻雜。 例如，具有10nm的直徑、0.25微米的長(zhǎng)度以及l(fā)E19cm-s的摻雜水平的納 米段包含約200個(gè)摻雜劑原子.如果將納米線直徑減小到5nm， 0.25微米 的段將僅包含約50個(gè)摻雜劑原子。為了制造金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，納米線應(yīng)該 具有沿納米線主軸的n-p-n U-FET)或p-n-p (p-FET)摻雜分 布。為獲得該分布提出了幾種方法，第一種是在生長(zhǎng)期間通過(guò)原位摻雜納 米線(Y. Wang等，Device Research Conference digest, p.175, 2006)。前
面已經(jīng)討論過(guò)原位摻雜技術(shù)的缺點(diǎn)和局限。第二種方法基于離子注入(w.Riess等，Inter.Conf.on Nanoscience and Technology, Luzern， 2006八月)。由于注入將無(wú)定型化和濺射具有小直徑的納米線，因此該方法具有 僅可以用于胖納米線(直徑大于30nm)的缺點(diǎn)。由于納米線的一維性質(zhì)， 因此摻雜的區(qū)域不可以再結(jié)晶(在固相外延中自發(fā)再結(jié)晶將占主導(dǎo))，結(jié)考慮到上述情況，需要提供具有摻雜的半導(dǎo)體源極和漏極區(qū)^的納米 線FET。為了減少器件可變性，還需要不接力預(yù)摻雜的納米線而是使用未 摻雜的納米線的制造方法。發(fā)明內(nèi)容本發(fā)明提供了一種具有摻雜的源極和漏極區(qū)域的納米線FET (場(chǎng)效應(yīng) 晶體管)。根據(jù)本發(fā)明，未摻雜的納米線形成本發(fā)明的FET的溝道區(qū)域。在本發(fā)明的第一方面中，描述了一種半導(dǎo)體結(jié)構(gòu)例如FET包括單晶 納米線溝道、用于控制通過(guò)所述納米線溝道的電流的柵極、以及形成所述 器件的源極和漏極區(qū)域的從所述納米線溝道(或稱(chēng)為納米線體)沿徑向方 向a的摻雜的變厚的區(qū)域。具體而言，本發(fā)明的所述半導(dǎo)體結(jié)構(gòu)包括未摻雜的納米線溝道、柵 極介質(zhì)、在所述納米線溝道之下、之上或者周?chē)?all-around)形成的以控 制所述納米線溝道中的電流的柵極導(dǎo)體、以及通過(guò)徑向晶體生長(zhǎng)被加到所半導(dǎo)體區(qū)域。在本發(fā)明的一些實(shí)施例中，所迷柵極導(dǎo)體由所述納米線存在于其上的 導(dǎo)電襯底組成。在所述配置中，所述納米線溝道是背選通的(gated)。在 本發(fā)明的另一實(shí)施例中，在所述納米線之上淀積所述柵極導(dǎo)體。在該情況 下，所述納米線是頂選通的。在本發(fā)明的又一實(shí)施例中，在所述納米線周 圍淀積所述槺極導(dǎo)體，這種結(jié)構(gòu)稱(chēng)作周?chē)鷸艠O。
在一個(gè)實(shí)施例中，被制造到所述納米線溝道的所述源極和漏極區(qū)域包 括不同于所述納米線溝道中包括的化學(xué)元素的至少一種化學(xué)元素。例如，硅(Si)納米線可以具有由SiGe合金制造并且使用硼(B)或磷(P)摻 雜的源極和漏極區(qū)域。在本發(fā)明的第二方面中，描述了用于制造具有納米線溝道和摻雜的半 導(dǎo)體源極和漏極區(qū)域的FET的方法。在這些方法中的一者中，在其上形成 柵極介質(zhì)的導(dǎo)電襯底之上設(shè)置半導(dǎo)體納米線。在所述襯底之上均厚 (blanket)淀積介質(zhì)疊層。在介質(zhì)層中制造暴露部分所述納米線并設(shè)定所 述FET的所述柵極長(zhǎng)度的接觸孔以確定源極和漏極區(qū)域。徑向原位摻雜的 半導(dǎo)體晶體生長(zhǎng)填充所述接觸孔并形成所述源極和漏極區(qū)域。使用化學(xué)機(jī)械拋光(CMP)以去除在所述介質(zhì)疊層之上淀積的過(guò)量的半導(dǎo)體膜。將接 觸制造到所述源極和漏極區(qū)域以完成器件制造。在本發(fā)明的另 一方法中，在主襯底之上形成的絕緣層之上設(shè)置使用柵 極介質(zhì)涂敷的半導(dǎo)體納米線。在所述納米線之上淀積柵極導(dǎo)體帶。在所述 柵極導(dǎo)體帶的任一側(cè)形成側(cè)壁介質(zhì)間隔物。去除沒(méi)有被所述柵極導(dǎo)體或所 述側(cè)壁間隔物覆蓋的柵極介質(zhì)區(qū)域，使用半導(dǎo)體的徑向原位摻雜生長(zhǎng)以形 成所述源極和漏極區(qū)域。描述了使用硅納米線和^處理的本發(fā)明的所述方法。也可以使用其它 半導(dǎo)體例如Ge或m-V半導(dǎo)體實(shí)踐所述方法，


圖1-4是(通過(guò)頂視圖和截面圖)示例了用于制造具有摻雜的半導(dǎo)體 源極和漏極區(qū)域并且底選通的納米線FET的基本處理步驟的圖示表示；圖5-9是(通過(guò)頂視圖和截面'圖)示例了用于制造具有摻雜的半導(dǎo)體 源極和漏極區(qū)域并且頂選通的納米線FET的基本處理步驟的圖示表示；圖10A-B示出了使用圖1-4中所討論的方法制造的硅p-FET的測(cè)量的 Id-Vg和Id-Vds特性；以及圖11示出了與具有Schottky接觸的納米線FET的Id-Vg特性重疊的圖10的硅p-FET的測(cè)量的Id-Vg特性。
具體實(shí)施方式
通過(guò)參考下列論述，現(xiàn)在將更詳細(xì)地描述本發(fā)明，本發(fā)明提供一種具 有摻雜的半導(dǎo)體源極和漏極區(qū)域的納米線FET及其制造方法。在該討論 中，參考示例本發(fā)明的實(shí)施例的各種附圖。由于提供本發(fā)明的實(shí)施例的附 圖用于示例性的目的，因此未按比例繪制其中包含的結(jié)構(gòu)。在下列描述中，為了提供本發(fā)明的深入理解，闡述了大量的具體的細(xì) 節(jié)，例如，特定的結(jié)構(gòu)、部件、材料、尺寸、處理步驟以及技術(shù)。然而，的工藝選擇來(lái)實(shí)踐本發(fā)明。在其它的實(shí)例中，沒(méi)有詳細(xì)描述公知的結(jié)構(gòu)或 處理步驟以避免模糊本發(fā)明。應(yīng)當(dāng)理解當(dāng)作為層、區(qū)域或村底的元素被稱(chēng)為"在另 一種元素上"或"在 另一種元素之上，，時(shí)，其可以直接在其它元素上或同樣可以存在中間元素。 相反，當(dāng)元素被稱(chēng)為"直接在另一種元素上，，或"直接在另一種元素之上" 時(shí)，則不存在中間元素。還應(yīng)當(dāng)理解，當(dāng)元素被稱(chēng)為"在另 一種元素下，，或"在 另一種元素之下，，時(shí)，其可以直接在其它元素下或者可以存在中間元素，相 反，當(dāng)元素被稱(chēng)為"直接在另一種元素下"或"直接在另一種元素之下"時(shí)， 則不存在中間元素。再次強(qiáng)調(diào)，描述了使用硅納米線和硅處理的本發(fā)明的方法，雖然下面 提供了這樣的描述，但是也可以使用其它半導(dǎo)體材料例如Ge或m- V半導(dǎo) 體實(shí)踐本發(fā)明的方法。當(dāng)使用不包含硅的半導(dǎo)體時(shí)，本發(fā)明的處理步驟基 本相同，除了適于使用的特定半導(dǎo)體的施加的生長(zhǎng)溫度和摻雜劑種。然而， 使用包含珪的半導(dǎo)體材料例如Si、 SiGe、 Si/SiGe、 SiC或SiGeC是優(yōu)選 的。應(yīng)該注意在本發(fā)明中使用所述納米線的一部分作為器件溝道或體。在圖l-4中示出了基本方法，參考圖1A(從上至下視圖)和1B(通 過(guò)圖1A中示出的線A-B的截面圖)，使用摻雜的硅襯底101 (n型或p 型)作為開(kāi)始的半導(dǎo)體襯底。在襯底101上淀積絕緣體膜102例如二氧化 硅(Si02)、硅氧氮化物(SiON)及其多層。當(dāng)使用背柵極控制溝道時(shí)， 絕緣體膜102充當(dāng)柵極介質(zhì)。在膜102之上淀積第二絕緣體膜103例如氮 化硅(Si3N4)。使用膜103作為將在后面解釋的氫氟酸(HF)的蝕刻停 止層。可以使用的其它柵極介質(zhì)疊層也需抗HF。例如，可以使用在800'C 下退火的氧化鉿(Hf02)膜替代層102和103 (淀積后(as deposited)的 Hf02在100:1的DHF中的蝕刻速率約為0.7nm/min，并且在800。C退火后 變得可忽略不計(jì))。在膜103之上設(shè)置納米線104。納米線104意味著高各向異性半導(dǎo)體 晶體。在它們的外部結(jié)構(gòu)(例如形態(tài))中反映各向異性。納米線104是具 有非常高的長(zhǎng)度L與直徑d的縱橫比(大于IO)的絲狀晶體。例如，具有 L = 0.1微米到30微米的長(zhǎng)度，及d - 100nm到3nm的直徑的硅納米線是 典型的。 '通過(guò)典型地在化學(xué)氣相淀積(CVD)或等離子體增強(qiáng)化學(xué)氣相淀積腔 內(nèi)進(jìn)行的催化生長(zhǎng)合成半導(dǎo)體納米線104。生長(zhǎng)溫度依賴于使用的半導(dǎo)體 和前體。例如，當(dāng)使用硅烷(SiH4)時(shí)，典型地在從約370。C到約500'C的 生長(zhǎng)溫度下生長(zhǎng)硅納米線。對(duì)于四氯化硅(SiCU)，生長(zhǎng)溫度為從約800'C 到約950。C。通過(guò)向S沮4中加氯，可以將生長(zhǎng)溫度升至600'C以上。納米 線104的生長(zhǎng)速度依賴于生長(zhǎng)腔中的生長(zhǎng)溫度和氣體壓力。使用硅納米線 的實(shí)例，在1 torr的壓力和450。C的生長(zhǎng)溫度下用于使用112稀釋的SiH4 (1:1)的典型的CVD生長(zhǎng)速度為約7.6imi/小時(shí)。相信可以通過(guò)蒸氣-液體-固體(VLS)機(jī)制最佳地描述納米線104 的各向異性生長(zhǎng)，例如其在E. I. Givargizov, Highly Anisotropic Crystals, Kluwer academic publishers, Norwell MA， 1986中被評(píng)述，將珪納米線作為實(shí)例，當(dāng)開(kāi)始生長(zhǎng)時(shí)，形成了催化劑-硅液體合金。從氣相(例如S沮4額外提供Si，液滴變?yōu)镾i過(guò)飽和的并且過(guò)量的硅淀積在固體-液體界面 處。結(jié)果，液滴從初始的襯底表面上升到生長(zhǎng)納米線晶體的尖端(tip). 如果將該生長(zhǎng)溫度保持在Si前體的分解溫度(如果使用SiH4，約500'C ) 之下，在納米線的側(cè)壁上沒(méi)有硅的淀積發(fā)生(即沒(méi)有徑向生長(zhǎng))。結(jié)果， 發(fā)生的唯一生長(zhǎng)是由導(dǎo)致各向異性生長(zhǎng)的金屬催化劑產(chǎn)生的。在本發(fā)明的方法中可以采用以形成納米線104的金屬催化劑的實(shí)例是金(Au)。參考圖2A (從上至下視圖)和2B (通過(guò)圖2A中示出的線A-B的截 面圖)，在納米線104之上通過(guò)>^知的技術(shù)例如CVD均厚淀積包括Si02 膜105和Si3N4膜106的介質(zhì)疊層。通過(guò)蝕刻暴露部分納米線104的接觸 孔107限定源極和漏極區(qū)域。對(duì)于背柵極控制的FET，在接觸孔107之間 的間隔設(shè)定柵極長(zhǎng)度。接觸孔蝕刻典型地由兩個(gè)步驟組成。在第一步驟中， 相對(duì)于Si02膜105選擇性地蝕刻Si3N4膜106。例如，可以使用CH3F (9sccm) 、 C02 (50sccm) 、 02 (10sccm )和CHF3 (lsccm )的氣體混 合物的反應(yīng)離子蝕刻(RIE)以相對(duì)于SK)2的高于5:1的選擇性蝕刻Si3N4。 第二蝕刻步驟由SK)2膜105的選擇性蝕刻組成，該步驟暴露納米線104。 作為實(shí)例，可以通過(guò)稀釋的氟氫酸(DHF)或緩沖的HF執(zhí)行SK)2膜的選 擇性去除。膜105的剝離也暴露背柵極介質(zhì)疊層(例如膜103)。這是選 擇膜103以抵抗用于剝離膜105的方法的原因。例如，在使用DHF剝離 膜105的情況下，膜103可以是LPCVD Si3N4或退火的Hf02,因?yàn)樵?DHF中兩種膜均呈現(xiàn)可忽略的蝕刻。參考圖3A (從上至下的視圖)和3B (通過(guò)圖3A中示出的線A-B的 截面圖)，在該結(jié)構(gòu)之上外延地生長(zhǎng)或淀積匹配納米線104的半導(dǎo)體材料的 半導(dǎo)體材料108。希望僅僅在作為用于生長(zhǎng)的模板的納米線104的暴露的 表面之上外延生長(zhǎng)。在其它表面之上，半導(dǎo)體材料108是典型的多晶的或 無(wú)定形的。半導(dǎo)體材料108也包括用以形成源極和漏極區(qū)域的需要的摻雜劑。例 如，當(dāng)使用硅作為半導(dǎo)體材料時(shí)，典型地使用硼(B)或銦(In)用于p 型摻雜，使用磷(P)或砷(As)用于n型摻雜，在生長(zhǎng)期間典型地將該 摻雜引入到半導(dǎo)體材料108中(例如原位摻雜)?？梢酝ㄟ^(guò)幾種生長(zhǎng)技術(shù) 例如化學(xué)氣相淀積(CVD)、分子束外延(MBE)和原子層淀積(ALD) 實(shí)現(xiàn)半導(dǎo)體材料108的淀積。對(duì)于CVD基的工藝，用于硅或硅鍺生長(zhǎng)的 典型前體是珪烷(SiH4)、鍺烷(GeH4) 、 二氯硅烷(Sffl2Cl2)和四氯化
硅(SiCl4)。對(duì)于原位摻雜，使用的典型前體是乙硼烷(B2H6)、膦(PH3) 和胂(AsH3)。在本實(shí)施例中，半導(dǎo)體材料108的生長(zhǎng)是非選擇性的，在意義上為半 導(dǎo)體材料108淀積在所有表面上。對(duì)于很多半導(dǎo)體，包括硅、鍺以及磷化 銦，也可以獲得選擇性生長(zhǎng)。當(dāng)實(shí)踐選擇性生長(zhǎng)時(shí)，半導(dǎo)體材料108的淀 積僅僅發(fā)生在納米線104的表面之上，而不在氧化物或氮化物表面之上。 為了獲得選擇性的硅生長(zhǎng)，典型地使用包括氯化物的前體。當(dāng)使用金屬有 機(jī)前體用于III族(例如三甲基銦TMIn)時(shí)，典型地獲得磷化錮的選擇 性生長(zhǎng)。參考圖4A (從上至下視圖)和4B (通過(guò)圖4A中示出的線A-B的截 面圖)，施加化學(xué)機(jī)械拋光(CMP)以從膜106的表面之上去除半導(dǎo)體材 料108。膜106作為CMP拋光停jt層以便不去除填充接觸孔107的半導(dǎo)體 材料108。通過(guò)CMP去除覆蓋半導(dǎo)體材料108,使填充的接觸孔110彼此 電隔離。還能夠使用向填充的接觸孔100制造接觸的自對(duì)準(zhǔn)硅化物工藝(在 硅的情況下)。更具體而言，在CMP步驟之后，在襯底之上均厚淀積金 屬例如鎳(Ni)、鈷(Co)或鈦(Ti)。退火襯底以允許金屬與接觸孔110 中的硅反應(yīng)。在非^面之上的金屬(例如在膜106之上的金屬)保持未 反應(yīng)。然后使用選擇性的蝕刻去除未反應(yīng)的金屬，保留在接觸孔110中的 硅之上的硅化物lll。作為實(shí)例，在使用Ni的情況下，較低電阻率硅化物 相是NiSi。 NiSi相在約420'C的退火溫度下形成，用于去除未反應(yīng)的金屬 的蝕刻化學(xué)是11202:11280410:1在65。C下10分鐘。圖5到9示出了一種用于制造具有摻雜的半導(dǎo)體源極和漏極區(qū)域以及 頂選通的納米線FET的方法。該結(jié)構(gòu)與圖1-4中所討論的結(jié)構(gòu)相似，具有 下列的改變(i)納米線是頂選通的，(ii)使用柵極介質(zhì)涂敷納米線溝 道，以及(m)使用選擇性的外延以形成器件的源極和漏極區(qū)域。參考圖5A-5C，使用硅村底201作為起始半導(dǎo)體襯底。應(yīng)注意到圖 5A是從上之下視圖，圖5B是通過(guò)圖5A中示出的A-B線的截面圖，圖5C 是通過(guò)圖5A中示出的C-D線的截面圖。伴隨納米線溝道的頂選通，村
底201主要作為機(jī)械支撐而不需要像在背選通的器件的情況下是導(dǎo)電的。 在村底201上淀積絕緣體膜203例如氮化硅(Si3N4)。根據(jù)本發(fā)明的該實(shí) 施例，絕緣體膜203應(yīng)該是抗DHF的。由于不像圖1-4中所討論的背柵極 器件中一樣被用作背柵極介質(zhì)，因此絕緣體膜203的厚度不是關(guān)鍵的。在絕緣體膜203之上設(shè)置納米線204。如早先討論的，合成納米線204。 使用柵極介質(zhì)202涂敷每個(gè)納米線204。例如，在硅納米線的情況下，使 用的典型柵極介質(zhì)包括二氧化硅(Si02)或硅氧氮化物(SiON)和氧化鉿 (Hf02)。也可以使用其它的柵極介質(zhì)材料。使用常規(guī)的硅處理方法在納 米線的表面之上熱生長(zhǎng)或淀積柵極介質(zhì)202。在將納米線204引入到懸濁 液中之前典型地進(jìn)行使用柵極^h質(zhì)202的涂敷。然而，對(duì)于某些柵極介質(zhì) 例如熱生長(zhǎng)的氧化物，可以在膜203之上旋涂其之后使用柵極介質(zhì)202選 擇性地涂敷納米線204。參考圖6A (從上至下視圖)、6B (通過(guò)圖6A中示出的線A-B的截 面圖)和6C(通過(guò)圖6A中示出的線C-D的截面圖)，形成器件頂柵極210。 首先在襯底之上均厚淀積柵極導(dǎo)體，然后通過(guò)光刻和蝕刻構(gòu)圖頂柵極210。 作為實(shí)例，為了制造多晶硅柵極，首先在襯底之上均厚淀積多晶硅膜。然 后在多晶硅膜之上淀積硬掩模211例如SK)2。使用光刻和RIE，將柵極的 圖形轉(zhuǎn)移到掩模211中。然后使用選擇性RIE (例如HBr基的)從柵極介 質(zhì)202和絕緣體膜203之上蝕刻多晶硅膜(除了被掩模211阻擋的地方)。 如圖6C中可以看到的，頂柵極204,涂敷納米線溝道204的頂部和側(cè)壁表 面，因而導(dǎo)致較好的溝道控制。參考圖7A (從頂向下視圖)、7B (通過(guò)圖7A中示出的線A-B的截 面圖)和7C (通過(guò)圖7A中示出的線C-D的截面圖)，在頂柵極210的側(cè) 壁之上形成間隔物212。使用包括絕緣氧化物、氮化物、氧氮化物、或者 其多層的間隔物212以阻止在生長(zhǎng)源極和漏極區(qū)域期間在頂柵極210上發(fā) 生的外延。如果源極/漏極外延不包括摻雜，也可以使用間隔物212以偏移 (offset)注入。通過(guò)淀積和蝕刻形成間隔物212。參考圖8A (從上至下視圖)、8B (通過(guò)圖8A中示出的線A-B的截
面圖)和8C(通過(guò)圖8A中示出的線E-F的截面圖)，相對(duì)于納米線體選 擇性地去除沒(méi)有被頂柵極210和間隔物212所覆蓋的柵極介質(zhì)202部分。 使用選擇性的外延以l艮納米線204的暴露的部分，沿徑向方向形成外延 的毛艮部213，該延展部213形成器件的源極和漏極區(qū)域。在生長(zhǎng)(例如 原位摻雜的外延)期間將摻雜劑引入到外延的延展部213中。既然通過(guò)生 長(zhǎng)增厚納米線204,也可以通過(guò)常規(guī)的離子注入引入摻雜劑。應(yīng)注意到外 延的延展部213的摻雜部分形成器件的源^L/漏極區(qū)域。為了完成器件的制造，將接觸制造到器件的源極區(qū)域、漏極區(qū)域和柵 極。作為實(shí)例并且在硅納米線溝道的情況下，如圖9A-9C所示制造自對(duì)準(zhǔn) 的珪化物214，并且在之前已參考圖4A-4C進(jìn)行了解釋。應(yīng)注意到圖9A 代表從上至下視圖，9B代表通過(guò)圖9A中示出的線A-B的截面圖，和9C 代表通過(guò)圖9A中示出的線E-F的截面圖。在硅化之后，金屬接觸被制造 到硅化物區(qū)域(未示出)。應(yīng)該強(qiáng)調(diào)術(shù)語(yǔ)'納米線溝道，涉及上述的納米線104或204中的任何一者。提供下列實(shí)例以示例本發(fā)明的 一些方面并且示出本發(fā)明的 一些優(yōu)點(diǎn)。實(shí)例使用圖1-4中所討論的方法，制造具有摻雜的硅源極和漏極區(qū)域的硅 納米線FET。納米線合成包括下列工藝步驟在潔凈的硅(111)襯底上蒸發(fā)2nm 厚的金(Au)膜。然后將襯底引入到UHV-CVD腔并在500。C下退火10 分鐘。在500'C下的退火使得薄金膜團(tuán)聚成小的金滴，使用這些金滴作為 用于納米線生長(zhǎng)的催化劑。降低襯底溫度到420'C，其為生長(zhǎng)溫度。當(dāng)硅 烷(SiH4)被引入到腔中時(shí)，生長(zhǎng)開(kāi)始。在生長(zhǎng)期間將硅烷壓力保持在2torr。 設(shè)定生長(zhǎng)時(shí)間以生長(zhǎng)約IO微米長(zhǎng)的納米線。平均納米線直徑約為25nm。以從襯底釋放納米線并形成懸濁液。然后過(guò)濾懸濁液以去除殘留物。使用重?fù)诫s的硅晶片作為硅納米線的主襯底。首先在該襯底上生長(zhǎng)2nm厚的熱氧化物，并在該熱氧化物之上淀積15nm厚的低壓CVD氮化 硅。然后在主晶片之上旋涂納米線懸濁液。在納米線之上淀積20nm厚的 等離子體增強(qiáng)(PECVD) Si02膜，隨后淀積50nm厚的PECVD SbN4膜。 通過(guò)光刻和RIE形成到納米線的接觸孔。在將主晶片裝載到用于源極/漏極外延的UHV-CVD生長(zhǎng)腔之前，執(zhí)行 RCA清潔及隨后的100:1的DHF沉浸(dip)。生長(zhǎng)溫度為540'C。使用 硅烷和乙硼烷(B2H6)以生長(zhǎng)具有約1E21cn^的硼濃度的原位摻雜的硅。 硅的生長(zhǎng)是非選擇性的。使用化學(xué)機(jī)械拋光以從PECVD Si3N4膜之上去除過(guò)量的硅。在 IC1000P/Suba IV襯墊疊層上在47'C下使用珪石漿拋光晶片。下降力為3 PSI。通過(guò)在晶片之上淀積均厚的9nm厚的Ni膜形成硅化鎳接觸.在鎳淀 積之前施加60秒100:1的DHF沉浸。在420'C下RTA退火晶片5秒以形 成NiSi。 4吏用王水刻蝕(H20:HC1:HN03 4:5:1 40'C 30分)選擇性蝕刻 未反應(yīng)的鎳。圖10A-10B示出了如以上略述制造的納米線p-FET的測(cè)量的Id-Vg 和Id-Vds特性，圖11示出了與具有Schottky (鎳)接觸的納米線FET的 Id-Vg特性重疊的圖10的硅p-FET的測(cè)量的Id-Vg特性。注意到由于Ni 接觸可以提供空穴和電子，因此Schot汰y接觸FET呈現(xiàn)出雙極特性，摻 雜的硅源極和漏極器件的測(cè)量的Id-Vg跡線的電子支流(對(duì)正的Vg)被完 全抑制。這清楚地表明了摻雜的硅源極和漏極器件具有的優(yōu)點(diǎn)超過(guò)了 Schottky接觸源極和漏極器件，雖然相對(duì)于其優(yōu)選的實(shí)施例具體地示出和描述了本發(fā)明，但是本領(lǐng)域 的技術(shù)人員應(yīng)該理解可能做出在形式和細(xì)節(jié)中的前述和其它的變化而不背 離本發(fā)明的精神和范圍.因此旨在本發(fā)明不局限于所描述和示例的精確的 形式和細(xì)節(jié)，而是落入所附權(quán)利要求的范圍，
權(quán)利要求
1. 一種場(chǎng)效應(yīng)晶體管(FET)包括 半導(dǎo)體納米線溝道；柵極，用于控制所述納米線溝道中的電流；以及 源極區(qū)域和漏極區(qū)域，鄰接所述柵極，其中所述源極和漏極區(qū)域包括 摻雜原子，并且從所述半導(dǎo)體納米線溝道沿徑向取向l艮。
2. 根據(jù)權(quán)利要求l的場(chǎng)效應(yīng)晶體管，其中所述半導(dǎo)體納米線溝道是未 摻雜的。
3. 根據(jù)權(quán)利要求l的場(chǎng)效應(yīng)晶體管，還包括在所述半導(dǎo)體納米線溝道 與所述柵極之間的柵極介質(zhì)。
4. 根據(jù)權(quán)利要求l的場(chǎng)效應(yīng)晶體管，其中所述源極和所述漏極區(qū)域包 括不同于所述半導(dǎo)體納米線溝道的材料的至少一種材料。
5. 根據(jù)權(quán)利要求l的場(chǎng)效應(yīng)晶體管，其中所述源極和所述漏極區(qū)域是 外延和模擬的所述半導(dǎo)體納米線溝道晶體模板。
6. 根據(jù)權(quán)利要求l的場(chǎng)效應(yīng)晶體管，還包括位于所述源極與所述漏極 之上的金屬-半導(dǎo)體合金.
7. 根據(jù)權(quán)利要求6的場(chǎng)效應(yīng)晶體管，其中所述半導(dǎo)體納米線溝道是硅 納米線以及其中金屬-半導(dǎo)體合金是鎳 一硅化物。
8. 根據(jù)權(quán)利要求6的場(chǎng)效應(yīng)晶體管，其中所述半導(dǎo)體納米線溝道是鍺 納米線以及其中金屬—半導(dǎo)體合金是鎳—鍺化物.
9. 根據(jù)權(quán)利要求1的場(chǎng)效應(yīng)晶體管，其中所述納米線溝道是底選通的。
10. 根據(jù)權(quán)利要求1的所述場(chǎng)效應(yīng)晶體管，其中所述納米線溝道是頂 選通的。
11. 根據(jù)權(quán)利要求3的場(chǎng)效應(yīng)晶體管，其中所述柵極介質(zhì)位于所述半 導(dǎo)體納米線溝道的表面上。
12. —種形成半導(dǎo)體結(jié)構(gòu)的方法，包括以下步驟 在導(dǎo)電襯底之上形成柵極介質(zhì)；在所述柵極介質(zhì)之上設(shè)置納米線； 在所述納米線之上淀積介質(zhì)疊層；在所述介質(zhì)疊層中形成接觸孔以暴露所述納米線的選擇的區(qū)域；以及 通過(guò)徑向外延加厚所述暴露的納米線，其中外延包括摻雜以形成源極 和漏極區(qū)域。
13. 根據(jù)權(quán)利要求12的方法，還包括化學(xué)機(jī)械拋光(CMP)以電隔離 所述源極區(qū)域與所述漏極區(qū)域。
14. 根據(jù)權(quán)利要求12的所述方法，還包括 均厚淀積金屬；通過(guò)退火反應(yīng)所述金屬與半導(dǎo)體；以及蝕刻未反應(yīng)的金屬以在所述源極和漏極區(qū)域之上形成金屬—半導(dǎo)體合金。
15. 根據(jù)權(quán)利要求12的方法，其中所述外延是非選擇性的。
16. 根據(jù)權(quán)利要求12的方法，其中所述外延相對(duì)于非半導(dǎo)體表面是選 擇性的。
17. 根據(jù)權(quán)利要求12的方法，其中所述設(shè)置所述納米線包括使用金催 化劑。
18. —種形成半導(dǎo)體結(jié)構(gòu)的方法，包括以下步驟 在主襯底之上形成絕緣層；在所述絕緣層之上^lt納米線； 在所述納米線上淀積柵極介質(zhì)； 在所述柵極介質(zhì)的 一部分上形成頂柵極； 在所述頂柵極的側(cè)壁上形成間隔物；去除所述柵極介質(zhì)的未被所述頂柵極和所述間隔物覆蓋的部分以暴露 所述納米線的一部分；以及通過(guò)徑向外延加厚所a露的納米線。
19. 根據(jù)權(quán)利要求18的方法，其中所述外延包括原位摻雜。
20. 根據(jù)權(quán)利要求18的方法，還包括使用摻雜劑的注入。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體結(jié)構(gòu)及其制造方法，具體而言，公開(kāi)了一種具有納米線形成的FET溝道和通過(guò)從納米線體徑向外延形成的摻雜的源極和漏極區(qū)域的FET結(jié)構(gòu)。討論了頂選通和底選通的納米線FET結(jié)構(gòu)。所述源極和漏極制造可以使用選擇性或者非選擇性外延。
文檔編號(hào)H01L29/772GK101145573SQ20071014773
公開(kāi)日2008年3月19日 申請(qǐng)日期2007年8月27日 優(yōu)先權(quán)日2006年9月11日
發(fā)明者G·M·科昂, J·A·奧特, M·J·魯克斯, P·M·所羅門(mén), 趙澤安 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司