專利名稱：一次性可編程存儲器、存儲電容器及其制造方法
技術領域：
本發(fā)明涉及半導體存儲器件技術領域，且特別涉及一種CMOS標準工 藝兼容的一次性可編程存儲器(one-time programmable Read Only Memory, OTP-ROM)、存儲電容器及其制造方法。
背景技術：
OTP-ROM是一種非易失存儲器件，其特點是一次編程存儲信息，即 使斷電也能永久保存。其種類很多，但當今集成電路是以CMOS工藝為 主，要求OTP-ROM能與CMOS標準工藝兼容。 一個較早的例子是美國 專利號5， 943， 264提出，由一個NMOS晶體管和一個PN結串聯(lián)構成 OTP存儲元件。中國專利申請?zhí)?00380105655.5提出二個MOS晶體管構 成的OTP存儲器。但這二種存儲器需要較高的擊穿電流和電壓，擊穿過 程還可能出現(xiàn)負阻效應(snap-back),損壞選擇管的柵介質層。
美國專利號6,822,888提出OTP存儲結構，克服了上述負阻效應。它 是用一個較厚柵介質的NMOS晶體管和較薄柵介質的MOS電容串聯(lián)，圖 1示意出其結構圖。該存儲器包括襯底硅片10，場區(qū)11,選擇管NMOS 晶體管的P阱12，厚柵介質131，薄柵介質132， NMOS晶體管多晶硅柵 電極141， MOS電容多晶硅柵電極142， NMOS晶體管源極、漏極N+ 區(qū)15。當選擇管NMOS管的源端接地，柵極(連接字線WL)接高電位 選通后，MOS電容柵極(連接位線BL)加較高的電壓，MOS電容多晶 硅柵極與N+區(qū)15之間區(qū)域142-15的薄柵介質就會擊穿，擊穿后可以近 似認為是一個電阻，位線BL和NMOS晶體管的源極可由連接字線WL 的柵極控制導通，存儲了"l"信息。沒有擊穿的MOS電容無法導通電流， 被認為是記錄"0"信息。這種結構的存儲器克服了編程時出現(xiàn)的負阻效應，
但由于利用二種厚度的柵介質，實際制造時需要增大二者間距，存在占用
面積大的缺點。另外，當MOS電容柵極加高電壓時，即使選擇管沒有選 通的情況下，MOS電容多晶硅柵和P型硅襯底之間區(qū)域142-12薄柵介質 可能擊穿。這是因為實際上多晶硅后有一步快速熱氧化，使多晶硅邊緣下 的氧化層較厚，即比多晶硅柵和P型硅之間區(qū)域142-12的薄柵介質耐擊 穿，容易出現(xiàn)錯誤存儲或者錯誤讀出。

發(fā)明內(nèi)容
鑒于上述已有技術的缺點，本發(fā)明的一個目的是提供一種CMOS標準 工藝兼容的一次性可編程存儲器。
本發(fā)明的另一個目的是提供一種CMOS標準工藝兼容的一次性可編 程存儲器的存儲信息用的電容器(以下簡稱存儲電容器)。
本發(fā)明的再一個目的是提供一種CMOS標準工藝兼容的一次性可編 程存儲器及其存儲電容器的制造方法。
本發(fā)明的一次性可編程存儲器、存儲電容器及其制造方法，選擇管采 用常規(guī)MOS晶體管，存儲電容器是通過在MOS晶體管漏極或源極接觸孔 與金屬互連層之間增加一層薄電介質層制作而成。所述電容器用來存儲 "1"或"0"信息。編程時，晶體管打開，源極(或漏極)和電容互連金 屬端之間加較高電壓使漏極(或源極)接觸孔上的電介質層擊穿實現(xiàn)一次 編程。
一種一次性可編程存儲器，包括一層硅襯底，
在上述硅襯底表面形成場區(qū)，隔離MOS晶體管的P/N阱，MOS器件的 柵介質層、多晶硅柵極層，臨近上述多晶硅柵極的源極、漏極摻雜區(qū)，
位于上述場區(qū)、MOS晶體管的源極、漏極摻雜區(qū)以及多晶硅柵極表面 的第一電介質層，
在上述第一電介層中形成的相互獨立的第一和第二接觸 L，上述第一 接觸孔引出MOS晶體管的漏極，上述第二接觸孔引出MOS晶體管的源極，
分別形成于上述第一和第二接觸孔的第一和第二互連金屬層；
形成于上述第一接觸孔和上述第一互連金屬層之間或上述第二接觸 孔和上述第二互連金屬層之間的第二電介質層。
上述第二電介質層的擊穿電壓大于存儲器的工作電壓，小于MOS晶體 管的柵極擊穿電壓以及源極、漏極的擊穿電壓。
上述第二電介質層可以為采用等離子增強化學氣相淀積法形成的 Si02、 SixNy、 SiOxNy或者Si02/SixNy復合電介質層。
上述第二電介質層可以為采用化學氣相淀積法、濺射、電子束蒸發(fā)或 原子層化學氣相淀積法形成的Hf02、 Zr02、 A1203、 Ta20s電介質層。
上述第二電介質層的厚度可以為10A至200A。
上述MOS晶體管可以為N型或P型。
一種一次性可編程存儲器的存儲電容器，其是在MOS晶體管的漏極或 源極的接觸孔與金屬互連層之間制成一層第二電介質層。
上述第二電介質層的擊穿電壓大于存儲器的工作電壓，小于MOS晶體 管的柵極擊穿電壓以及源極、漏極擊穿電壓。
上述第二電介質層可以為采用等離子增強化學氣相淀積法形成的 Si02、 SixNy、 Si(XNy或者Si02/S^Ny復合電介質層，上述電介質層的厚 度可以為10A至200A。
上述第二電介質層可以為采用化學氣相淀積法、濺射、電子束蒸發(fā)或 原子層化學氣相淀積法形成的Hf02、 Zr02、 A1203、 Ta20s電介質層，上述 電介質層的厚度可以為10A至200A。
一種一次性可編程存儲器的制造方法，其包括下列步驟
形成一層硅襯底，
在上述硅襯底表面形成場區(qū)，形成隔離MOS晶體管的P/N阱，形成 MOS器件的柵介質層、形成多晶硅柵極層，植入MOS晶體管的源極、漏 極慘雜區(qū)，
在上述場區(qū)、MOS晶體管的源極、漏極摻雜區(qū)及上述多晶硅柵極的表 面形成第一電介質層，在上述第一電介層中形成相互獨立的第一和第二接
觸孔，上述第一接觸孔引出MOS晶體管的漏極，上述第二接觸孔引出MOS 晶體管的源極；
在上述第一接觸孔或上述第二接觸孔上形成第二電介質層，在上述第 二電介質層/第一接觸孔和上述第二接觸孔/第二電介質層上形成第一互連 金屬層；
上述第二電介質層可以為采用等離子增強化學氣相淀積法形成的 Si02、 SixNy、 SiOxNy或者Si02/SixNy復合電介質層。
上述第二電介質層可以為采用化學氣相淀積法、濺射、電子束蒸發(fā)或 原子層化學氣相淀積法形成的HfQ2、 Zr02、 A1203、 Ta20s電介質層。
上述第二電介質層的厚度可以為10A至200A。
本發(fā)明的一次性可編程存儲器、存儲電容器及其制造方法，具有工藝 上容易實施，存儲器面積比現(xiàn)有發(fā)明小的優(yōu)點。例如，對于典型的0.18um CMOS技術，比現(xiàn)有技術美國專利6,822,888節(jié)約35%左右的面積；如果采 用0.18umCMOS技術，節(jié)約的面積還會更多。本發(fā)明的用于存儲和編程 的電容的電介質特性可以獨立調(diào)節(jié)，十分方便電路設計和工藝實施。另外， 本發(fā)明回避了美國專利6，822，888可能出現(xiàn)的錯誤存儲或者錯誤讀出現(xiàn)象。


圖1為現(xiàn)有一次性可編程存儲器的結構示意圖。
圖2a-2b為本發(fā)明的一實施例的存儲陣列等效電路圖及其截面圖的示 意圖。
圖3a-3b為本發(fā)明的另一實施例的存儲陣列等效電路圖及其截面圖的 示意圖。
具體實施例方式
下面結合附圖，對本發(fā)明的具體實施方式
作進一步的詳細說明。對于 所屬技術領域的技術人員而言，從對本發(fā)明的詳細說明中，本發(fā)明的上述 和其他目的、特征和優(yōu)點將顯而易見。
圖2a為本發(fā)明的一實施例的一次性可編程存儲陣列的等效電路圖， 圖2b為圖2a中一個基本存儲單元的截面圖。
首先通過圖2b—例基本存儲單元的截面圖說明發(fā)明的具體制造方法。 該實施例是用硅片作為襯底材料，按照標準硅CMOS工藝實施。如果選 擇SOI (Silicon-on-insulation，絕緣襯底上的硅)或SOS (藍寶石上的硅) 上形成硅薄膜的材料，就用標準SOI或SOS工藝實施。
具體步驟為
步驟ll，按照標準CMOS制造工藝， 一直做到接觸孔CMP (化學機 械拋光)步驟完成。如圖2b所示，襯底為P型硅片1020，采用局部氧化 或淺溝槽隔離技術在硅襯底1020表面形成場區(qū)1021;實施阱注入，形成 隔離NMOS晶體管的P阱1022;形成MOS器件的柵介質1023;形成多 晶硅柵極1024，包括在多晶硅側壁形成側壁電介質側壁(圖中未示出)； 自對準植入NMOS晶體管源極、漏極摻雜區(qū)1025，包括源極、漏極輕摻 雜區(qū)(圖中未示出)；沉積第一電介質層1026;形成鎢塞1027a和1027b; 1027a引出選擇管(MOS晶體管)的漏極，1027b引出選擇管(MOS晶體 管)的源極。
步驟12，采用深亞微米CMOS工藝中的沉積和掩模蝕刻技術形成第 二電介質層1028,可以采用等離子增強化學氣相淀積法(PECVD)形成 Si02、 SixNy、 SiOxNy或者Si02/SixNy復合電介質層，也可以采用化學氣 相淀積法、濺射、電子束蒸發(fā)或原子層化學氣相淀積法(ALCVD)形成 HfQ2、 Zr02、 A1203、 丁3205等高介電常數(shù)電介質層。第二電介質層1028 的厚度為10A-200A左右，具體根據(jù)工藝條件和選擇管(MOS晶體管) 的特性決定。原則是1、它的擊穿電壓大于存儲器的工作電壓；2、但它 的擊穿電壓小于選擇管(MOS晶體管)的柵極擊穿電壓以及源極、漏極 (二次)擊穿電壓；3、工作電壓下，漏電很小，遠小于擊穿后的漏電。 掩模蝕刻后只保留鴇塞1027a上方的第二電介質層1028。
步驟13，用沉積和掩模蝕刻技術形成一層第一、第二互連金屬層 1029a、 1029b， 1029a用作存儲電容器的上電極，1029b引出選擇管(MOS
晶體管)的公共源端接地。
步驟14，沉積第三電介質1030;形成鎢塞1031，它是連接第一互連 金屬層1029a和第三互連金屬層(1032)的通孔；形成第三互連金屬層 1032，用來連接存儲陣列的位線BL;多晶硅24連接存儲陣列的字線WL。 之后再實施標準CMOS工藝需要的步驟，例如第二層互連金屬層以上金 屬化和互連、鈍化以及打開引線孔等。
現(xiàn)以0.18um技術制作的OTP存儲陣列為例討論工作原理，參見圖 2a 2b。首先調(diào)節(jié)工藝使電容的第二電介質1028的擊穿電壓控制在 2.5 3.3V之間，設計1.8V工作的選擇管為增強型晶體管，而且保證其源 極、漏極擊穿電壓和柵介質擊穿大于4V (—般1.8V器件完全能保證)。 編程存儲器1111時BL1加3.3V和WL1力Q 1.8V，其它位線和字線例如 BL2和WL2都為0V。存儲器1111的電容的電壓降為3.3V，電介質被擊 穿，電介質擊穿后漏電很大，不會再恢復，所以信息永久留下，實現(xiàn)了一 次編程。編程存儲器1111時存儲器1112的電容的電壓降為0V，不會被編 程。編程存儲器1111時存儲器1121盡管BL1上加3.3V，但由于WL2加 0V，其電容的另一端浮空，故其電介質不會被擊穿，即也不會被編程。也 就是說不會有編程干擾(program disturb)。
讀存儲器1111時，即WL1和BL1都加1.8V (或小于1.8V)， BL2 和WL2都為0V。如果存儲器1111的電容被擊穿，則等效為選擇管漏極 串聯(lián)一個電阻，BL1上有較大電流，被讀出電路識別。如果存儲器1111 的電容沒有被擊穿，則位線BL1上不會有大電流。讀llll存儲器時如果 這時存儲器1121沒有被編程，不會對BL1有電流貢獻，BL1上1.8V也不 會將存儲器21編程。如果存儲器1121己經(jīng)被編程，讀1111存儲器時由 于WL2為0V，增強型選擇管關斷，也不會對BL1有電流貢獻。另外讀 存儲器1111時如果存儲器1112沒有被編程，僅有WL1上1.8V也不會被 編程。也就是說沒有讀干擾(readdisturb)。
圖3a 3b為本發(fā)明的另一實施例，例如采用標準0.18umCMOS工藝。
其工藝與上一實施例相類似，這里不再贅述。其區(qū)別在于，在形成鎢塞
1027a和1027b后，采用深亞微米CMOS工藝中的沉積和掩模蝕刻技術形 成第二電介質層2028，然后進行掩模蝕刻，蝕刻完成后只保留鎢塞1027b 上方的第二電介質層2028，如圖3b所示。然后再用沉積和掩模蝕刻技術 形成一層第一、第二互連金屬層1029a、 1029b。器件也相類似，即電容的 第二電介質2028的擊穿電壓控制在2.5-3.3V之間，設計1.8V工作的選擇 管為增強型晶體管，且源極、漏極擊穿電壓和柵介質擊穿電壓大于4V。 但電路和工作原理不同。編程存儲器2111時BL21加0V, WL21加1.8V, PRG1力Q3.3V。其它PRG線和字線都為0V，但其它所有位線加1.8V。存 儲器21U的電容上有3.3￥的電壓降，電介質被擊穿，實現(xiàn)了一次編程。 存儲器2112的電容上的的電壓降小于1.8V，不會被編程。存儲器2121 盡管BL21上加1.8V，但由于WL2和PRG2加0V，也不會被編程。即不 會有編程干擾。
讀時所有PRG線為0V,與圖2a 2b所示實施例的讀原理相類似。即 也不會出現(xiàn)讀干擾。
很顯然，如果上述2個實施例中用PMOS晶體管代替NMOS晶體管 完全可行，只不過所加電壓相對為負值。
雖然，本發(fā)明已通過以上實施例及其附圖而清楚說明，然而在不背離 本發(fā)明精神及其實質的情況下，所屬技術領域的技術人員當可根據(jù)本發(fā)明 作出各種相應的變化和修正，但這些相應的變化和修正都應屬于本發(fā)明的 權利要求的保護范圍。
權利要求
1.一種一次性可編程存儲器，其特征在于包括一層硅襯底，在上述硅襯底表面形成場區(qū)，隔離MOS晶體管的P/N阱，MOS器件的柵介質層、多晶硅柵極層，臨近上述多晶硅柵極的源極、漏極摻雜區(qū)，位于上述場區(qū)、MOS晶體管的源極、漏極摻雜區(qū)以及多晶硅柵極表面的第一電介質層，在上述第一電介層中形成的相互獨立的第一和第二接觸孔，上述第一接觸孔引出MOS晶體管的漏極，上述第二接觸孔引出MOS晶體管的源極，分別形成于上述第一和第二接觸孔的第一和第二互連金屬層；形成于上述第一接觸孔和上述第一互連金屬層之間或上述第二接觸孔和上述第二互連金屬層之間的第二電介質層。
2. 根據(jù)權利要求l所述的存儲器，其特征在于上述第二電介質層的擊 穿電壓大于存儲器的工作電壓，小于MOS晶體管的柵極擊穿電壓以及源 極、漏極的擊穿電壓。
3. 根據(jù)權利要求2所述的存儲器，其特征在于上述第二電介質層為 采用等離子增強化學氣相淀積法形成的Si02、 SixNy、 SiOxNy或者Si02 / SixNy復合電介質層。
4. 根據(jù)權利要求2所述的存儲器，其特征在于上述第二電介質層為 采用化學氣相淀積法、濺射、電子束蒸發(fā)或原子層化學氣相淀積法形成的 Hf02、 Zr02、 A1203、 Ta20s電介質層。
5. 根據(jù)權利要求3或4所述的存儲器，其特征在于上述第二電介質 層的厚度為10A至200A。
6. 根據(jù)權利要求5所述的存儲器，其特征在于上述MOS晶體管為N 型或P型。
7. —種一次性可編程存儲器的存儲電容器，其特征在于其是在MOS 晶體管的漏極或源極的接觸孔與金屬互連層之間制成一層第二電介質層。
8. 根據(jù)權利要求7所述的存儲電容器，其特征在于上述第二電介質層 的擊穿電壓大于存儲器的工作電壓，小于MOS晶體管的柵極擊穿電壓以及 源極、漏極擊穿電壓。
9. 根據(jù)權利要求8所述的存儲電容器，其特征在于上述第二電介質 層為采用等離子增強化學氣相淀積法形成的Si02、 SixNy、 SiCgSTy或者Si02 / SixNy復合電介質層，上述電介質層的厚度為10A至200A。
10. 根據(jù)權利要求8所述的存儲電容器，其特征在于上述第二電介質 層為采用化學氣相淀積法、濺射、電子束蒸發(fā)或原子層化學氣相淀積法形 成的Hf02、 Zr02、 A1203、 Ta205電介質層，上述電介質層的厚度為10A 至200A。
11. 一種一次性可編程存儲器的制造方法，其特征在于其包括下列步驟形成一層硅襯底，在上述硅襯底表面形成場區(qū)，形成隔離MOS晶體管的P/N阱，形成 MOS器件的柵介質層、形成多晶硅柵極層，植入MOS晶體管的源極、漏 極摻雜區(qū)，在上述場區(qū)、MOS晶體管的源極、漏極摻雜區(qū)及上述多晶硅柵極的表 面形成第一電介質層，在上述第一電介層中形成相互獨立的第一和第二接 觸孔，上述第一接觸孔引出MOS晶體管的漏極，上述第二接觸孔引出MOS 晶體管的源極；在上述第一接觸孔或上述第二接觸孔上形成第二電介質層，在上述第 二電介質層/第一接觸孔和上述第二接觸孔/第二電介質層上形成第一互連金屬層。
12. 根據(jù)權利要求11所述的制造方法，其特征在于上述第二電介質 層為采用等離子增強化學氣相淀積法形成的Si02、 SixNy、 SiOxNy或者Si02 /SixNy復合電介質層。
13. 根據(jù)權利要求11所述的制造方法，其特征在于上述第二電介質 層為采用化學氣相淀積法、濺射、電子束蒸發(fā)或原子層化學氣相淀積法形成的HfQ2、 Zr02、 A1203、 Ta20s電介質層。
14.根據(jù)權利要求12或13所述的制造方法，其特征在于上述第二電 介質層的厚度為10A至200A。
全文摘要
本發(fā)明涉及半導體存儲器件技術領域，且特別涉及一種CMOS標準工藝兼容的一次性可編程存儲器、存儲電容器及其制造方法。本發(fā)明的一次性可編程存儲器，其存儲電容器是由MOS晶體管的漏極或源極接觸孔與金屬互連層之間增加一層電介質層構成。本發(fā)明的一次性可編程存儲器、存儲電容器及其制造方法，具有工藝上容易實施，存儲器面積比現(xiàn)有發(fā)明小的優(yōu)點。本發(fā)明的用于存儲和編程的電容的電介質特性可以獨立調(diào)節(jié)，十分方便電路設計和工藝實施。另外，本發(fā)明回避了現(xiàn)有技術可能出現(xiàn)的錯誤存儲或者錯誤讀出現(xiàn)象。
文檔編號H01L21/8247GK101373773SQ20071014332
公開日2009年2月25日 申請日期2007年8月20日 優(yōu)先權日2007年8月20日
發(fā)明者高文玉 申請人:和艦科技(蘇州)有限公司