專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在內(nèi)部引線(lead)上安裝半導(dǎo)體元件和芯片部件，并用模 制(mold)樹脂將其密封起來的形態(tài)的半導(dǎo)體裝置。
背景技術(shù)：
具有QFP (Quad Flat Package:四方扁平封裝體)構(gòu)造等的半導(dǎo)體裝置 包括形成有集成電路的半導(dǎo)體芯片和被稱作引線框架(lead frame)的導(dǎo)體。 半導(dǎo)體芯片被安裝在引線框架的小島(island)上，設(shè)置于半導(dǎo)體芯片上的 焊盤經(jīng)由鍵合引線(bonding wire)與引線連接起來后，用模制樹脂進行密 封。然后，將半導(dǎo)體封裝體從引線框架切離。
專利文獻l:(曰本)特開2002 - 231875號公報

發(fā)明內(nèi)容
探討將線性調(diào)節(jié)器(3端子調(diào)節(jié)器)等的電源電路作為QFP構(gòu)造的半導(dǎo) 體裝置來進行制造的情況。這里，線性調(diào)節(jié)器將被輸入到輸入端子的電源電 壓穩(wěn)定后從輸出端子輸出。這樣的線性調(diào)節(jié)器一般在電源端子和接地間、輸 出端子和接地間設(shè)置有用于穩(wěn)定電壓的穩(wěn)定電容。進而，在車載用途等中， 為滿足被稱作EMC ( Electro-Magnetic Compatibility:電磁兼容性)的標(biāo) 準(zhǔn)，有時與穩(wěn)定電容并聯(lián)地設(shè)置電容值為數(shù)nF 數(shù)十nF的去耦電容。
在QFP構(gòu)造的調(diào)節(jié)器中，需要將去耦電容設(shè)置在封裝體外部的印刷基板 上。因此，存在因引線、印刷基板上的布線圖形所產(chǎn)生的寄生電感和寄生電 阻而導(dǎo)致去耦特性劣化，或者線性調(diào)節(jié)器的EMC特性因印刷基板的布線圖形 而發(fā)生變動的問題。
這樣的問題、即半導(dǎo)體裝置的特性受其被安裝的印刷基板的布線圖形影 響的問題，不限于EMC特性，其他方面也存在。
本發(fā)明是鑒于這樣的課題完成的，其目的在于提供一種能抑制印刷基板 的布線圖形等的影響，得到穩(wěn)定的特性的半導(dǎo)體裝置。 本發(fā)明的一個方案提供一種具備引線的半導(dǎo)體裝置。該半導(dǎo)體裝置包
括基體，至少表面由導(dǎo)電性材料形成；半導(dǎo)體襯底，被安裝于基體的一面， 被從基體提供接地電位；電容，具有平行地形成的作為電極對的第1電極和 第2電極，以第1電極與基體的一面相電連接的狀態(tài)安裝在基體上；第1鍵 合引線，連接為外部連接用而設(shè)置的半導(dǎo)體襯底的焊盤和電容的第2電極； 引線，作為本半導(dǎo)體裝置的外部連接端子；以及第2^:合引線，連接引線和 電容的上述第2電極。
根據(jù)該方案，經(jīng)由基體的表面向電容的第1電極提供與半導(dǎo)體裝置相同 的電位。其結(jié)果，與以往那樣將電容設(shè)置在半導(dǎo)體裝置的封裝體外部、即印
刷基板上的情況相比，由于電容和半導(dǎo)體芯片的位置關(guān)系被固定，所以能使 半導(dǎo)體裝置的特性穩(wěn)定-。
根據(jù)本發(fā)明的另一方案，也提供一種具備引線的半導(dǎo)體裝置。該半導(dǎo)體 裝置包括基體，至少表面由導(dǎo)電性材料形成；半導(dǎo)體襯底，被安裝于基體 的一面，被從上述基體提供接地電位；電容，具有平行地形成的作為電極對 的第1電極和第2電極，以第1電極與上述基體的一面相電連接的狀態(tài)安裝 在基體上；引線，作為本半導(dǎo)體裝置的外部連接端子，其一端與電容的第2 電極相緊貼地被固定；鍵合引線，連接為外部連接用而設(shè)置的半導(dǎo)體襯底的 焊盤和引線的一端。
在該方案中，也是經(jīng)由基體的表面向電容的第1電極提供與半導(dǎo)體裝置 相同的電位。其結(jié)果，與以往那樣將電容設(shè)置在半導(dǎo)體裝置的封裝體外部、 即印刷基板上的情況相比，由于電容和半導(dǎo)體芯片的位置關(guān)系被固定，所以 能使半導(dǎo)體裝置的特性穩(wěn)定。
在一個方案中，半導(dǎo)體襯底可以包含電源電路。焊盤可以是向電源電路 提供電源電壓的輸入端子，電容可以是設(shè)置于電源電路的輸入端子的去耦電 答。
另外，焊盤可以是輸出由電源電路生成的電壓的輸出端子，電容可以是 設(shè)置于電源電路的輸出端子的去耦電容。電源電路可以是線性調(diào)節(jié)器。
本發(fā)明的另一種方案的半導(dǎo)體裝置，包括基體，其上面形成第1電極 和第2電極，且第1電極接地；半導(dǎo)體襯底，被安裝在基體的第1電極上， 且被從基體的第1電極提供接地電位；鍵合引線，連接為外部連接用而設(shè)的 半導(dǎo)體村底的焊盤和基體的第2電極?；w由電介質(zhì)形成，在其內(nèi)部夾有電
介質(zhì)層地層積有多個電極，第1電極和第2電極分別與被層積的電極相連接， 由此構(gòu)成電容。
形成在基體內(nèi)部的電容作為被設(shè)置于第1電極和接地間的分路電容來發(fā) 揮作用。根據(jù)該方案，能將分路電容內(nèi)置于半導(dǎo)體裝置的封裝體中，能使其 特性穩(wěn)定。
在一個方案中，半導(dǎo)體裝置還可以包括作為外部連接端子而設(shè)置的引
線。還可以是，第2電極還在基體的下面以能與引線的一端相連接的形狀形 成，引線的一端與第2電極相連接。進而，形成在基體的下面的第2電極的 形狀可以是與引線的一端大致相同的形狀。
在一個方案中，半導(dǎo)體裝置還可以包括作為接地用的外部連接端子而設(shè) 的小島，和作為外部連接端子而設(shè)的引線。第1電極還在基體的下面形成， 第2電極還在基體的下面以能與引線的一端相連接的狀態(tài)形成，小島和引線 可以作為引線框架被一體地形成，在分別與第l電極、第2電極相連接后被 切斷。
根據(jù)該方案，在引線框架封裝體中，能將電容適合地內(nèi)置于封裝體內(nèi)部。 在一個方案中，可以是在基體的上面形成有彼此絕緣的多個第2電極， 鍵合引線按每個第2電極而設(shè)，將各個第2電極與對應(yīng)的焊盤相連接，多個 第2電極以第1電極為共同的接地端子，作為并聯(lián)設(shè)置的多個電容來發(fā)揮作用。
根據(jù)該方案，通過將多個第2電極形成在想要設(shè)置電容的位置，能夠在
形成于半導(dǎo)體襯底上的集成電路中將其合適地配置在需要分路電容的地方 的最近處。
在一個方案中，半導(dǎo)體襯底可以包含電源電路。焊盤可以是向電源電路 提供電源電壓的輸入端子，電容可以是設(shè)置于電源電路的輸入端子的去耦電答。
另外，焊盤可以是輸出由電源電路生成的電壓的輸出端子，電容可以是 設(shè)置于電源電路的輸出端子的去耦電容。電源電路可以是線性調(diào)節(jié)器。
應(yīng)當(dāng)注意，上述結(jié)構(gòu)要件的任意組合或重新配置等都如所提出的實施例 一樣有效，或者已被所提出的實施例覆蓋。
此外，該發(fā)明內(nèi)容并不一定描述了全部必要特征，因此本發(fā)明還可以是 這些所描述的特征的子組合。


以下參照附圖以示例的方式對實施方式進行描述，這些附圖意在示例而 非限制，并且對各附圖中相同的單元標(biāo)以相同的標(biāo)號，其中 圖1是第1實施方式的半導(dǎo)體裝置的立體圖。
圖2是將圖1的半導(dǎo)體裝置的剖面圖作為等價電路圖來表示的圖。 圖3是能夠很好地適用圖1的半導(dǎo)體裝置構(gòu)造的電源電路的電路圖。 圖4是第2實施方式的半導(dǎo)體裝置的立體圖。 圖5是第3實施方式的半導(dǎo)體裝置的立體圖。 圖6是表示基體的結(jié)構(gòu)的圖。
圖7的(a)和(b)分別是圖5的半導(dǎo)體裝置的剖面圖和等價電路圖。 圖8是能夠很好地適用圖5的半導(dǎo)體裝置構(gòu)造的電源電路的電路圖。
具體實施例方式
以下，基于優(yōu)選的實施方式說明本發(fā)明。這些實施方式只是例示，并非 限定本發(fā)明的范圍。實施方式中所描述的所有特征及其組合，不一定就是本 發(fā)明的本質(zhì)特征。
(第1實施方式)
圖l是本發(fā)明第1實施方式的半導(dǎo)體裝置100的立體圖。半導(dǎo)體裝置100 由引線框架封裝體構(gòu)成。半導(dǎo)體裝置100包括基體10、半導(dǎo)體襯底12、分 路電容(shiint capacitor ) Cl和C2、內(nèi)部鍵合引線W1和W2、外部鍵合引 線W3和W4、直接4囊合引線(direct bonding wire) W5、引線電極(以下簡 稱引線)20~22。實際上，半導(dǎo)體裝置100是由模制樹脂密封著的，但為了 明確其內(nèi)部構(gòu)造，模制樹脂未進行圖示。
基體10至少其表面由導(dǎo)電性材料形成。這里的所謂"表面"是指基體 IO的僅一面，或者兩面。基體10是相當(dāng)于引線框架的小島的部件。在本實 施方式中，基體10與引線框架的小島一樣，整體由金屬形成，基體10本身 是導(dǎo)體。
半導(dǎo)體襯底12被安裝在基體10的表面(上面)，從基體10的表面對其 提供作為固定電壓的接地電壓。半導(dǎo)體襯底12的上面集成有晶體管元件、 電阻、電容等，形成功能電路。在本實施方式中，半導(dǎo)體襯底12上形成電
源電路。
分路電容Cl、 C2具備平行地形成在其下面和上面的作為電極對的第1 電極14a、第2電極14b。不能認(rèn)為該分路電容C1、 C2的構(gòu)造是一般的或者 公知的構(gòu)造。以往作為芯片部件市售的電容是在與其被安裝的基材、基體、 印刷基板等相接的安裝面的兩端配置兩個電極的，而本實施方式的分路電容 Cl、 C2是在安裝面和其相反側(cè)的面兩者上形成電極。另外，分路電容Cl、 C2的內(nèi)部結(jié)構(gòu)與一般的積層陶資電容是一樣的。
分路電容C1的第1電極14a與基體10的表面電連接地安裝。關(guān)于連接， 可以使用作為一般連接方式的焊接。分路電容C2也是一樣。
在半導(dǎo)體襯底12的形成集成電路的表面，設(shè)置有焊盤PI ~ P3用于外部 連接。內(nèi)部鍵合引線W1連接焊盤P1和分路電容C1的第2電極14b。同樣地， 內(nèi)部鍵合引線W2連接焊盤P3和分路電容C2的第2電極。鍵合引線例如是 金屬線。
引線20 ~ 22作為半導(dǎo)體裝置100的外部連接端子來發(fā)揮作用。引線20 ~ 22優(yōu)選用與基體10相同的材料形成，與小島即基體10 —起作為？ 1線框架一 體地形成，在用模制樹脂密封后被切斷。
外部鍵合引線W3連接引線20和分路電容C1的第2電極14b。同樣地， 外部鍵合引線W4連接引線22和分路電容C2的第2電極。直接鍵合引線W5 將不被連接分路電容的坪盤P2與引線21直接連接。
圖2是將圖1的半導(dǎo)體裝置100的剖面圖作為等價電路圖來表示的圖。 圖2是圖1的包含分路電容C1、內(nèi)部鍵合引線W1、外部鍵合引線W3的平面 的剖面圖。圖2的Ll表示圖1的分路電容C1的串聯(lián)寄生電感，L2表示圖l 的外部鍵合引線W3和引線20的寄生電感，L3表示圖1的內(nèi)部鍵合引線W1 的電感。另外，圖2的電阻R1表示從半導(dǎo)體襯底12的下面(背面)到形成 半導(dǎo)體集成電路的上面(表面)的厚度方向的電阻成分。例如該電阻R1是P 型硅襯底的電阻成分。
基體10以焊接與印刷基板直接連接，被固定為接地電位。因此，這里 假定在基體10中實現(xiàn)理想的接地狀態(tài)。在圖l的構(gòu)造中，分路電容C1的第 1電極14a不經(jīng)由鍵合引線和布線地、直接與處于理想接地狀態(tài)的基體lj)相 連接。其結(jié)果，存在于與分路電容C1串聯(lián)的路徑上的電感成分L1僅是分路 電容Cl自身的寄生電感，與鍵合引線或一般的印刷基板上的布線的電感相
比是非常小的。例如，鍵合引線或印刷基板上的布線的電感成分是數(shù)nH,而 0603規(guī)格(600 jLimx 300 "x 300 ju m )的電容的寄生電感成分小到1nH以下。
因此，根據(jù)本實施方式的半導(dǎo)體裝置100,與以往技術(shù)相比，能降低設(shè) 置在電源線與接地間、或者信號線與接地間的分路電容C1的串聯(lián)電感成分。 進而，由于分路電容C1被安裝在基體10上的預(yù)定位置，所以與安裝在印刷 基板上的情況相比，能夠抑制電感成分L1的偏差和變動。
其結(jié)果，根據(jù)本實施方式的半導(dǎo)體裝置100,能使分路電容C1的串聯(lián)電 感成分變小，并且由于其值的變動被抑制，所以能使電路特性穩(wěn)定。分路電 容被用作設(shè)于電源線和接地間的去耦電容，或者被用于LC濾波器、RC濾波 器。在這些用途中，由于分路電容的串聯(lián)電感成分被減小，所以能夠提高電 路的特性。另外，由于電感成分的偏差被抑制，所以能夠抑制電路特性出現(xiàn) 偏差的情況。
顯然，以上的探討對分路電容C2也同樣成立。
圖3是能夠很好地適用圖1的半導(dǎo)體裝置100的構(gòu)造的電源電路30的 電路圖。電源電路30包括調(diào)節(jié)器,IC32、去耦電容Cdl、 Cd2、穩(wěn)定(平滑化) 電容C3、 C4。調(diào)節(jié)器IC32被集成在圖1的半導(dǎo)體襯底12上。調(diào)節(jié)器IC是 包括基準(zhǔn)電壓源、運算放大器、功率晶體管(未圖示)的一般的3端子調(diào)節(jié) 器電路，輸入端子Tl被施加從直流電源34輸出的輸入電壓Vin。功率晶體 管被設(shè)置在調(diào)節(jié)器IC32的輸入端子Tl和輸出端子T2之間。運算放大器的 非反相輸入端子被反饋輸出端子T2的輸出電壓Vout,反相輸入端子被施加 基準(zhǔn)電壓。功率晶體管的控制端子、即基極或柵極被施加運算放大器的輸出 電壓。功率晶體管的導(dǎo)通電阻被控制，輸出電壓Vout被穩(wěn)定化。
在調(diào)節(jié)器IC32的輸入端子Tl側(cè)設(shè)置有平滑化電容C3,輸出端子T2側(cè) 設(shè)置有平滑化電容C4。例如，輸入側(cè)的平滑化電容C3的電容值是數(shù)百nF程 度，輸出側(cè)的平滑化電容C4的電容值是數(shù)十-數(shù)百juF。通過這些平滑化電 容C3、 C4,輸入電壓Vin、輸出電壓Vout的變動^皮抑制，能夠?qū)ω撦dRL提 供穩(wěn)定的電壓。進而，在調(diào)節(jié)器IC32的輸入端子Tl側(cè)設(shè)有去耦電容Cdl、 在輸出端子T2側(cè)設(shè)有去耦電容Cd2。去耦電容Cdl、 Cd2的電容值是數(shù)nF 數(shù)十nF，是為改善EMC特性而設(shè)的。在本實施方式中，圖3的去耦電容Cdl、 去耦電容Cd2作為圖1的分路電容C1、 C2被設(shè)置在半導(dǎo)體裝置100的內(nèi)部。
通過將圖3的去耦電容Cdl、 Cd2作為圖1的分路電容C1、 C2安裝在半導(dǎo)體裝置100的內(nèi)部，能實現(xiàn)良好的去耦特性，在如車載用途那樣要求非常
高的水平的EMC時，也能達到其基準(zhǔn)。
另外，在如以往那樣將去耦電容Cdl、 Cd2配置在印刷基板上時，存在 EMC特性因印刷基板的布線圖形而發(fā)生變動這樣的問題，但若采用圖1的構(gòu) 造，由于去耦電容Cdl、 Cd2的安裝位置被固定，所以能夠使EMC特性不受 外部原因影響地穩(wěn)定化。
進而，通過將以往設(shè)置于半導(dǎo)體封裝體的外部、即印刷基板上的電容設(shè) 置在半導(dǎo)體封裝體的內(nèi)部，能夠減少系統(tǒng)上的部件點數(shù)和電路面積。 (第2實施方式)
圖4是第2實施方式的半導(dǎo)體裝置100a的立體圖。以下，以與圖1的 半導(dǎo)體裝置100的不同點為中心說明第2實施方式的半導(dǎo)體裝置100a的構(gòu) 造。在圖4的半導(dǎo)體裝置100a中，焊盤P1、分路電容C1、引線20以及內(nèi) 部鍵合引線W1的連接方式與圖1的半導(dǎo)體裝置100不同。
在圖4的半導(dǎo)體裝置100a中，引線20曲折地形成，并延伸使得覆蓋到 分路電容C1的第2電極14b上，與分路電容C1的第2電極14b不經(jīng)由鍵合 引線地直接連接。進而，半導(dǎo)體襯底12的焊盤Pl和引線20由內(nèi)部鍵合引 線W1連接。另外，分路電容C2也與分路電容C1 一樣地被連接。
在第2實施方式的半導(dǎo)體裝置100a中，分路電容C1的第1電極14a也 是不經(jīng)由布線和鍵合引線地與處于理想接地狀態(tài)的基體10連接。因此，分 路電容Cl的串聯(lián)電感成分被抑制，并且也沒有因安裝位置而產(chǎn)生的電感成 分的變動，所以能夠得到穩(wěn)定的電路特性。因此，圖4的半導(dǎo)體裝置100a 也與圖1的半導(dǎo)體裝置IOO—樣，適合于圖3的電源電路30的封裝體。
另外，通過不經(jīng)由鍵合引線地直接連接引線20和分路電容Cl,與圖1 的半導(dǎo)體裝置100相比，能夠減少鍵合引線的條數(shù)，這也是個優(yōu)點。由于鍵 合引線有被切斷的可能，所以條數(shù)的減少有利于提高成品率。
上述實施方式是個例示，可以對各結(jié)構(gòu)要件和各處理過程的組合進行各 種變形，本領(lǐng)域技術(shù)人員能夠理解這些變形例也處于本發(fā)明的范圍內(nèi)。
在實施方式中，對將半導(dǎo)體襯底]2的下面、即不形成集成電路的背面 與基體10連接，經(jīng)由半導(dǎo)體襯底12對上面(表面)的集成電路提供接地電 位的情況進行了說明，但也可以取代此方案或者在此方案基礎(chǔ)上，在半導(dǎo)體 襯底12的上面設(shè)置接地用的焊盤，將該焊盤與基體IO之間用鍵合引線連接。
在實施方式中，對如圖1、圖4所示那樣將兩個分路電容安裝在基體10 上的情況進行了說明，但本發(fā)明不限于此，可以根據(jù)電路的用途將更多的分
路電容安裝到基體10上。
在實施方式中，作為集成到半導(dǎo)體襯底12上的電路，以線性調(diào)節(jié)器為 例進行了說明，但本發(fā)明不限于此，也能夠很好地適用于開關(guān)調(diào)節(jié)器、電荷 泵(charge pump)電路等其他電源電路。在這些電路中，由于電源電路自 身產(chǎn)生開關(guān)噪聲，所以可以在呈現(xiàn)直流電壓即輸入電壓和輸出電壓的端子設(shè) 置去耦電容Cdl、 Cd2,將其作為圖1或圖4的分路電容C1、 C2進行安裝。 此時，能夠很好地抑制開關(guān)噪聲泄漏到外部的情況。
另外，在實施方式中，對將用于隔斷噪聲的去耦電容安裝在基體10上 的情況進行了說明，但本發(fā)明不限于此。如上所述,通過將被用于RC濾波 器或LC濾波器等的分路電容安裝到基體10上，能夠穩(wěn)定頻率特性和Q值。 (第3實施方式)
圖5是本發(fā)明第3實施方式的半導(dǎo)體裝置100的立體圖。半導(dǎo)體裝置100 由引線框架封裝體構(gòu)成。半導(dǎo)體裝置100包括基體10、半導(dǎo)體襯底12、引 線電極(以下簡稱引線)21~23、小島18、鍵合引線Wl-W3。鍵合引線例 如是金屬線。實際上，半導(dǎo)體裝置100是纟皮模制樹脂密封的，但為明確其內(nèi) 部構(gòu)造，沒有圖示出模制樹脂。
半導(dǎo)體襯底12是形成有集成電路的半導(dǎo)體芯片。該半導(dǎo)體襯底12被安 裝在基體10的第1電極14上，從基體10的第1電極14對其提供接地電位。 另外，半導(dǎo)體襯底12上設(shè)置有為外部連接用而設(shè)的多個焊盤.P1 ~ P3。
基體10以介電常數(shù)高的電介質(zhì)、例如陶瓷為主要成分構(gòu)成。在基體IO 的上面，形成有第1電極14、第2電極16。這里所謂上面，是指在半導(dǎo)體 裝置IOO被安裝在印刷基板上的狀態(tài)下的上方，即不與印刷基板接觸的面， 從其他觀點來講，是指半導(dǎo)體襯底12被安裝的面，或者是與設(shè)置引線21 ~ 23、小島18的面(以下將此稱為下面)相反的面。在以下說明中，將圖5 中上側(cè)的面記作上面或表面，將下側(cè)的面記作下面或背面。另外，如后所述， 基體IO本身也可以是上面和下面被對稱地形成。第1電極14接地。
第1電極14a與半導(dǎo)體襯底12的安裝位置相重疊(overlap)地形成在 基體10上。如圖5所示，第1電極14的面積優(yōu)選與半導(dǎo)體襯底12相同程 度，或者比其更大。進而，在基體10的下面也形成有與第1電極14a相同
形狀的第1電極14b，在基體10的側(cè)面，為連接形成于上面和下面的第1電
才及14a和14b而形成側(cè)面電才及14c。
基體10上除第1電極14外還形成有多個第2電極16、 17。第2電極 16、 17分別形成在設(shè)于半導(dǎo)體襯底12上的焊盤Pl、 P3的附近。焊盤Pl、 焊盤P3是與應(yīng)連接電容的信號線和電源線相連接的焊盤，所述電容是被設(shè) 置在與接地之間(以下將該電容也稱作分路電容)的電容。第2電極16包 括形成在上面的電4及16a、形成在下面的電極16b、形成在側(cè)面的電極16c。 關(guān)于第2電極17也是一樣。
鍵合引線W1連接焊盤P1和基體10的第2電極16a。同樣地，鍵合引線 W3連接焊盤P3和基體10的第2電極17a。
形成在基體10的下面的第2電極16b是以能與引線21的一端相連接的 形狀形成的，引線21的一端和第2電極16b通過焊接等相連接。形成在基 體10的下面的第2電極16b的形狀優(yōu)選與引線21的一端大致相同的形狀。 即，第2電極16b的寬度與引線21的寬度幾乎相等，第2電極16b的長度 與引線21和基體IO相重疊的長度幾乎相等。
小島18是作為半導(dǎo)體裝置100的接地用的外部連接端子而設(shè)的。也被 形成在基體10的下面的第1電極14b與小島18相連接。
半導(dǎo)體裝置100由模制樹脂密封，小島18和引線21 ~ 23作為連接端子 與印刷基板相連接。小島18和引線21 23優(yōu)選以相同材料形成，更加優(yōu)選 作為引線框架被一體形成，在由模制樹脂密封后切斷。
如上所述，基體10由陶乾形成。在基體10的內(nèi)部夾有陶瓷地層積多個 電極，第1電極14和第2電極16分別與被層積的電極相連，由此構(gòu)成第1 分路電容C1。同樣地，第1電極14和第2電極17分別與被層積的電極相連， 由此構(gòu)成第2分路電容C2。
鍵合引線W2將沒有連接分路電容C1、C2的焊盤P2與引線21直接相連。
圖6是表示基體10的結(jié)構(gòu)的圖?；w10是層積多個導(dǎo)體層(電極層) 40~43和絕緣層(未圖示)而構(gòu)成的。絕緣層優(yōu)選高介電常數(shù)的陶覺。導(dǎo)體 層40被形成在圖5的基體10的表面，導(dǎo)體層43被形成在圖5的基，10的 背面。因此，導(dǎo)體層40包括第1電極14a、第2電極16a、第2電i 17a， 導(dǎo)體層43包括第1電極14b、第2電極16b、第2電極17b。
與導(dǎo)體層40相鄰的導(dǎo)體層41包括與第2電極16a、第2電極17a相連接的兩個電極16d、 17d。電極16d、 17d都與導(dǎo)體層40的第1電極14a相重 疊地形成。電極16d、 17d的一部分與導(dǎo)體層40的外周相接，使得分別與圖 5的側(cè)面電極16c、 17c相連接。
在導(dǎo)體層41的下面布設(shè)有導(dǎo)體層42。導(dǎo)體層42經(jīng)由圖5的側(cè)面電極 14c與導(dǎo)體層40的第1電極14a相連接。即，導(dǎo)體層42是接地層。在導(dǎo)體 層42的下方，交互地配置有多個導(dǎo)體層41、 42。最下層的導(dǎo)體層43具有與 最上層的導(dǎo)體層40相同的電極圖形。
即，在圖6的基體10中，第1電極14a、 14b、 14d經(jīng)由圖5的側(cè)面電 極14c相連接。另外，第2電極16a、 16b、 16d經(jīng)由圖5的側(cè)面電極16c相 連接，第2電極17a、 17b、 17d經(jīng)由圖5的側(cè)面電極17c相連接。這樣構(gòu)成 的基體10以第1電極14作為共同的接地端子，成為具有兩個電容。即，第 1電極14和第2電極16之間形成第1電容，第1電極14和第2電極17之 間形成第2電容。因此，也將基體10稱作電容器極板(capacitor plate )。
圖7的(a)和(b)是圖5的半導(dǎo)體裝置100的剖面圖和等價電路圖。 圖7的(a)是圖5的包含引線21、第2電極16、鍵合引線Wl的平面的剖 面圖。模制樹脂24覆蓋基體IO和半導(dǎo)體襯底12的上面地形成。圖7的(b) 用等價電路表示出圖7的(a)所示的剖面圖。圖7的(b)的集成電路50 表示形成在半導(dǎo)體村底12上的功能電路。電感成分LI表示存在于第2電極 16和外部電路之間的引線21的電感成分。另外，電感成分L2表示存在于半 導(dǎo)體襯底12上的焊盤P1和第2電極16之間的電感成分。電阻成分R1表示 從半導(dǎo)體襯底12的下面(背面)至形成半導(dǎo)體集成電路的上面(表面)的
厚度方向的電阻成分。
電容CI表示第1電極14和第2電極16之間所形成的電容。從圖7的 (b)的等價電路可知，電容C1作為設(shè)置在信號線與接地間、或者電源線與 接地間的分路電容來發(fā)揮功能。同樣地，在圖5的包含引線23、焊盤P3、 鍵合引線W3的剖面，存在另一個分路電容C2。圖7的(b)的電感成分L3 表示存在于分路電容C1的接地側(cè)的串聯(lián)的寄生電感成分。
如上這樣構(gòu)成的半導(dǎo)體裝置100除能夠?qū)⒃O(shè)置在信號線或電源線與接地 間的分路電容內(nèi)置于半導(dǎo)體裝置100中外，還具有以下優(yōu)點。
在本實施方式的半導(dǎo)體裝置100中，小島18與印刷基板上的連接盤圖 形(land pattern)直接連接。因此，這里假定在小島18中實現(xiàn)理想的接 地狀態(tài)。其結(jié)果，所內(nèi)置的電容C1的第1電極14不經(jīng)由4A合引線或布線地 直接與處于理想接地狀態(tài)的小島18相連接。結(jié)果，能夠大幅度地減小存在
于分路電容C1的接地端子側(cè)的電感成分L3。 一般，分路電容C1的接地端子 側(cè)的電感成分會使電容的接地狀態(tài)不穩(wěn)定，所以不希望其存在。在將電容C1 設(shè)于印刷基板上時，該電感成分L3因鍵合引線或一般的印刷基板上的布線 而形成，所以成為非常大的值，但憑借本實施方式的半導(dǎo)體裝置100，與以 往技術(shù)相比能夠減小被設(shè)于電源線和接地間、或者信號線和接地間的分路電 容的串聯(lián)電感成分。
進而，若將分路電容安裝在印刷基板上，則存在電感成分L3因布線圖 形而發(fā)生變動的問題，但在本實施方式中，由于是安裝在基體10上的預(yù)定 位置,所以電感成分L3的偏差和變動被抑制。
其結(jié)果，根據(jù)本實施方式的半導(dǎo)體裝置100,能使分路電容C1的串聯(lián)電 感成分變小，并且因為能抑制其值的變動，所以能使電路特性穩(wěn)定化。分路 電容被作為設(shè)于電源線和接地間的去耦電容來使用，或者被用于LC濾波器 或RC濾波器。在這些用途中，通過減小分路電容的串聯(lián)電感成分，能夠提 高電路的特性。另外，由于電感成分的偏差被抑制，所以能夠抑制電路特性 出現(xiàn)偏差。
顯然，以上探討對分路電容C2也同樣成立。
圖8是能很好地適用圖5的半導(dǎo)體裝置100的構(gòu)造的電源電路30的電 路圖。電源電路30包括調(diào)節(jié)器IC32、去耦電容Cdl、 Cd2、穩(wěn)定(平滑化) 電容C3、 C4。調(diào)節(jié)器IC32被集成在圖5的半導(dǎo)體襯底12上。調(diào)節(jié)器IC是 包括基準(zhǔn)電壓源、運算放大器、功率晶體管的一般的3端子調(diào)節(jié)器電路，輸 入端子Tl被施加從直流電源34輸出的輸入電壓Vin。功率晶體管被設(shè)置于 調(diào)節(jié)器IC32的輸入端子Tl與輸出端子T2之間。運算放大器的非反相輸入 端子被反饋輸出端子T2的輸出電壓Vout，反相輸入端子被施加基準(zhǔn)電壓。 功率晶體管的控制端子、即基極或柵極被施加運算放大器的輸出電壓。功率 晶體管的導(dǎo)通電阻被控制，輸出電壓Vout被穩(wěn)定化。
調(diào)節(jié)器IC32的輸入端子Tl側(cè)設(shè)有平滑化電容C3，輸出端子T2側(cè)設(shè)有 平滑化電容C4。例如，輸入側(cè)的平滑化電容C3的電容值是數(shù)百n/程度，輸 出側(cè)的平滑化電容C4的電容值是數(shù)十~數(shù)百pF。通過這些平滑化電容C3、 C4,輸入電壓Vin、輸出電壓Vout的變動被抑制，能夠?qū)ω撦dRL提供穩(wěn)定
的電壓。另外，在調(diào)節(jié)器IC32的輸入端子Tl側(cè)設(shè)有去耦電容Cdl,在輸出 端子T2側(cè)設(shè)有去耦電容Cd2。去耦電容Cdl、 Cd2的電容值是數(shù)nF ~數(shù)十nF, 是為改善EMC特性而設(shè)的。在本實施方式中，圖8的去耦電容Cdl、去耦電 容Cd2作為與圖5的第2電極16、第2電極17對應(yīng)的電容C1、 C2,被設(shè)置 在基體10的內(nèi)部。
通過將圖8的去耦電容Cdl、 Cd2作為內(nèi)置于基體10中的分路電容C1、 C2來構(gòu)成，能夠?qū)崿F(xiàn)良好的去耦特性，在如車載用途那樣要求非常高的EMC 水平時，也能夠達到其基準(zhǔn)。
另外，在如以往那樣將去耦電容Cdl、 Cd2配置在印刷基板上時，存在 EMC特性因印刷基板的布線圖形而有所變動的問題，但若采用圖5的構(gòu)造， 則由于去耦電容Cdl、 Cd2的安裝位置被固定，所以能使EMC特性不受外部 原因影響地穩(wěn)定化。
進而，通過將以往被設(shè)于半導(dǎo)體封裝體的外部、即印刷基板上的電容設(shè) 置在半導(dǎo)體封裝體的內(nèi)部，能夠減少系統(tǒng)上的部件點數(shù)和電路面積。
上述實施方式是個例示，可以對各結(jié)構(gòu)要件和各處理過程的組合進行各 種變形，本領(lǐng)域技術(shù)人員能夠理解這些變形例也處于本發(fā)明的范圍內(nèi)。
對在圖5的半導(dǎo)體裝置100中設(shè)有兩個第2電極16、 17,兩個分路電容 被內(nèi)置于基體10中的情況進行了說明，但其個數(shù)不限于兩個，也可以為了 設(shè)置更多的電容而在多處配置第2電極16、 17。另外，多個第2電極不一定 要配置在基體10的同一邊上，只要在半導(dǎo)體襯底12中，設(shè)置在與需要分路 電容的信號線或電源線相連接的焊盤附近即可。
在實施方式中，說明了將半導(dǎo)體襯底12的下面、即不形成集成電路的 背面與基體10連接，并經(jīng)由半導(dǎo)體襯底12對上面(表面)的集成電路提供 接地電位的情況，但也可以取代此方案或在此方案基礎(chǔ)上，在半導(dǎo)體襯底12 的上面設(shè)置接地用的焊盤，在該焊盤和基體10之間用4定合引線來連接。
在實施方式中，作為集成在半導(dǎo)體襯底12上的電^^,以線性調(diào)節(jié)器為 例進行了說明，但本發(fā)明不限于此，也可以很好地適用于開關(guān)調(diào)節(jié)器或電荷 泵電路等其他電源電路。在這些電路中，由于電源電路自身產(chǎn)生開關(guān)噪聲， 所以可以在呈現(xiàn)直流電壓即輸入電壓和輸出電壓的端子設(shè)置去耦電容gdl、 Cd2，將其作為圖5或圖8的分路電容C1、 C2來安裝。此時，能夠很好地抑 制開關(guān)噪聲泄漏到外部的情況。進而，集成電路也不限于電源電路，本發(fā)明
能夠適用于需要分路電容的各種用途。
另外，在實施方式中，對將用于隔斷噪聲的去耦電容安裝在基體io上 的情況進行了說明，但本發(fā)明不限于此。如上所述，通過將被用于RC濾波
器或IX濾波器等的分路電容內(nèi)置于基體10,能夠穩(wěn)定頻率特性和Q值。
本發(fā)明能夠適用于模擬電路、數(shù)字電路、模擬數(shù)字混合電路的任一種，
另外半導(dǎo)體制造工藝也能夠適用于雙極型工藝(bipolar process )、 CMOS工 藝、BiCM0S工藝的任一種。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括基體，至少表面由導(dǎo)電性材料形成；半導(dǎo)體襯底，被安裝于上述基體的一面，被從上述基體提供接地電位；電容，具有平行地形成的作為電極對的第1電極和第2電極，以上述第1電極與上述基體的上述一面電連接的狀態(tài)安裝在上述基體上；鍵合引線，連接為外部連接用而設(shè)置的上述半導(dǎo)體襯底的焊盤和上述電容的上述第2電極；引線，作為本半導(dǎo)體裝置的外部連接端子；以及第2鍵合引線，連接上述引線和上述電容的上述第2電極。
2. —種半導(dǎo)體裝置，其特征在于，包括 基體，至少表面由導(dǎo)電性材料形成；半導(dǎo)體襯底，被安裝于上述基體的一面，被從上述基體提供接地電位；電容，具有平行地形成的作為電極對的第1電極和第2電極，以上 述第1電極與上述基體的上述一面電連接的狀態(tài)安裝在上述基體上；引線，作為本半導(dǎo)體裝置的外部連接端子，且其一端與上述電容的 上述第2電極相緊貼地被固定；以及鍵合引線，連接為外部連接用而設(shè)置的上述半導(dǎo)體襯底的焊盤和上 述引線的上述一端。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于 上述半導(dǎo)體襯底包含電源電路，上述焊盤是向上述電源電路提供電源電壓的輸入端子， 上述電容是設(shè)置于上述電源電路的輸入端子的去耦電容。
4. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于 上述半導(dǎo)體襯底包含電源電路，上述焊盤是輸出由上述電源電路生成的電壓的輸出端子， 上述電容是設(shè)置于上述電源電路的輸出端子的去耦電容。
5. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于 上述電源電路是線性調(diào)節(jié)器。
6. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于 上述電源電路是線性調(diào)節(jié)器。
7. —種半導(dǎo)體裝置，其特征在于 包括基體，其上面形成第1電極和第2電極，且上述第1電極接地，半導(dǎo)體襯底，被安裝于上述基體的第1電極，且被從上述基體的上 述第1電極提供接地電位，以及鍵合引線，連接為外部連接用而設(shè)置的上述半導(dǎo)體襯底的焊盤和上 述基體的上述第2電極；其中，上述基體由電介質(zhì)形成，在其內(nèi)部夾有電介質(zhì)層地層積有多 個電極，上述第1電極和上述第2電極分別與被層積的電極相連接，由 jt匕構(gòu)成電容。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于 還包括作為外部連接端子而設(shè)置的引線，上述第2電極還在上述基體的下面以能與上述引線的一端相連接的 形狀形成，上述引線的上述一端與上述第2電極相連接。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于 形成在上述基體的下面的上述第2電極的形狀是與上述引線的上述一端大致相同的形狀。
10. 根據(jù)權(quán)利要求7至9的任一項所述的半導(dǎo)體裝置，其特征在于 還包括作為接地用的外部連接端子而設(shè)的小島，上述第1電極還形成在上述基體的下面，上述小島與被形成在上述 基體的下面的上述第1電極相連接。
11. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于 還包括作為接地用的外部連接端子而設(shè)的小島，和 作為外部連接端子而設(shè)的引線； 其中，上述第1電極還在上述基體的下面形成， 上述第2電極還在上述基體的下面以能與上述引線的一端相連接的 形狀形成， 上述小島和上述引線作為引線框架被一體形成，分別與上述第1電 極、上述第2電極連接后被切斷。
12. 根據(jù)權(quán)利要求7或8所述的半導(dǎo)體裝置，其特征在于 在上述基體的上面形成有彼此絕緣的多個第2電極， 上述鍵合引線按每個上述第2電極而設(shè)，將各個上述第2電極與對應(yīng)的焊盤相連接，上述多個第2電極作為多個電容來發(fā)揮作用，該多個電容以上述第1 電極為共同的接地端子而并聯(lián)設(shè)置。
13. 根據(jù)權(quán)利要求7至9的任一項所述的半導(dǎo)體裝置，其特征在于 上述半導(dǎo)體襯底包含電源電路，上述焊盤是向上述電源電路提供電源電壓的輸入端子， 上述電容是設(shè)置于上述電源電路的輸入端子的去耦電容。
14. 根據(jù)權(quán)利要求7至9的任一項所述的半導(dǎo)體裝置，其特征在于 上述半導(dǎo)體襯底包含電源電路，上述焊盤是輸出由上述電源電路生成的電壓的輸出端子， 上述電容是設(shè)置于上述電源電路的輸出端子的去耦電容。
15. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于 上述電源電路是線性調(diào)節(jié)器。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于 上述電源電路是線性調(diào)節(jié)器。
全文摘要
本發(fā)明提供一種能得到穩(wěn)定的特性的半導(dǎo)體裝置。半導(dǎo)體裝置(100)具有包括作為外部連接端子的引線(20～22)的封裝體構(gòu)造?；w(10)是小島，至少表面由導(dǎo)電性材料形成。半導(dǎo)體襯底(12)被安裝于基體(10)的表面，被從基體(10)的表面提供接地電位。分路電容(C1)具有平行地形成的作為電極對的第1電極(14a)和第2電極(14b)，第1電極(14a)與基體(10)的表面電連接地被安裝。內(nèi)部鍵合引線(W1)連接半導(dǎo)體襯底(12)的為外部連接用而設(shè)置的焊盤(P1)和分路電容(C1)的第2電極(14b)。引線(20)是本半導(dǎo)體裝置(100)的外部連接端子。外部鍵合引線(W3)連接引線(20)和分路電容(C1)的第2電極(14b)。
文檔編號H01L25/16GK101114640SQ20071013737
公開日2008年1月30日 申請日期2007年7月25日 優(yōu)先權(quán)日2006年7月25日
發(fā)明者平賀則秋 申請人:羅姆股份有限公司