專利名稱：：降低亞微米集成電路接觸孔電阻的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路的制造方法，具體地說(shuō)是一種降低亞微米集成電路接觸孔電阻的方法。技術(shù)背景隨著微電子工業(yè)迅速發(fā)展，工藝制造技術(shù)快速進(jìn)步，已經(jīng)達(dá)到超大規(guī)模集成電路(ULSI)階段。芯片尺寸增大，工作頻率提高，這就要求提供更低的金屬互連電阻，金屬化(Metallization)成為一個(gè)極為重要的關(guān)鍵步驟。在工藝制造中，金屬用以連接(Interconnect)器件的源極(Source),漏極(Drain)和柵極(Gate)的接觸孔(Contact)孔徑縮小了許多，然而用以分開金屬導(dǎo)線的介質(zhì)層(Dielectric)厚度無(wú)法相對(duì)的減小，從而導(dǎo)致孔徑和介質(zhì)層的縱寬比(AspectRatio)增大，孔填充的工藝難度加大。表1為0.6~1.5um不同工藝的金屬接觸孔縱寬比。表l不同工藝種類的孔縱寬比<table>tableseeoriginaldocumentpage3</column></row><table>目前，在0.61.5um工藝中，金屬填充孔的工藝總體有以下兩種:1)Al-Si-Cu合金。常規(guī)金屬淀積工藝使用的是Al合金靶材(l。/。Si、0.5。/。Cu)，孔接觸電阻在50-100歐姆間。由于Si與Cu在Al薄膜中的溶解度隨溫度而改變，在熱處理時(shí)，Si與Cu因冷卻而析出。對(duì)接觸窗口Al-Si-Cu金屬膜，Si析出后可能在金屬膜/硅襯底界面形成一層硅薄膜，其中摻有Al原子而呈p-type特性。如果硅襯底是n-type的形式就會(huì)形成一個(gè)p-n接面。此現(xiàn)象在接觸窗口愈小時(shí)愈明顯。同時(shí)Si晶粒(Nodule)(見圖1)的存在也會(huì)導(dǎo)致Al薄膜電阻率增加以及抗反射層TiN(Anti-reflectionCoating-TiN)的蝕刻問(wèn)題，因此在使用TiN擴(kuò)散阻擋層(DiffiisionBarrier)后，Al合金薄膜中不再須要含Si。至于Cu則可能與Al作用生成電阻率較高之Al2Cu(見圖2)。2)孔Silicide工藝—金屬硅化物用于集成電路中的金屬硅化物，要求與硅襯底附著力好，高電導(dǎo)率且具有很低的歐姆接觸電阻，加溫時(shí)穩(wěn)定，表面平整，抗腐蝕性良好，抗氧化力強(qiáng)，與二氧化硅附著性好但不發(fā)生反應(yīng)，界面應(yīng)力不大，工藝匹配，電遷移(Electromigration)不嚴(yán)重，可在較低溫以固態(tài)反應(yīng)形式生成。在金屬接觸應(yīng)用上，一般先在圓片上淀積一層金屬薄膜，再經(jīng)熱處理生成具有一定能級(jí)、均勻而附著力好的金屬硅化物。因?yàn)樯蠈拥妥鐰1或W等金屬常與金屬硅化物起作用，因此通常在低阻金屬與金屬硅化物之間，鍍一層擴(kuò)散阻擋層(diffusionbarrier)如Ti-W、TiN等薄膜。其簡(jiǎn)要工藝流程如下表2。表2孔Silicide工藝流程1.工序2.去背面涂膠涂膠檢查3.去背面熱堅(jiān)膜漂Si024.濕法去膠濕法去膠檢査5.金屬Ti淀積2%HF漂120secTi濺射70nm6.RTP1740CN230sec7.選擇性腐蝕APM5min,50C+DI+S.D8.RTP2850CN230secTi濺射40nm金屬疊層淀積Ti/TiN/AlSiCu/Ti/TiNTiN濺射60nm9.溫鋁淀積450nmTI淀積20nmTiN淀積60nm從上看出，采用第一種方法，需要增加一步N+孔光刻，接觸孔電阻在50-100歐姆之間，隨著孔徑的縮小，極易發(fā)生硅析出和A1穿刺的情況，造成孔電阻增大或結(jié)漏電。第二種方法工藝復(fù)雜。去背面的目的是確保RTP時(shí)圓片有較好的熱導(dǎo)性能，接觸電阻受RTP工藝影響波動(dòng)很大，產(chǎn)能較低，經(jīng)歷的工序太多，不是一個(gè)很好的大生產(chǎn)工藝。發(fā)明目的本發(fā)明的目的在于尋求一種降低亞微米集成電路接觸孔電阻的方法，防止Al-Si直接接觸造成的Al穿刺問(wèn)題和硅析出問(wèn)題，從而開發(fā)一種適合于大生產(chǎn)、低成本且成品率和可靠性達(dá)到規(guī)范要求的金屬化工藝。所述降低亞微米集成電路接觸孔電阻的方法如下第一步，清洗，用二氧化硅腐蝕液(BOE)漂30-40秒，快速?zèng)_水8-10次，甩干，BOE腐蝕速率對(duì)熱氧生長(zhǎng)的二氧化硅約為85nm/min，35秒漂掉約為43-57nm;第二步，進(jìn)行金屬淀積a、除氣，溫度300土15。C，時(shí)間55-65秒，目的去除圓片中吸附的水汽;b、Ti淀積，功率2000W±5%，淀積膜層厚度為40土10^nm;c、101TiN淀積，功率6500W±10%，淀積膜層厚度為60±10%nm;d、AL淀積，功率9000W士5X，溫度175±15°C;或者另外一種淀積方式功率2000W±5%，溫度400±15°C;淀積膜層厚度全為1000±5%nm;第三步，出片檢查，送金屬光刻工序。本發(fā)明的優(yōu)點(diǎn)是1、能夠獲得高質(zhì)量的阻擋層和低的歐姆接觸電阻。隨著孔尺寸的縮小和縱寬比的增大而特別有效。2、能夠避免由于孔接觸電阻大而造成的成品率下降，提高電路的性能和成品率。3、工藝簡(jiǎn)單，采用ENDURA—PVD三腔設(shè)備，一次完成疊層金屬淀積，適合于大生產(chǎn)，成本低且成品率和可靠性達(dá)到工藝規(guī)范要求。圖l是鋁中硅析出的示意圖。圖2是鋁中銅析出的示意圖。圖3是金屬疊層示意圖。具體實(shí)施方式本發(fā)明所提供的工藝方案見圖3所示。金屬淀積工藝，第二步的各個(gè)工藝在ENDURA的3個(gè)腔體中一次完成，工藝完成后的縱向截面如圖3所示。工藝設(shè)備物理氣相淀積臺(tái)一ENDURA膜層Ti40-TiN60-AL1000(450腦)所述降低亞微米集成電路接觸孔電阻的方法如下第一步，清洗，用二氧化硅腐蝕液(BOE)漂30-40秒，快速?zèng)_水8-10次，甩干，BOE腐蝕速率對(duì)熱氧生長(zhǎng)的二氧化硅約為85nm/min,35秒漂掉約為43-57nm;第二步，進(jìn)行金屬淀積a、除氣，溫度300土15。C，時(shí)間55-65秒，目的去除圓片中吸附的水汽；b、Ti淀積，功率2000W±5%，淀積膜層厚度為40±10%歸；c、101TiN淀積，功率6500W±10%，淀積膜層厚度為60±10%nm;d、AL淀積，功率9000W土5X,溫度175土15。C;或者另外一種淀積方式功率2000W±5%，溫度400±15°C;淀積膜層厚度全為1000±5%nm;第三步，出片檢査，送金屬光刻工序。本發(fā)明的工藝方案設(shè)計(jì)理由是Ti/TiN的作用是獲得高質(zhì)量的阻擋層和低的歐姆接觸電阻。首先淀積40nm的Ti層，一方面Ti與源漏直接接觸，Ti較易穿透硅表面的自然氧化層，保證在合金時(shí)能形成良好的歐姆接觸，且Ti與Si只有在高溫下(60(TC以上)會(huì)形成C49或C54相位的TiSi2，而對(duì)于我們現(xiàn)有工藝，后端工藝(BackEndOfLine)沒(méi)有高溫出現(xiàn)，因此Ti不會(huì)消耗源漏結(jié)中的Si，不會(huì)造成漏電。另一方面Ti和Al不能直接接觸，因?yàn)門i與A1在400'C左右時(shí)會(huì)形成金屬合金，而Si在Ti、Al金屬合金中的固溶度會(huì)大大提高(資料表明合金中A1:Ti:Si比例是5:7:12)，Al靶中的Si根本無(wú)法滿足金屬合金的需求，導(dǎo)致源漏結(jié)中大量的Si被消耗，從而造成漏電。其次淀積101TiN60nrn作為Ti和Al的阻擋層，可避免Ti和Al在后端工藝的熱過(guò)程時(shí)形成合金，源漏結(jié)中的Si就不會(huì)向金屬擴(kuò)散，金屬也不能擴(kuò)散到源漏結(jié)中形成穿刺(Spiking)。最后淀積1000nm厚的Al膜，若是多層金屬工藝，此膜厚可以根據(jù)需要隨時(shí)調(diào)節(jié)。本發(fā)明適用于0.6~1.5um雙極和CMOS工藝的接觸孔金屬淀積工藝模塊，使常規(guī)工藝的孔接觸電阻由50~100歐姆降低到1~5歐姆，并且減少了一次N+孔光刻。本發(fā)明可以有效地降低了孔接觸電阻，同時(shí)有效解決A1-Si直接接觸造成的A1釘(Spiking)問(wèn)題和硅析出問(wèn)題。本發(fā)明從2005年起開始應(yīng)用于中電科技集團(tuán)第五十八研究所工藝線(無(wú)錫中微晶園電子有限公司)中。使用在0.6um-1.5um約16種工藝流程中，到目前約流片近10萬(wàn)片，N+孔/P+孔/Poly孔的接觸電阻由原先的50~100歐姆降低到1-5歐姆，沒(méi)有出現(xiàn)因?yàn)榭捉佑|電阻大而造成的圓片報(bào)廢，徹底解決了長(zhǎng)期困擾工藝線多年的孔接觸電阻大的問(wèn)題，提高了電路的品質(zhì)并為公司創(chuàng)造了較大的收益。權(quán)利要求1、降低亞微米集成電路接觸孔電阻的方法，其特征在于，第一步，清洗，用二氧化硅腐蝕液(BOE)漂30-40秒，快速?zèng)_水8-10次，甩干，BOE腐蝕速率對(duì)熱氧生長(zhǎng)的二氧化硅約為85nm/min，35秒漂掉約為43-57nm；第二步，進(jìn)行金屬淀積a、除氣，溫度300±15℃，時(shí)間55-65秒，目的去除圓片中吸附的水汽；b、Ti淀積，功率2000W±5％，淀積膜層厚度為40±10％nm；c、101TiN淀積，功率6500W±10％，淀積膜層厚度為60±10％nm；d、AL淀積，功率9000W±5％，溫度175±15℃；或者另外一種淀積方式功率2000W±5％，溫度400±15℃；淀積膜層厚度全為1000±5％nm；第三步，出片檢查，送金屬光刻工序。全文摘要本發(fā)明涉及集成電路的制造方法，具體地說(shuō)是一種降低亞微米集成電路接觸孔電阻的方法。按照本發(fā)明提供的技術(shù)方案，第一步，清洗，用二氧化硅腐蝕液(BOE)漂30-40秒，快速?zèng)_水8-10次，甩干，BOE腐蝕速率對(duì)熱氧生長(zhǎng)的二氧化硅約為85nm/min，35秒漂掉約為43-57nm；第二步，進(jìn)行金屬淀積；第三步，出片檢查，送金屬光刻工序。防止Al-Si直接接觸造成的Al穿刺問(wèn)題和硅析出問(wèn)題，從而開發(fā)一種適合于大生產(chǎn)、低成本且成品率和可靠性達(dá)到規(guī)范要求的金屬化工藝。文檔編號(hào)H01L21/768GK101159248SQ20071013550公開日2008年4月9日申請(qǐng)日期2007年11月16日優(yōu)先權(quán)日2007年11月16日發(fā)明者允劉,肖志強(qiáng),趙文彬,陳海峰申請(qǐng)人:無(wú)錫中微晶園電子有限公司