專利名稱：具有下表面溝道電荷補償區(qū)域的半導(dǎo)體器件及方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件，特別是涉及功率開關(guān)器件及其制造方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)是一種普通類型的功率開關(guān)器件。MOSFET器件包括源極區(qū)、漏極區(qū)、在源極和漏極區(qū)間延伸的溝道區(qū)、以及鄰近于溝道區(qū)設(shè)置的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括導(dǎo)電柵電極層，其鄰接于溝道區(qū)排布并通過薄電介質(zhì)層與溝道區(qū)分離。
當(dāng)MOSFET器件處于導(dǎo)通狀態(tài)時，電壓施加至柵極結(jié)構(gòu)，在源極區(qū)和漏極區(qū)之間形成了導(dǎo)電溝道區(qū)域，這樣使電流流經(jīng)器件。在截至狀態(tài)下，施加至柵極結(jié)構(gòu)的任何電壓都非常低，使得不能形成導(dǎo)電溝道，因而不會發(fā)生電流流動。在截至狀態(tài)期間，器件必須在源極和漏極區(qū)之間支持高電壓。
現(xiàn)在的高壓功率開關(guān)市場由兩個主要參數(shù)所驅(qū)動擊穿電壓(BVdss)和導(dǎo)通電阻(Rdson)。對于具體的應(yīng)用，要求最小的擊穿電壓，而實際上，設(shè)計者通?？梢詽M足BVdss的規(guī)格。然而， 這樣常常喪失了Rdson。性能中的這種折衷(trade off)對于高壓功率開關(guān)器件用戶和制造商是主要的設(shè)計挑戰(zhàn)。
近來，超結(jié)器件在提高Rdson和BVdss間的折衷方面贏得了聲望。在傳統(tǒng)的n溝道超結(jié)器件中，多個高度摻雜的擴散的n型和p型區(qū)代替了一個輕度摻雜n型外延區(qū)。在導(dǎo)通狀態(tài)下，電流流經(jīng)高度摻雜n型區(qū)，這樣降低了Rdson。在截至或者阻斷狀態(tài)下，高度摻雜n型和p型區(qū)互相耗盡或互相補償以提供高的BVdss。盡管超結(jié)器件看上去是有前途的，但是在其制造中依然存在著重大的挑戰(zhàn)。
目前高壓功率開關(guān)產(chǎn)品的另一個問題是它們通常要求大的輸入(如柵極或控制電極)電荷，用于從一個狀態(tài)切換到另一個狀態(tài)。除別的以外，這樣的要求在外圍控制電路上設(shè)置了額外的負擔(dān)。
因此，需要一種高壓功率開關(guān)器件結(jié)構(gòu)及制造方法，提供低Rdson、高BVdss，并降低輸入電荷。


圖1說明了根據(jù)本發(fā)明的半導(dǎo)體器件的放大的部分截面圖；圖2-11說明了在制造的各個階段中圖1的半導(dǎo)體器件的放大的部分截面圖；圖12說明了根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體器件的一部分的高度放大的部分截面圖；以及圖13說明了根據(jù)本發(fā)明的再一實施例的半導(dǎo)體器件的一部分的高度放大的部分截面圖。
為了說明的清楚和簡單，圖中的元件不一定按照比例，并且在不同的圖中相同的參考號代表相同的元件。此外，為了說明簡要，省略了眾所周知的步驟和元件的說明和細節(jié)。本文中使用的載流電極是指器件的一個單元，其承載通過器件的電流，例如，MOS晶體管的源極或漏極、或雙極晶體管的發(fā)射極或集電極、或二極管的陰極或陽極，控制電極是指器件的一個單元，其控制通過器件的電流，例如，MOS晶體管的柵極或者雙極晶體管的基極。雖然本文中把器件解釋為確定的N溝道或P溝道器件，本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，根據(jù)本發(fā)明，互補的器件也是可以的。為了附圖的清晰，將器件結(jié)構(gòu)的摻雜區(qū)描述為通常具有直線邊緣和精確角度的拐角。然而，本領(lǐng)域的技術(shù)人員了解，因為雜質(zhì)的擴散和活動，摻雜區(qū)的邊緣通常并不是直線而且拐角也不是精確的角度。
此外，本發(fā)明的器件可以實施單體設(shè)計(cellular design)(其中主體區(qū)(body region)是多個單體區(qū)域)或單個主體設(shè)計(其中主體區(qū)由單個區(qū)域以伸長模式組成，通常是以盤旋的模式)。然而，全文中為了容易理解，將本發(fā)明的器件描述為單體設(shè)計。應(yīng)該理解，本發(fā)明既包括單體設(shè)計和又包括單個主體設(shè)計。
具體實施例方式圖1顯示了根據(jù)本發(fā)明的一個實施例的絕緣柵場效應(yīng)晶體管(IGFET)、MOSFET、超結(jié)器件、或開關(guān)器件或單元10的部分截面圖。作為例子，在很多這樣的器件中，器件10與邏輯和/或其它的元件集成在半導(dǎo)體芯片中作為功率集成電路的一部分?？蛇x地，在很多這樣的器件中，器件10集成在一起以形成分立的晶體管器件。
器件10包括半導(dǎo)體材料區(qū)11，其包括諸如具有電阻系數(shù)在大約0.001至大約0.005歐姆/厘米范圍內(nèi)的n型硅襯底12，并可以摻雜砷。在示出的實施例中，襯底12為器件10提供漏極區(qū)，其連接至導(dǎo)電層13。半導(dǎo)體層14形成在襯底12中或襯底12上，根據(jù)本發(fā)明，其是n型或p型，并充分地輕度摻雜以不影響上述溝道補償區(qū)中的電荷平衡。在一個實施例中，采用傳統(tǒng)的外延生長技術(shù)形成層14。在適于600伏特器件的實施例中，層14以摻雜濃度為大約1.0×1013原子/立方厘米至大約1.0×1014原子/立方厘米摻雜為n型或p型，并具有大約40微米至大約60微米數(shù)量級的厚度。根據(jù)器件10期望的BVdss率增加或減小層14的厚度。在可選的實施例中，由于半導(dǎo)體層14具有接近于襯底12的較高的摻雜濃度，并且為了其厚度的平衡，摻雜濃度逐步地或突然地轉(zhuǎn)變?yōu)榈蜐舛?，因而半?dǎo)體層14包含分層的摻雜外觀。也可以將其它的材料用于半導(dǎo)體材料11的主體或其中的部分，其包括硅-鍺、硅-鍺-碳、碳摻雜的硅、III-V族材料或類似物。
根據(jù)本發(fā)明，器件10還包括形成在半導(dǎo)體材料11區(qū)域中的填充溝道結(jié)構(gòu)或結(jié)構(gòu)510。填充溝道結(jié)構(gòu)510包括超結(jié)部分、下表面電荷補償部分、或補償部分22、以及覆蓋于補償部分22之上的控制部分或柵極控制部分511。補償部分22包括間隔開的下表面填充溝道、半導(dǎo)體材料填充溝道、外延填充區(qū)或溝道、電荷補償溝道區(qū)、深溝道電荷補償區(qū)、電荷補償填充溝道、電荷補償部分或電荷補償區(qū)22。部分22包括多個層或半導(dǎo)體材料的多個層(其包括相反導(dǎo)電類型的層)，其優(yōu)選地由本征或緩沖半導(dǎo)體層或多個本征或緩沖半導(dǎo)體層分開。除了別的以外，該本征層用作防止或減小相反導(dǎo)電類型層(例如，兩種電荷層)的混雜，該混雜被認為在導(dǎo)通狀態(tài)下消極地影響器件10的導(dǎo)電效率。如本文中使用的，電荷補償通常指相反導(dǎo)電類型層的整體電荷基本平衡或相等。
在一個實施例中，補償部分22包括采用單晶(即，非多晶的)外延生長技術(shù)形成的半導(dǎo)體材料的多個層或疊層(stackedlayer)，并且這些層終止或結(jié)束在主表面18下的一段距離181。例如，補償部分22包括p型層23，其形成在與半導(dǎo)體材料11的主體鄰近的表面或溝道壁上、或其之上、或與其鄰接。本征半導(dǎo)體或緩沖層24形成在p型層23表面上、或表面之上、或與其鄰接，n型層26形成在本征半導(dǎo)體層24表面上、或表面之上、或與其鄰接，本征半導(dǎo)體或緩沖層27形成在n型層26表面上、或表面之上、或與其鄰接形成。除了別的之外，本征層24用作防止或減小來自層23和26的摻雜物的混和，如先前所述，其改善了器件10的導(dǎo)電效率。除了別的之外，本征層27用作填充或部分地填充溝道。對于n溝道器件并根據(jù)本發(fā)明，當(dāng)器件10處于導(dǎo)通狀態(tài)時，n型層26提供從溝道至漏極的主要的垂直低電阻電流通路。當(dāng)器件10處于截至狀態(tài)時，p型層23和n型層26根據(jù)本發(fā)明互相補償以提供增加的BVdss特性。應(yīng)該理解，可以使用另外的n型和p型層，并且優(yōu)選地，由另外的本征或緩沖層分離。在如圖1所示可選的實施例中，覆蓋于最外部之上形成電介質(zhì)層28(例如層26和27)。在一個實施例中，電介質(zhì)層28填充補償部分22中所有剩余空間。在另一實施例中，電介質(zhì)層28僅僅部分地填充部分22余留的所有剩余空間，諸如空氣隙(air gap)。作為實施例，電介質(zhì)層28包括氧化物或氮化物或其結(jié)合。在另一實施例中，電介質(zhì)層28包括頂上蓋有多晶硅薄層的薄的熱氧化物，其跟隨有沉積的TEOS層。應(yīng)該看到，在一些應(yīng)用中，頂上蓋有多晶硅的薄氧化物降低了來自沉積氧化物的切向應(yīng)力，從而改善了器件的性能。還應(yīng)該理解，在熱處理期間，來自層26和23的n型和p型摻雜擴散進了緩沖層，不同的緩沖層可以或可以不出現(xiàn)在最終的器件中。然而，在被沉積或形成時，緩沖層24和/或27具有比層23和26低的摻雜濃度。
作為例子，每個p型層23和n型層26具有大約9.0×1016至大約3.0×1016原子/立方厘米數(shù)量級的摻雜濃度，并且每個分別具有大約0.1微米至大約0.2微米的厚度。在一個實施例中，本征半導(dǎo)體或緩沖層24和27是未摻雜的或具有小于大約1.0×1014原子/立方厘米摻雜濃度的極輕度摻雜的p型，并且每個具有大約0.5微米至大約1.0微米的厚度。如果沒有采用電介質(zhì)層28，則調(diào)整層27的厚度，以便諸如滿足沉積層之間的溝道平衡。
根據(jù)本發(fā)明，將來自p型層23的摻雜擴散進半導(dǎo)體層14以形成p型區(qū)，或橫向地摻雜或擴散以下描述的主體區(qū)31下的區(qū)域231(虛線表示)。從鄰接的補償部分22橫向擴散的p型區(qū)231可以完全地合并在一起，或可以如圖1示出的不完全地合并，使得半導(dǎo)體14的一部分仍然出現(xiàn)在完成的器件中。換句話說，鄰接的橫向擴散區(qū)231之間的實際的擴散距離是可以變化的。
根據(jù)本發(fā)明，在一個實施例中，擴散區(qū)231包括與半導(dǎo)體層14的導(dǎo)電類型相反的導(dǎo)電類型。該實施例提供了一種獨特的結(jié)構(gòu)，其中有源器件結(jié)構(gòu)和邊緣終端結(jié)構(gòu)(未示出)都形成在相同的層(例如層14)中，但是因為橫向擴散區(qū)231，該有源器件(例如器件10)在p型層中，并且邊緣終端結(jié)構(gòu)形成在與補償部分22橫向分離的n型層14中。
盡管未示出，但是應(yīng)該理解，在器件10形成期間，來自高摻雜襯底12的n型摻雜擴散進補償區(qū)22中較低的部分，使得在襯底12中的補償區(qū)22的那些部分變成更高摻雜的n型。
溝道柵極結(jié)構(gòu)或控制部分511包括控制電極或柵極或者導(dǎo)電層或區(qū)57，其在溝道區(qū)的垂直的側(cè)壁上由柵極電介質(zhì)層、區(qū)或材料43分開。在一個實施例中，柵極電介質(zhì)層43包括二氧化硅，并且具有大約0.005微米至0.1微米的厚度。在可選的實施例中，柵極電介質(zhì)層43包括氮化硅、五氧化二鉭、二氧化鈦、鈦酸鍶鋇、或包括有硅、氧或類似物的其化合物。導(dǎo)電柵極區(qū)57包括諸如n型多晶硅，并且厚度是大約0.3微米至大約0.5微米。
根據(jù)本發(fā)明的一個實施例，可選的厚電介質(zhì)層431將柵極導(dǎo)電區(qū)57與下表面溝道補償區(qū)22分開或隔離或絕緣。在該實施例中，電介質(zhì)層431比電介質(zhì)層43厚。作為例子，電介質(zhì)層431包括大約0.1微米至大約0.2微米的熱氧化物。在可選的實施例中，柵極電介質(zhì)層43用于將柵極導(dǎo)電區(qū)57從下表面溝道補償區(qū)22中隔離。
主體或摻雜區(qū)31在溝道柵極結(jié)構(gòu)510之間并接近于或鄰近于或鄰接溝道柵極結(jié)構(gòu)510而形成在半導(dǎo)體層14中，并自半導(dǎo)體材料11的主體的主表面18延伸。在一個實施例中，主體區(qū)31包括p型導(dǎo)電性，并且具有適于形成反型層的摻雜濃度，當(dāng)如以下所述適當(dāng)偏置柵極結(jié)構(gòu)510時，該反型層像器件10的導(dǎo)電溝道45那樣工作。主體區(qū)31從主表面18延伸為大約1.0至大約5.0微米的深度。n型源極區(qū)33形成在接近或鄰近、或鄰接于溝道柵極結(jié)構(gòu)510的主體區(qū)31中。在一個實施例中，源極區(qū)33自主表面18延伸為大約0.2至大約0.5微米的深度。一個或多個p型主體接觸區(qū)36形成在部分地位于源極區(qū)33中和/或位于源極區(qū)33之下的主體區(qū)31中。主體接觸區(qū)36設(shè)置成向主體區(qū)31提供較低的接觸電阻，并降低源極區(qū)33下的主體區(qū)31的薄層(sheet)電阻，其抑制了寄生雙極效應(yīng)。
根據(jù)本發(fā)明，器件10還包括n型溝道連接、或漏極外延區(qū)32，其設(shè)置成將溝道區(qū)45電連接至下表面溝道補償區(qū)22。在一個實施例中并如圖1所示，溝道連接區(qū)32形成在主體區(qū)31下并鄰接主體區(qū)31。溝道連接區(qū)32還鄰接層23和24的上表面或部分，以便在器件10工作時，在源極區(qū)33和層24間提供傳導(dǎo)通路。
層間電介質(zhì)區(qū)48覆蓋于主表面18之上形成，并且包括諸如覆蓋于導(dǎo)電柵極區(qū)57之上形成的第一電介質(zhì)層51和覆蓋第一電介質(zhì)層51之上形成的第二電介質(zhì)層61。作為例子，電介質(zhì)層51包括二氧化硅，以及具有大約0.02微米至大約0.05微米的厚度。電介質(zhì)層61包括諸如沉積的氧化物，以及具有大約0.4微米至大約1.0微米的厚度。
開口形成在層間電介質(zhì)層區(qū)48中，以便向源極接觸層63提供器件10的接觸。如示，主表面18的一部分被蝕刻，使得源極接觸層63與源極區(qū)33和主體區(qū)36都進行接觸。在一個實施例中，源極接觸層63包括鈦/氮化鈦阻擋層和覆蓋于阻擋層之上形成的硅鋁合金或類似物。漏極接觸層13形成在半導(dǎo)體材料11區(qū)域的相反表面上，并且包括例如可軟焊的金屬結(jié)構(gòu)，諸如，鈦鎳銀合金、鉻鎳金合金或類似物。
器件10的工作進程如下，假定源極終端63在0伏特的電壓VS下工作，柵極區(qū)57接收控制電壓VG＝5.0伏特，其大于器件10的導(dǎo)電門限，并且漏極終端13在漏極電壓VD＝5.0伏特下工作。VG和VS的值引起主體區(qū)31在柵極區(qū)57下反轉(zhuǎn)，以形成溝道45，其將源極區(qū)33電連接至溝道連接區(qū)32。器件電流ID從漏極終端13流出并且途經(jīng)n型層26、溝道連接區(qū)32、溝道45、源極區(qū)33到達源極終端63。因此，電流ID垂直地流經(jīng)n型層26以產(chǎn)生低電阻。在一個實施例中，ID＝1.0安培。為了將器件10切換為截至狀態(tài)，將小于器件的導(dǎo)電門限的控制電壓VG施加到柵極區(qū)57(例如VG＜5.0伏特)。這樣移去了溝道45，ID不再流經(jīng)器件10。在截至狀態(tài)下，來自主阻擋結(jié)的損耗區(qū)延展，n型層26和p型層23彼此互相補償，這樣增強了BVdss。
現(xiàn)在轉(zhuǎn)向圖2-9，描述根據(jù)本發(fā)明的用于形成器件10的工藝。圖2示出了制造初期器件10的放大的部分截面圖。結(jié)合上述圖1，提供了半導(dǎo)體材料11的主體的材料特性的例子。在初期步驟中，第一電介質(zhì)層40形成在主表面18上，并且包括諸如大約0.05微米至大約0.1微米厚的二氧化硅。隨后，標準的光刻步驟用于為p型主體區(qū)31和邊緣終端結(jié)構(gòu)(未示出)設(shè)置開口。p型主體區(qū)31選擇性地通過電介質(zhì)層40形成在半導(dǎo)體層14中。在適合600伏特器件的實施例中，將硼以大約1.0×1013原子/立方厘米的用量注入并以大約160千電子伏特的注入能量形成區(qū)域31。接著，覆蓋于第一電介質(zhì)層40之上形成包括諸如與第一電介質(zhì)層40不同材料的第二電介質(zhì)層44。作為例子，當(dāng)?shù)谝浑娊橘|(zhì)層40包括二氧化硅時，第二電介質(zhì)層44包括氮化硅。在一個實施例中，第二電介質(zhì)層44包括大約0.2微米的氮化硅，并且采用傳統(tǒng)的沉積技術(shù)形成。接著，對注入的p型摻雜進行加熱以將摻雜擴散到期望的深度來形成區(qū)域31。作為例子，主體區(qū)31具有大約3.0至大約5.0微米的深度。
圖3示出了在制造的后續(xù)階段中器件10的放大的部分截面圖。硬掩模層71形成在主表面18上，并圖樣化以形成通過用來暴露一部分主表面18的第一電介質(zhì)層40、硬掩模層71、以及第二電介質(zhì)層44的開口72。作為例子，硬掩模層71包括大約1.0微米的沉積氧化物。作為例子，開口72具有大約3.0微米至大約5.0微米數(shù)量級的寬度74。接著，通過半導(dǎo)體層14形成溝道122。在一個實施例中，溝道122延伸進襯底12中的至少一部分。溝道122的深度由半導(dǎo)體層14的厚度決定，該厚度是BVdss的函數(shù)。在一個實施例中，以基于氟或氯的化學(xué)反應(yīng)來蝕刻的晶圓深層深蝕刻機(Deep Reactive IonEtching，DRIE)用于形成溝道122。對于DRIE蝕刻可以利用幾種技術(shù)，包括低溫高密度等離子體、或Bosch DIRE工藝。在一個實施例中，溝道122具有基本垂直的側(cè)壁。在可選的實施例中，溝道122具有錐形，其中溝道較低表面處的溝道寬度小于寬度74。盡管溝道122敘述為復(fù)數(shù)，應(yīng)該理解，溝道122可以是單個連續(xù)的溝道或連接的溝道陣。可選地，溝道122可以是具有封閉端并與半導(dǎo)體材料11的主體的部分分開的多個單個的溝道。
圖4示出了在處理的進一步階段的器件10的放大的部分截面圖。此時，如形成填充溝道或下表面電荷補償區(qū)22的第一階段那樣，半導(dǎo)體材料層形成、生長、或沉積在溝道122中。在一個實施例中，單晶半導(dǎo)體外延生長技術(shù)被用于填充溝道122。換句話說，將單晶半導(dǎo)體層生長在溝道122中。
在第一步驟中，薄熱氧化物(未示出)形成在溝道122的側(cè)壁上以去除由DRIE步驟引起的任何表面損傷。接著采用傳統(tǒng)的等向性蝕刻技術(shù)(例如，10∶1濕氧化剝除)去除該薄熱氧化物。下一步，將半導(dǎo)體材料11的主體放置進外延生長器(epitaxial growthreactor)中，并如外延生長處理的第一步那樣進行預(yù)清潔。當(dāng)硅是用于填充層(例如層23、24、26、以及27)的選定的半導(dǎo)體材料時，諸如SiHCl3、SiH2Cl2、SiH4、或Si2H6的硅氣體源適于形成那些層。在所示實施例中，覆蓋層生長(即，除了生長在溝道122之外，層還生長在主表面18上)。在可選的實施例中，選擇性的外延生長技術(shù)用于形成層23、24、26、以及27，使得那些層不覆蓋于主表面18形成，而僅在溝道122中形成。
P型層23首先沿著溝道122的表面生長，以硼作合適的摻雜源。作為例子，p型層23具有大約3.0×1016至大約9.0×1016原子/立方厘米數(shù)量級的摻雜濃度以及大約0.1微米至大約0.3微米的厚度。如圖4所示，在任選的實施例中，覆蓋于p型層23之上形成本征層233，并且具有大約0.1至大約0.2微米的厚度。接著，將覆蓋層(cappinglayer)234形成在層233上，并且包括諸如大約0.05微米的熱氧化物和大約0.1微米的氮化物。下一步，首先將器件10加熱以將來自層23的p型摻雜橫向地擴散進半導(dǎo)體層14中，以便橫向地形成擴散p型區(qū)231。層234設(shè)置成在加熱步驟期間覆蓋p型層23以防止摻雜自層23向外擴散。同樣，在加熱步驟期間，來自襯底12的n型摻雜擴散進層23的部分1200中，使部分1200轉(zhuǎn)變?yōu)閚型。進一步地，層23中的p型摻雜擴散進本征層233中，使本征層233轉(zhuǎn)變?yōu)閜型層23，在圖5-12中其示為連續(xù)層23。在加熱處理步驟之后，去除覆蓋層234。
現(xiàn)在轉(zhuǎn)向圖5，本征或緩沖層24覆蓋于p型層23上生長，并且是未摻雜的或以小于大約2.0×1014原子/立方厘米的摻雜濃度輕摻雜的p型。層24具有大約0.5微米至大約1.5微米的厚度。接著，n型層26覆蓋于層24上生長，磷、砷、銻摻雜源是適合的。在一個實施例中，n型層26具有大約3.0×1016至大約9.0×1016原子/立方厘米數(shù)量級的摻雜濃度以及大約0.1微米至大約0.3微米的厚度。接著，將本征或緩沖層27覆蓋于n型層26上生長，并且是未摻雜的(不包括那些通常出現(xiàn)在之前的生長步驟后剩余在反應(yīng)器的殘留摻雜氣體和/或硅源材料中的痕量雜質(zhì)(trace impurity))或以小于大約2.0×1014原子/立方厘米的摻雜濃度輕摻雜的n型。層27具有大約0.1微米至大約0.3微米的厚度。下一步，將薄的濕氧化物生長在繼之以電介質(zhì)層28的結(jié)構(gòu)的層27上，其包括諸如具有厚度適于填充溝道122的沉積氧化物。在一個實施例中，采用多個步驟形成電介質(zhì)層28，在沉積步驟之間的回蝕或平坦化步驟確保溝道122被填充至期望的水平。應(yīng)該理解，層23、24、26、27以及28的厚度可以根據(jù)溝道122的寬度進行調(diào)整。
圖6示出了將層28、27、26、24、23平坦化和向下凹進主表面18以形成下表面填充溝道補償區(qū)18或補償部分22之后，制造的更進一步階段中的器件10的放大的部分截面圖。在一個實施例中，層28、27、25、24以及23凹進了一段距離181，該距離大于主體區(qū)131的深度。作為例子，用回蝕來平坦化和使這些層凹進去。作為例子，可以采用具有基于氟和氯的化學(xué)反應(yīng)的干蝕技術(shù)來蝕刻層。在一個實施例中，首先將多晶硅層和光刻膠層覆蓋在電介質(zhì)層28之上形成，接著采用第二電介質(zhì)層44作為停止層保護主表面18的部分，將這些層回蝕或平坦化。在一個實施例中，如圖6所示，蝕刻側(cè)壁228的部分以側(cè)面地凹進在電介質(zhì)層40的部分229之下，使得溝道122的上部分寬于包括層23、24、26、27以及28的較低部分，除了別的以外，這些層提供下述溝道連接區(qū)32的增強的排列。
圖7示出了在額外的處理后的器件10的放大的部分截面圖。電介質(zhì)層113形成在包括層23、24、26、以及27的上表面的溝道122的暴露的表面上。作為例子，電介質(zhì)層包括大約0.1微米的熱氧化物。接著，鄰接層23和24以及主體區(qū)32形成溝道連接區(qū)32。作為例子，采用具有諸如磷的n型摻雜的離子注入形成溝道連接區(qū)32。大約1.0×1013原子/立方厘米至大約1.0×1014原子/立方厘米的注入劑量和大約120千電子伏特至大約150千電子伏特的注入能量適于本發(fā)明的一個實施例。在一個實施例中，采用角注入設(shè)置主體區(qū)31下的摻雜的橫向滲透。在注入步驟之后，采用傳統(tǒng)技術(shù)去除電介質(zhì)層113。
圖8示出了在進一步處理后的器件10的放大的部分截面圖。柵極電介質(zhì)層43覆蓋于連接區(qū)32和溝道122的暴露的表面而形成。在一個實施例中，柵極電介質(zhì)層43包括二氧化硅，并具有大約0.05微米至0.1微米的厚度。當(dāng)采用可選的厚電介質(zhì)層431時，下列描述與圖8一起示出了一種方法。在形成柵極電介質(zhì)層43之后，覆蓋在柵極電介質(zhì)層43之上形成厚度大約0.05微米的多晶硅層。接著蝕刻多晶硅層以形成沿著溝道122的上側(cè)壁中的聚乙烯間隔333并且可選地向下凹進的電介質(zhì)層44。接著，覆蓋在柵極電介質(zhì)層43和間隔333之上形成電介質(zhì)層。作為例子，電介質(zhì)層包括大約0.05微米的氮化硅，其接著被蝕刻以形成鄰接聚乙烯333和電介質(zhì)層40和44的氮化物間隔334。下一步，在間隔334之間的溝道連接區(qū)32上生長電介質(zhì)層431(在圖9中示出)。作為例子，電介質(zhì)層431包括大約0.1至大約0.2微米的熱氧化物。接著，去除氮化物間隔334和聚乙烯間隔333。
圖9示出了在進一步處理后的器件10的放大的截面圖。覆蓋在柵極電介質(zhì)層43之上沉積了諸如摻雜的多晶硅層的導(dǎo)電層，并將其圖樣化以形成下表面溝道補償區(qū)22之上的溝道122中的柵極導(dǎo)電區(qū)57。例如，柵極導(dǎo)電區(qū)57包括大約X微米的磷摻雜的多晶硅。在一個實施例中，在蝕刻前對柵極導(dǎo)電區(qū)57進行退火。柵極導(dǎo)電區(qū)57和柵極電介質(zhì)區(qū)43形成填充溝道結(jié)構(gòu)510的控制部分511。在一個實施例中，此時采用傳統(tǒng)的技術(shù)去除電介質(zhì)層40。
圖10示出了在制造的另一階段時的器件10的放大的部分截面圖。覆蓋在主表面18之上沉積電介質(zhì)層51。作為例子，層51包括厚度在大約0.02微米至0.07微米數(shù)量級的薄氧化物層。下一步，使用常規(guī)的光刻步驟為源極區(qū)33設(shè)置開口。作為例子，使用具有80千電子伏特注入能量的3.0×1015原子/立方厘米的磷注入劑量形成源極區(qū)33。接著，除去用于形成源極區(qū)33的諸如光刻膠的掩模材料。
圖11示出了在額外處理后的器件10的放大的部分截面圖。覆蓋在主表面18之上形成鈍化或電介質(zhì)層61。作為例子，層61包括沉積氧化物并具有大約0.5微米至大約1.0微米的厚度。采用接觸光刻步驟形成開口91，以暴露源極區(qū)33之上的主表面18的部分。采用可選的等向性蝕刻拓寬如圖11所示的靠近層61的外表面的開口91。接著，使主表面18暴露在蝕刻劑中，所述蝕刻劑中在從半導(dǎo)體層14中去除材料以形成凹進區(qū)99。下一步，通過開口91和凹進區(qū)99形成主體接觸區(qū)36。在一個實施例中，使用一系列的注入或一連串的注入，使得主體接觸區(qū)36包括如圖12所示的多個區(qū)。在一個實施例中，采用三種硼注入增加注入能量，以設(shè)置如圖12所示的錐形。換句話說，高的離子注入能量提供較深較寬的區(qū)域，而低的離子注入能量提供較淺較窄的區(qū)域。作為例子，使用劑量為大約1.0×1014原子/立方厘米至大約1.0×1015原子/立方厘米并且能量為大約200千電子伏特的第一種硼注入，接著使用劑量為大約1.0×1014原子/立方厘米至大約1.0×1015原子/立方厘米并且能量為100千電子伏特的第二種硼注入，然后，使用劑量為大約1.0×1014原子/立方厘米至大約1.0×1015原子/立方厘米并且能量為25-30千電子伏特的第三種硼注入，進而形成了區(qū)域36。在可選的方法中，采用傳統(tǒng)掩模技術(shù)，在電介質(zhì)層61構(gòu)成之前，形成主體接觸區(qū)36。隨后形成并圖樣化電介質(zhì)層61。
在形成主體接觸區(qū)36之后，覆蓋在主表面18之上形成源極接觸或?qū)щ妼?3。作為例子，形成阻擋層結(jié)構(gòu)，比如繼之以包括鋁或鋁合金的層的鈦/氮化鈦。接著采用常規(guī)光刻和蝕刻技術(shù)圖樣化導(dǎo)電層，以形成如圖1所示的源極接觸層63。在一個實施例中，使用最終的鈍化層覆蓋于源極接觸層63之上，最終的鈍化層還包括沉積的氧化物、沉積的氮化物或其化合物。接著，使器件10變薄，并且結(jié)合圖1所示并進一步所描述的，接觸襯底12形成漏極接觸層13。
圖12顯示了根據(jù)本發(fā)明的另一實施例的具有下表面填充補償溝道區(qū)222的半導(dǎo)體器件100的高度放大的部分截面圖。半導(dǎo)體材料11的主體包括n型襯底12和n型緩沖層114，所述n型緩沖層114具有比襯底12低的摻雜濃度(例如大約20-34歐姆/厘米)以及大約10微米至大約20微米的厚度，除此之外，器件100類似于器件10。同樣，在器件100中，下表面填充溝道補償區(qū)域或部分222并不貫通緩沖層114的整個通道。在這個實施例中，在蝕刻溝道122之后，將n型摻雜通過溝道122的較低表面引入，以形成鄰近溝道122的較低表面的n+區(qū)223，其用作反向摻雜(counter-dope)p型層23以將填充溝道222電連接至緩沖外延層114。該實施例適于制造采用相同填充溝道處理的各種擊穿電壓器件。此實施例適于利用相同的填充溝道技術(shù)來制造各種擊穿電壓的器件。接著采用不同的襯底摻雜濃度和厚度獲得各種擊穿電壓，其中連接區(qū)223的深度和厚度可以相應(yīng)地調(diào)整。另外，示出的器件100沒有厚的電介質(zhì)層或區(qū)431。在這個實施例中，柵極電介質(zhì)層43將柵極導(dǎo)電層57與溝道連接區(qū)32分離。應(yīng)該理解，厚電介質(zhì)層431最好和器件100一起使用。
圖13顯示了根據(jù)本發(fā)明的再一實施例的具有填充補償溝道區(qū)的半導(dǎo)體器件110的一部分的高度放大的部分截面圖。在p型層23被沉積后，沿著溝道122的底部部分146的p型層23部分被去除，以在襯底12和n型層26間提供增強的導(dǎo)電通路之外，除此之外，器件110類似于器件10。
總之，一種新的開關(guān)結(jié)構(gòu)具有填充溝道結(jié)構(gòu)，該溝道結(jié)構(gòu)包括下表面電荷補償區(qū)和覆蓋在補償區(qū)之上的控制區(qū)。在一個實施例中，當(dāng)器件工作時，溝道連接區(qū)用于將器件的源極區(qū)或載流電極電連接至下表面電荷補償區(qū)。
盡管已經(jīng)參照其具體實施例描述并說明了本發(fā)明，但不意味著本發(fā)明限于這些說明性的實施例。本領(lǐng)域的技術(shù)人員應(yīng)該認識到，不偏離于本發(fā)明的主旨可進行修改和變化。因此，這意味著本發(fā)明包括了在所附權(quán)利要求范圍內(nèi)的所有這樣的變化和修改。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括半導(dǎo)體材料區(qū)，其具有第一主表面；主體區(qū)，其形成在所述半導(dǎo)體材料區(qū)中；源極區(qū)，其形成在所述主體區(qū)中；溝道柵極結(jié)構(gòu)，其包括柵極導(dǎo)電層，所述柵極導(dǎo)電層由柵極電介質(zhì)層與所述溝道的側(cè)壁分開，其中，所述主體區(qū)和源極區(qū)鄰近所述溝道柵極結(jié)構(gòu)，并且其中，所述溝道柵極結(jié)構(gòu)設(shè)置成當(dāng)所述半導(dǎo)體器件工作時，控制所述主體區(qū)中的溝道；以及下表面溝道補償區(qū)，其形成在鄰接所述溝道柵極結(jié)構(gòu)的低的表面的所述半導(dǎo)體材料區(qū)中，其中，所述下表面溝道補償區(qū)包括多個相反導(dǎo)電類型半導(dǎo)體層。
2.如權(quán)利要求1所述的器件，還包括溝道連接區(qū)，所述溝道連接區(qū)形成在所述半導(dǎo)體材料區(qū)中，并設(shè)置成將所述溝道電連接至所述下表面溝道補償區(qū)。
3.如權(quán)利要求1所述的器件，其中，所述下表面溝道補償區(qū)填充有多個單晶外延層，包括第一導(dǎo)電類型的第一層，其覆蓋于所述溝道的側(cè)壁和低的表面之上形成；以及第二和相反導(dǎo)電類型的第二層，其覆蓋于所述第一層之上形成。
4.如權(quán)利要求3所述的器件，還包括覆蓋于所述第二層之上的電介質(zhì)區(qū)。
5.如權(quán)利要求4所述的器件，其中，所述電介質(zhì)區(qū)包括覆蓋于所述第二層之上的熱氧化物層、覆蓋于所述熱氧化物層之上的多晶硅層、以及覆蓋于所述多晶硅層之上的沉積的氧化物。
6.一種形成半導(dǎo)體器件的方法，其包括以下步驟設(shè)置具有第一主表面的半導(dǎo)體材料區(qū)；在自所述第一主表面延伸的所述半導(dǎo)體材料區(qū)中形成溝道；在所述溝道中形成多個半導(dǎo)體層，所述半導(dǎo)體層包括至少兩個相反導(dǎo)電類型半導(dǎo)體層以及至少一個緩沖層，所述緩沖層將所述至少兩個相反導(dǎo)電類型半導(dǎo)體層分開以形成填充溝道補償區(qū)，其中，所述緩沖層在組成上具有低于所述至少兩個相反導(dǎo)電類型半導(dǎo)體層的摻雜濃度；去除所述多個半導(dǎo)體層的部分，使得所述多個半導(dǎo)體層殘留的部分凹進所述第一主表面之下，以在所述溝道的低的部分上形成下表面填充溝道補償區(qū)；覆蓋于所述下表面填充溝道補償區(qū)之上，在所述溝道的上部中形成控制電極；在所述半導(dǎo)體材料區(qū)中形成主體區(qū)，其中，所述控制電極設(shè)置成在所述器件工作時，在主體區(qū)中建立溝道；以及在所述主體區(qū)中形成源極區(qū)。
7.如權(quán)利要求6所述的方法，其中，所述形成所述多個半導(dǎo)體層的步驟包括以下步驟形成覆蓋于所述溝道側(cè)壁和低的表面之上的第一導(dǎo)電類型的第一層；形成覆蓋于所述第一層之上的第一緩沖層；形成覆蓋于所述緩沖層之上的第二導(dǎo)電類型的第二層；形成覆蓋于所述第二層之上的第二緩沖層，其中，所述第一和第二緩沖層在組成上具有低于所述第一和第二層的摻雜濃度；以及用電介質(zhì)材料填充所述溝道的殘余部分。
8.如權(quán)利要求7所述的方法，還包括以下步驟在形成所述第一緩沖層之前，在所述第一層上形成覆蓋層；將摻雜從所述第一層中擴散進所述半導(dǎo)體材料區(qū)中，以形成所述第一導(dǎo)電類型的第二摻雜區(qū)；以及去除所述覆蓋層。
9.如權(quán)利要求6所述的方法，其中，所述形成所述控制電極的步驟包括以下步驟覆蓋于所述溝道側(cè)壁以及所述下表面填充溝道補償區(qū)的上表面之上形成柵極電介質(zhì)層；以及覆蓋于所述柵極電介質(zhì)層之上形成導(dǎo)電層。
10.一種半導(dǎo)體器件，其包括半導(dǎo)體材料區(qū)，其具有第一主表面；填充溝道結(jié)構(gòu)，其形成在所述半導(dǎo)體材料區(qū)中，包括電荷補償部分，其凹進所述第一主表面之下，其中，所述電荷補償部分包括第一導(dǎo)電類型的第一層以及覆蓋于所述第一層之上的第二導(dǎo)電類型的第二層；以及控制部分，其覆蓋于所述電荷補償部分之上形成；所述第一導(dǎo)電類型的主體部分，其形成在鄰接所述填充溝道結(jié)構(gòu)的所述半導(dǎo)體材料區(qū)中，其中，所述控制部分設(shè)置成在所述器件工作時，在所述主體區(qū)中產(chǎn)生溝道；以及所述第二導(dǎo)電類型的第一摻雜區(qū)，其形成在所述半導(dǎo)體材料區(qū)中，并且設(shè)置成在所述器件工作時，將所述溝道電連接至所述電荷補償部分。
全文摘要
具有下表面溝道電荷補償區(qū)域的半導(dǎo)體器件及方法。在一個實施例中，形成半導(dǎo)體器件，其具有接近器件溝道區(qū)的下表面電荷補償區(qū)。電荷補償溝道包括至少兩個相反導(dǎo)電類型半導(dǎo)體層。溝道連接區(qū)域?qū)系绤^(qū)電連接到至少兩個相反導(dǎo)電類型半導(dǎo)體層中的一個。
文檔編號H01L21/336GK101083282SQ200710106369
公開日2007年12月5日 申請日期2007年5月28日 優(yōu)先權(quán)日2006年5月30日
發(fā)明者杜尚暉, 戈登·M·格里瓦納 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司