專利名稱：：管型相變存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及基于可編程電阻材料，例如相變存儲(chǔ)器材料的高密度存儲(chǔ)器器件及制造這種器件的方法。
背景技術(shù)：
：硫?qū)倩?Chalcogenide)材料廣泛用于讀寫光盤。這些材料具有至少二種固相，通常為非晶態(tài)及通常結(jié)晶態(tài)。激光脈沖用于讀寫光盤以在這些狀態(tài)之間切換及在相變后讀取材料的光學(xué)性質(zhì)。硫?qū)倩锊牧弦部梢酝ㄟ^施加電流而改變狀態(tài)。這種特性則引發(fā)了使用可編程電阻材料來形成非易失性存儲(chǔ)器電路等的興趣。目前發(fā)展的方向之一已經(jīng)朝向利用少量可編程電阻材料，尤其是在微小孔洞中的絕緣材料。揭露朝向微小孔洞發(fā)展的專利有Ovshinsky于1997年11月11日獲準(zhǔn)的美國專利No.5,687,112、發(fā)明名稱為“MultibitSingleCellMemoryElementHavingTaperedContact”的專利，Zahorik等人于1998年8月4日獲準(zhǔn)美國專利No.5,789,277、發(fā)明名稱為“MethodofMakingChalogenide[sic]MemoryDevice”的專利，Doan等人于2000年11月21日獲準(zhǔn)美國專利No.6,150,253，發(fā)明名稱為“ControlableOvionicPhase-ChangeSemiconductorMemoryDeviceandMethodofFabricatingtheSame”的專利。發(fā)明人的美國專利申請案公開No.US-2004-0026686-A1描述一種相變存儲(chǔ)器器件，其中相變元件包括位于電極/電介質(zhì)層/電極堆棧(stack)結(jié)構(gòu)上的側(cè)壁。通過使用電流使得相變材料在非晶態(tài)與結(jié)晶狀之間進(jìn)行變換來儲(chǔ)存數(shù)據(jù)。電流使材料提高溫度，并且使其發(fā)生狀態(tài)改變。非晶態(tài)變成結(jié)晶狀的變化通常是一種較低電流的操作。結(jié)晶態(tài)到非晶狀的變化，在此稱為重置(reset)，通常是一種較高的電流操作。用于使相變材料從結(jié)晶態(tài)變化成非晶狀的重置電流大小最好是越小越好?？梢酝ㄟ^縮小單元中主動(dòng)相變材料元件的尺寸的方式，來減小重置所需的重置電流值大小。相變存儲(chǔ)器器件的相關(guān)問題之一是重置操作所必需的電流大小取決于必須改變相態(tài)的相變材料體積。因此，利用標(biāo)準(zhǔn)集成電路工藝制造的單元一直被制造設(shè)備的最小特征尺寸所限。因此，必須要開發(fā)出為存儲(chǔ)器單元提供次光刻(sublithography)尺寸的技術(shù)，而該技術(shù)可能缺乏大規(guī)模高密度存儲(chǔ)器器件所需的均勻性與可靠性。因此，需要設(shè)計(jì)出一種利用可靠且可重復(fù)制造技術(shù)、以少量可編程電阻材料制造的存儲(chǔ)器單元。
發(fā)明內(nèi)容本發(fā)明包括存儲(chǔ)器器件及形成這種存儲(chǔ)器單元器件的方法，其中存儲(chǔ)器器件包括下電極，位于下電極上的填充層，從填充層上表面延伸至下電極上表面的過孔(via)，以及在過孔中由例如相變材料之類的可編程電阻材料做成的共形層(conformallayer)。共形層與下電極接觸，并沿著過孔側(cè)邊延伸至上表面，在過孔內(nèi)形成管型部分(pipe-shapedmember)。與共形層接觸的上電極重疊于填充層上。電絕緣及熱絕緣材料填滿過孔的其余部分。代表性的絕緣材料包括有基本真空的空洞或者低導(dǎo)熱性固態(tài)材料，例如二氧化硅，或?qū)嵝赃h(yuǎn)小于二氧化硅的材料。本發(fā)明還包括一種制造管型相變存儲(chǔ)器單元的方法，包括形成具有上表面的下電極，并且在下電極上形成填充層，其中過孔從填充層上表面延伸至下電極上表面。在過孔中沉積可編程電阻材料的共形層，其從下電極上表面沿著過孔側(cè)邊延伸至填充層上表面。最后，在填充層上形成與共形層接觸的上電極。在實(shí)施例中，形成下電極的步驟及形成填充層的步驟包括首先在存取器件端子上形成填充層。然后，在所述填充層中形成過孔，其穿透填充層至端子。然后在過孔內(nèi)填滿導(dǎo)體，以形成導(dǎo)電栓塞(plug)。然后將導(dǎo)體部份地從過孔移除，使得過孔中的導(dǎo)電栓塞的其余部分作為下電極，并且通過移除導(dǎo)電材料而曝露出的過孔部份作為其中沉積共形層的過孔。本發(fā)明還公開了一種包括存儲(chǔ)器陣列的集成電路，其包括多個(gè)以具有多個(gè)行和列的高密度陣列方式排列的、具有存取晶體管的存儲(chǔ)器器件。存取晶體管包括位于半導(dǎo)體襯底中的源極和漏極區(qū)域，以及沿著存儲(chǔ)器單元的行耦接到字線上的柵極。存儲(chǔ)器單元形成于集成電路的存取晶體管上的一個(gè)層內(nèi)，其中下電極與對應(yīng)存取晶體管的漏極接觸。利用金屬化層在存儲(chǔ)器器件上形成位線，其沿著陣列中的存儲(chǔ)器儲(chǔ)器單元的列與存儲(chǔ)器器件上的上電極接觸。在實(shí)施例里，二行存儲(chǔ)器單元共享源極接觸，公共源極線耦接到源極接觸并且通常經(jīng)過陣列平行地延伸至字線。本發(fā)明還提供了低重置電流的可靠的存儲(chǔ)器單元結(jié)構(gòu)，其利用標(biāo)準(zhǔn)光刻與沉積工藝制造，不需要形成次光刻圖案的特別技術(shù)。該單元結(jié)構(gòu)尤其適合于在大規(guī)模集成電路器件上與CMOS電路集成。以下詳細(xì)說明本發(fā)明的結(jié)構(gòu)與方法。本
發(fā)明內(nèi)容說明章節(jié)目的并非在于定義本發(fā)明。本發(fā)明由附帶的權(quán)利要求所定義。本發(fā)明的實(shí)施例、特征、觀點(diǎn)及優(yōu)點(diǎn)等都可以通過下列說明及附圖獲得充分了解。圖1示出了基于可編程電阻材料管型部分的存儲(chǔ)器元件的實(shí)施例的剖面圖；圖2示出了基于可編程電阻材料管型部分的存儲(chǔ)器元件的實(shí)施例的立體視圖；圖3示出了包括如圖1所示的存儲(chǔ)器元件的存儲(chǔ)器陣列的電路示意圖；圖4示出了包括管型相變存儲(chǔ)器陣列和其他電路的集成電路的方框圖；圖5示出了根據(jù)本發(fā)明的實(shí)施例的最終陣列結(jié)構(gòu)的剖面圖；圖6到13示出了管型相變存儲(chǔ)器元件的制造方法的各個(gè)階段；圖14示出了用于描述存儲(chǔ)器元件中電流及主動(dòng)區(qū)域的管型相變存儲(chǔ)器元件；以及圖15示出了管型相變存儲(chǔ)器元件的陣列的布局。主要元件符號說明10管型相變存儲(chǔ)器單元11下電極12管型部分13絕緣材料14管型部分的頂部15封閉端子36導(dǎo)橋12a內(nèi)表面28公共源極線23，24字線41，42位線50，51，52，53存取晶體管35，36管型存儲(chǔ)器單元32，33下電極部分34，37上電極部分75集成電路74其它電路60存儲(chǔ)器陣列61行解碼器62字線63列解碼器64位線65總線66感測放大器及數(shù)據(jù)輸入結(jié)構(gòu)67數(shù)據(jù)總線68供應(yīng)電壓69偏壓排列狀態(tài)機(jī)制71數(shù)據(jù)輸入線72數(shù)據(jù)輸出線100，101，102，103管型相變隨機(jī)存儲(chǔ)器單元110半導(dǎo)體襯底111，112電介質(zhì)溝道116公共源極區(qū)域(摻雜區(qū)域)115，117漏極區(qū)域(摻雜區(qū)域)113，114多晶硅字線118電介質(zhì)填充層121，120栓塞結(jié)構(gòu)(下電極)119公共源極線122，123金屬層(接觸層)124絕緣層101單元99結(jié)構(gòu)131，132，134，135栓塞130填充層上表面133金屬線(多晶硅字線)140絕緣填充層141，142，144，145過孔148可編程電阻材料共形層149絕緣填充層150管型部分的頂部151絕緣填充層200下電極210上表面201管型部分202接觸層203位線層204接口材料205，206，207重置期間的電流208，209主動(dòng)區(qū)域300接地線300301，302位線303，304位線311，312，313，314管型相變單元具體實(shí)施方式圖1示出了管型相變存儲(chǔ)器單元10的剖面示意圖。該單元包括下電極11以及管型部分12，其中管型部分12包括可編程電阻材料。管型部分12充滿絕緣材料13，該絕緣材料13優(yōu)選地具有低導(dǎo)熱性。上電極(未示出)與管型部分的頂部14電性耦接。在實(shí)施例里，管型部分具有封閉端子15，該端子與下電極11的上表面電性耦接。管型部分內(nèi)的填充材料13可包括氧化硅、氧氮化硅、氮化硅、Al2O3，其它低k值(低介電常數(shù))的電介質(zhì)材料，或ONO或SONO多層結(jié)構(gòu)?？商鎿Q地，填充材料可以包括電絕緣體，該電絕緣體包括選自由硅(Si)、鈦(Ti)、鋁(Al)、鉭(Ta)、氮N及碳(C)所組成的組中的一個(gè)或者多個(gè)元素。在優(yōu)選器件中，填充部份具低導(dǎo)熱性，小于約0.014J/cm*degK*sec。代表性的熱絕緣材料包括具有硅(Si)、碳(C)、氧(O)、氟(F)及氫(H)等的組合。做為熱絕緣覆蓋層的熱絕緣材料例如包括氧化硅(SiO2)、SiCOH、聚酰胺(polyamide)以及氟碳聚合物。作為熱絕緣覆蓋層的材料的其它實(shí)例包括氟氧化硅、硅氧烷(silsesquioxane)、聚環(huán)烯醚(polyaryleneether)、對二甲苯聚體(parylene)、氟聚合物、氟化無定型碳、金剛石類碳、多孔性氧化硅、中孔性氧化硅(mesoporoussilica)、多孔性硅氧烷、多孔性聚亞酰胺及多孔性環(huán)烯醚。在其它實(shí)施例里，熱絕緣結(jié)構(gòu)包括位于在橫跨導(dǎo)橋36上的電介質(zhì)填充材料中以提供熱絕緣作用的填充空氣的空洞。管中的單層或多層可以提供熱絕緣及電絕緣作用。在實(shí)施例中，管型部分沒有填充固態(tài)材料，而是采用上電極封閉，而留有基本抽真空的空洞，因而管型部分具有低導(dǎo)熱性的空洞。管型部分包括內(nèi)表面12a以及外表面12b，內(nèi)表面12a及外表面12b為圓筒狀。因此，內(nèi)側(cè)及外表面12a及12b可以是基本上為柱狀表面，其典型定義為由平行于固定的線移動(dòng)及與固定曲線相交的線的軌跡所描繪出的表面，其中對于圓柱體而言，固定線位于管型部分中心處而固定曲線為固定線位于其中心處的圓形。該圓柱體的內(nèi)側(cè)及外表面12a及12b由各自的、具有根據(jù)管型部分的壁厚度而不同的半徑的圓圈所定義，因此內(nèi)側(cè)及外表面12a及12b定義出管型部分的內(nèi)側(cè)及外側(cè)直徑。在管型部分的實(shí)施例中，柱體形狀具有圓形、橢圓形、矩形或不規(guī)則形的外周緣，取決于用以形成管型部分的制造技術(shù)而定。在此所述的實(shí)施例中，管型部分通過形成于開設(shè)在填充層內(nèi)的過孔的側(cè)邊上、類似過孔襯墊(liner)材料(例如氮化鈦(TiN))薄膜的沉積的薄膜，來形成鎢栓塞以達(dá)到改善鎢的黏附性的目的。因此，管型部分的壁可以非常薄，其由用于在過孔內(nèi)沉積薄膜的工藝決定。同樣地，下電極11可以包括導(dǎo)體，如過孔內(nèi)所沉積的鎢。圖2示出了圖1的單元的立體圖，其中割除部份示出了固體填充部份。圖2中管型部分為具圓形外緣形狀的圓柱體。另一個(gè)實(shí)施例中，外緣形狀基本上是方形或矩形的。通常，管型部分12的外緣形狀由管型部分12形成在其中的過孔的形狀以及形成過孔的方法決定。在此所述的管型單元10可利用標(biāo)準(zhǔn)光刻及薄膜沉積工藝制造，不需要特殊步驟形成次光刻圖案，并且同時(shí)可以實(shí)現(xiàn)非常小尺寸的單元區(qū)域，其中該單元區(qū)域?qū)嶋H上在編程期間改變其電阻系數(shù)。可編程電阻材料包括相變材料，例如Ge2Sb2Te5或其它以下所描述的材料。單元10中相變區(qū)域很小，因此，相變所需的重置電流很小。存儲(chǔ)器單元的實(shí)施例包括用于管型部分12的基于相變材料的存儲(chǔ)器材料，其包括基于硫?qū)倩锏牟牧霞捌渌牧?。硫?qū)倩锇ㄏ铝行纬稍刂芷诒砩系赩I族的部分的四種元素之中任意一種氧(O)、硫(S)、硒(Se)、以及碲(Te)。硫?qū)倩锸菍⒘驅(qū)僭嘏c更為正電性的元素或自由基結(jié)合而得到。硫?qū)倩衔锖辖鹗菍⒘驅(qū)倩衔锱c例如過渡金屬等的其它物質(zhì)結(jié)合。硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€(gè)以上的選自元素周期表第六欄的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖辖鸢ㄏ铝性刂幸粋€(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。許多以相變?yōu)榛A(chǔ)的存儲(chǔ)器材料已經(jīng)在技術(shù)文件中進(jìn)行了描述，包括下列合金Ga/Sb，In/Sb，In/Se，Sb/Te，Ge/Te，Ge/Sb/Te，In/Sb/Te，Ga/Se/Te，Sn/Sb/Te，In/Sb/Ge，Ag/In/Sb/Te，Ge/Sn/Sb/Te，Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金族群里，有許多的合金組成可以使用。組成的特征在于TeaGebSb100-(a+b)，其中a及b代表占構(gòu)成元素總原子數(shù)的原子百分比。一位研究員描述了最有用的合金為在沉積材料中所包含的平均碲濃度遠(yuǎn)低于70％，典型地低于60％，并且碲含量通常在從最低23％至最高58％的范圍內(nèi)，且最佳地是介于48％至58％的碲含量。鍺的濃度高于約5％，且其在材料中的平均范圍從最低8％至最高30％，一般為低于50％。最佳地，鍺的濃度范圍介于8％至40％。在此成分中所剩下的主要成分則為Sb(Ovshinky‘112專利，欄10～11)。由另一研究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7(NoboruYamada，“PotentialofGe-Sb-TePhase-changeOpticalDisksforHigh-Data-RateRecording”，SPIEv.3109，pp.28-37(1997))。更一般地，過渡金屬例如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成相變合金，其具有可編程的電阻特性?？墒褂玫拇鎯?chǔ)器材料的特殊示例如Ovshinsky‘112專利中欄11-13所述，在此引入該示例作為參考。在此存儲(chǔ)器單元的活性溝道區(qū)域中，相變合金可在第一結(jié)構(gòu)態(tài)與第二結(jié)構(gòu)態(tài)之間按照其局部次序進(jìn)行切換，其中第一結(jié)構(gòu)態(tài)一般為非晶固態(tài)(amorphoussolidphase)，而第二結(jié)構(gòu)態(tài)一般為結(jié)晶固態(tài)(crystallinesolidphase)。這些相變材料至少是雙穩(wěn)態(tài)的(bistable)。術(shù)語“非晶”用于指示相對較無次序的結(jié)構(gòu)，其與單晶相比更加無次序性，而具有可檢測的特征，例如與結(jié)晶態(tài)相比具有更高的電阻值。術(shù)語“結(jié)晶態(tài)”用于指示相對較有次序的結(jié)構(gòu)，其與非晶態(tài)相比更有次序，因此包括可檢測的特征，例如比非晶態(tài)更低的電阻值。典型地，相變材料可以在完全結(jié)晶態(tài)與完全非晶態(tài)之間的所有可檢測的不同狀態(tài)之間進(jìn)行電切換。其它受到非晶態(tài)與結(jié)晶態(tài)之間的改變的影響的材料特征包括原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)，或者可切換成為由兩種以上固態(tài)所形成的混合物，提供從完全非晶態(tài)與完全結(jié)晶態(tài)之間的灰度級部分。此材料中的電特性也可能隨之改變。相變材料可通過施加電脈沖而從一種相態(tài)切換至另一種相態(tài)。先前觀察指出，較短、較大幅度的脈沖傾向于將相變材料的相態(tài)改變成大體為非晶態(tài)。較長、較低幅度的脈沖傾向于將相變材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量足夠大，因此足以破壞結(jié)晶結(jié)構(gòu)的結(jié)合鍵，同時(shí)其足夠短，因此可以防止原子再次排列成結(jié)晶態(tài)。在沒有不適當(dāng)實(shí)驗(yàn)的情形下，可以確定特別適用于特定相變合金的適當(dāng)?shù)拿}沖量變曲線。在本文的后續(xù)部分，此相變材料稱為GST，同時(shí)應(yīng)該理解的是，也可以使用其它類型的相變材料。在本文中所描述的一種適用于相變元件中的材料為Ge2Sb2Te5?？删幊屉娮璨牧系挠杏锰卣鳎缦嘧儾牧?，包括可編程電阻材料，并且為了實(shí)現(xiàn)可編程，優(yōu)選地采用可逆方式，例如可以具有能夠用電流進(jìn)行可逆地誘發(fā)的至少兩個(gè)固相。所述至少二個(gè)固相包括非晶相及結(jié)晶相。然而，在操作中，可編程電阻材料可以不完全轉(zhuǎn)化成非晶相或結(jié)晶相。中間相或這些相混合在材料特征上具有具有可被偵測到的差異。這二個(gè)固態(tài)相一般應(yīng)為雙穩(wěn)態(tài)且具有不同電性質(zhì)。可編程電阻材料可以是硫?qū)倩?。硫?qū)倩锟梢园℅ST?；蛘?，可編程電阻材料可以是上述其它相變材料其中一種。圖3是在此實(shí)現(xiàn)的存儲(chǔ)器陣列的示意圖。在圖3中，公共源極線28、字線23以及字線24通常設(shè)置于Y方向。位線41及42通常設(shè)置于X方向。因此，方塊45中的Y解碼器與字線驅(qū)動(dòng)器耦接至字線23及24，而方塊46中的X解碼器與一組感測放大器耦接至位線41及42。公共源極線28耦接到存取晶體管50，51，52及53的源極端點(diǎn)。存取晶體管50的柵極耦接至字線23。存取晶體管51的柵極耦接至字線24。存取晶體管52的柵極耦接至字線23。存取晶體管53的柵極耦接至字線24。存取晶體管50的漏極耦接管型存儲(chǔ)器單元35(也具有上電極部分34)的下電極部分32。上電極部分34耦接至位線41。同樣地，存取晶體管51的漏極耦接至管型存儲(chǔ)器單元36(也具有上電極部分37)的下電極部分33。上電極部分37耦接至位線41。存取晶體管52及53耦接至對應(yīng)的管型存儲(chǔ)器單元并且還耦接至位線42上?？梢钥闯龉苍礃O線28是由二行存儲(chǔ)器單元共享的，其中一行位于示意圖中的Y方向。在其它實(shí)施例里，存取晶體管可以由二極管替代，或者由用于對用于讀取及寫入數(shù)據(jù)的陣列中的選定器件進(jìn)行電流控制的結(jié)構(gòu)替代。圖4是根據(jù)本發(fā)明的實(shí)施例的集成電路的簡化電路方框圖。集成電路74包括利用半導(dǎo)體襯底上管型相變存儲(chǔ)器單元實(shí)現(xiàn)的存儲(chǔ)器陣列60。行解碼器61耦接至多個(gè)字線62，并且沿著存儲(chǔ)器陣列60的行向排列。列解碼器63耦接至多個(gè)位線64，并且沿著存儲(chǔ)器陣列60的列向排列，用于從陣列60中的側(cè)壁管腳存儲(chǔ)器單元中讀出并編程數(shù)據(jù)。將地址通過總線65提供給列解碼器63及列解碼器61。在方框66中的感測放大器以及數(shù)據(jù)讀入(data-in)線路經(jīng)過數(shù)據(jù)總線67耦接至列解碼器63。數(shù)據(jù)從集成電路75上的輸入/輸出端口，或者從集成電路75的其它內(nèi)部或外部數(shù)據(jù)源，經(jīng)由數(shù)據(jù)輸入線路71而提供到方框66的數(shù)據(jù)輸入結(jié)構(gòu)。在所示的實(shí)施例中，在集成電路上包括其它電路，如通用目的處理器或特定目的應(yīng)用電路，或者由薄膜相變存儲(chǔ)器單元陣列所支持的、可提供片上系統(tǒng)(systemonachip)功能的整合模塊。數(shù)據(jù)經(jīng)數(shù)據(jù)輸出線72從方塊66內(nèi)的感測放大器輸出至集成電路75上的輸入/輸出端口，或輸出至集成電路75內(nèi)部或外部的數(shù)據(jù)端子。在本實(shí)施例中使用偏壓排列狀態(tài)機(jī)制69的控制器控制偏壓排列供給電壓68的應(yīng)用，例如讀取、程序化、擦除、擦除確認(rèn)與程序化確認(rèn)電壓等。該控制器可使用已知的特定目的邏輯電路來實(shí)現(xiàn)。在可替代實(shí)施例中，該控制器包括通用目的處理器，其可應(yīng)用于同一集成電路中，該集成電路執(zhí)行計(jì)算機(jī)程序而控制該器件的運(yùn)行。在另一個(gè)實(shí)施例中，該控制器使用了特定目的邏輯電路以及通用目的處理器的組合。圖5是多個(gè)管型相變隨機(jī)存取存儲(chǔ)器單元100-103的剖面圖。單元100-103形成在半導(dǎo)體襯底110上。諸如淺溝渠隔離STI電介質(zhì)溝渠111及112之類的隔離結(jié)構(gòu)將成對的存儲(chǔ)器單元存取晶體管行隔離。由襯底110中的公共源極區(qū)域116與襯底110中的漏極區(qū)域115及117形成存取晶體管。多晶硅字線113及114形成該存取晶體管的柵極。電介質(zhì)填充層118形成在多晶硅字線113，114上。接觸栓塞結(jié)構(gòu)121及120與各自的讀取晶體管的漏極接觸，公共源極線119沿著陣列中的行與源極區(qū)域接觸。公共源極線119接觸公共源極區(qū)域116，并且公共源極線119包括將其與金屬層122，123隔離的絕緣層124。栓塞結(jié)構(gòu)120作為單元101的下電極。栓塞結(jié)構(gòu)121作為單元102的下電極。單元101，同單元100，102及103一樣，包括含有GST或圖1所示另一相變材料的管型部分。經(jīng)過圖案化的金屬層提供單元100-103的上電極，包括含有用于接觸GST的材料(例如TiN)的第一接觸層122，以及利用標(biāo)準(zhǔn)金屬化工藝(包括例如Cu或Al為主的金屬)所形成的第二層123。在代表性實(shí)施例中，栓塞結(jié)構(gòu)包括鎢栓塞。其它類型的導(dǎo)電性金屬也可以使用，包括例如鋁及鋁合金，氮化鈦(TiN)，氮化鉭(TaN)，氮化鈦鋁(TiAlN)或氮化鉭鋁(TaAlN)。可以使用的其它導(dǎo)體包括一種或多種選自鈦(Ti)，鎢(W)，鉬(Mo)，鋁(Al)，鉭(Ta)，銅(Cu)，鉑(Pt)，銥(Ir)，鑭(La)，鎳(Ni)，釕(Ru)及氧(O)組成之組群中的元素。圖6-13為圖5所示的管型存儲(chǔ)器單元的制造過程圖。圖6是在前段(front-end-of-line)制造過程后的結(jié)構(gòu)99，在所述具體實(shí)施例中對應(yīng)于字線形成標(biāo)準(zhǔn)CMOS器件，以及圖5所述陣列中的存取晶體管。此外，還包括栓塞131，132，134及135，其形成于對應(yīng)的過孔中，所述過孔經(jīng)由填充層118，并從填充層上表面130延伸至對應(yīng)的存取晶體管的漏極端子(115，117)。金屬線133形成于填充層118內(nèi)的溝渠里，并沿著字線113及114之間的存取晶體管的行進(jìn)行延伸。在制造過程的實(shí)施例里，金屬線133及栓塞131、132、134及135都是利用標(biāo)準(zhǔn)鎢栓塞工藝形成的，并且具有由用于對栓塞的過孔進(jìn)行圖案化的光刻工藝所定義的尺寸。在圖6里，金屬線133位于半導(dǎo)體襯底內(nèi)的摻雜區(qū)域116上，其中摻雜區(qū)域116對應(yīng)圖標(biāo)左側(cè)的第一存取晶體管的源極端子，及圖標(biāo)右側(cè)的第二存取晶體管的源極端子。在該階段時(shí)，金屬線133延伸至填充層118的上表面130。摻雜區(qū)域115對應(yīng)于第一存取晶體管的漏極端子。包括多晶硅的字線113，及硅化物帽蓋(cap)(未示出)，作為第一存取晶體管的柵極。填充層118包括電介質(zhì)材料，例如二氧化硅，并且位于多晶硅字線113上。栓塞132接觸摻雜區(qū)域115，并且延伸至結(jié)構(gòu)99的表面130。第二存取晶體管的漏極端子由摻雜區(qū)域117提供。包括多晶硅線114的字線，及硅化物帽蓋(未示出)作為第二存取晶體管的柵極。栓塞134接觸摻雜區(qū)域117并且延伸至結(jié)構(gòu)99的上表面130。隔離溝渠111及112使包括漏極端點(diǎn)115及117的雙晶體管結(jié)構(gòu)從相鄰的雙晶體管結(jié)構(gòu)分離。圖7為制造過程的下一階段。在圖7所示的階段里，利用標(biāo)準(zhǔn)光刻工藝形成包括掩膜136及137的光阻圖案。掩膜136及137保護(hù)栓塞132，133，134，135并且使金屬線133的頂部曝露出來。對金屬線133的頂部進(jìn)行回蝕刻(etchback)，使得剩余結(jié)構(gòu)的表面138低于填充層118的上表面130。剩余結(jié)構(gòu)變成第5圖所示的源極線119?；匚g刻工藝可以鎢金屬的基于氟的反應(yīng)性離子蝕刻工藝進(jìn)行。在回蝕刻后，移除光阻掩膜136及137，且如圖8所示，將絕緣填充層140沉積于剩余結(jié)構(gòu)上，填充溝渠至超過源極線119。絕緣薄膜可以包括二氧化硅或利用其他本領(lǐng)域技術(shù)人員已知的化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、高密度等離子化學(xué)氣相沉積等所沉積的電介質(zhì)材料。下一個(gè)制造過程階段在圖9中示出，在利用化學(xué)機(jī)械拋光等移除絕緣層140至填充層118的表面130下之后，在源極線119上留下絕緣材料140的栓塞。如圖10所示，接著，進(jìn)行回蝕刻，以從栓塞131，132，134，135移除圖9的拋光階段后露出的金屬。可以利用上述移除鎢金屬栓塞所使用的基于氟的離子蝕刻的方式進(jìn)行回蝕刻。回蝕刻在由回蝕刻工藝后所剩鎢栓塞形成的下電極120，121上，留下過孔141，142，144，145。在各實(shí)施例中，栓塞120，121的高度約為100nm，栓塞寬度約為80nm。該實(shí)施例中，回蝕刻后留下的過孔141-145的深度小于200nm。圖11為例如通過濺鍍將GST或其它可編程電阻材料的順形層148在填充層內(nèi)的過孔141-145上進(jìn)行沉積后形成的結(jié)構(gòu)。GST可以利用在約250℃以準(zhǔn)直濺鍍(sputterwithcollimation)方式沉積?；蛘?，GST可以利用金屬有機(jī)化學(xué)氣相沉積(MO-CVD)工藝沉積。在代表性實(shí)施例里，順形層148包括薄膜，該薄膜的厚度從上表面算起約60-80nm，過孔的側(cè)邊上的厚度小于30nm，典型約為10-30nm，順形層148包括在過孔的底部的層。材料共形于過孔的壁上，且如圖11的截面所示，過孔中的陰影區(qū)域表示材料沒有填滿過孔，而是在上述過孔壁上留下管型部分。在另一技術(shù)里，可以使用原子層沉積或化學(xué)氣相沉積形成層148，視所選可編程電阻材料及所期望的單元尺寸而定。圖12為下一個(gè)階段，將絕緣填充層149沉積在圖11所示的結(jié)構(gòu)上。在實(shí)施例里，填充層149包括利用低于約200℃的工藝溫度在可編程電阻材料上形成的低溫襯墊絕緣體，例如氮化硅層或氧化硅層(未示出)。一種適當(dāng)?shù)牡蜏刂圃旃に嚴(yán)玫入x子增強(qiáng)化學(xué)氣相沉積PECVD涂覆氧化硅。在形成襯墊后，利用較高溫度制造工藝，例如氧化硅或其它類似材料的高密度等離子HDPCVD完成電介質(zhì)填充層149。如圖13所示，使用氧化物化學(xué)機(jī)械拋光CMP工藝平坦化結(jié)構(gòu)的表面130或該表面附近，并暴露管型部分的頂部(例如150)，在管型部分里面留下絕緣填充層151，并且暴露出源極線119上的絕緣體140。在CMP后，利用位線進(jìn)行金屬化制造過程以定義上電極，如圖5所示。圖14為管型相變存儲(chǔ)器單元的剖面圖，其中管型相變存儲(chǔ)器單元包括下電極200，包括接觸下電極200的上表面210的管型部分201，包括接觸層202及位線層203的上電極。該實(shí)施例里，管型部分201被填滿電介質(zhì)材料204，例如二氧化硅，或更加優(yōu)選地為導(dǎo)熱性比二氧化硅低的電介質(zhì)材料。箭頭205，206及207說明所示實(shí)施例里重置期間的電流。電流從與下電極200接觸的存取部分的端子，向上流向管型部分201的側(cè)邊，最后經(jīng)由包括層202及203的金屬線流出。主動(dòng)區(qū)域通常在以方塊208，209表示的區(qū)域中，并且在由于電流通過而發(fā)熱進(jìn)而發(fā)生相變的相變材料中，主動(dòng)區(qū)域位于管型部分遠(yuǎn)離下電極200側(cè)邊的上方。該單元的特征是通過避免下電極200與管型部分201之間的界面處發(fā)生相變的方式來提高可靠性。同樣地，該特征建立一個(gè)小區(qū)域，其中相變材料是主動(dòng)的，由此降低重置所需的電流大小。在所述的實(shí)施例里，在單元周邊的管型部分的側(cè)邊是連續(xù)的。或者，可以使用沉積技術(shù)使得管型部分的側(cè)邊不連續(xù)，進(jìn)一步減小主動(dòng)區(qū)域208，209內(nèi)相變材料的體積。圖15為包括如圖5所示的管型相變存儲(chǔ)器單元的存儲(chǔ)器陣列的布局。陣列包括接地線300，及位線301，302，這些線平行配置。位線303及304正交于字線301，302。管型相變單元311，312，313，314位于位線303，304底下，相鄰于字線。如圖所示，該實(shí)施例里的管型部分為方柱體或長柱體。如上所述，管型部分可以是圓柱體或其它形狀，視形成過孔期間所用的制造技術(shù)而定。在優(yōu)選實(shí)施例里，利用標(biāo)準(zhǔn)光刻工藝制造的單元具有的尺寸與用于形成過孔的制造過程的最小特征尺寸，而不需要形成次光刻掩膜。雖然已經(jīng)參考優(yōu)選實(shí)施例對本發(fā)明進(jìn)行了描述，但是應(yīng)該理解的是，本發(fā)明并非限制于所述內(nèi)容。先前描述中已經(jīng)建議了可替換方案及修改方式，并且其它可替換方案及修改方式是本領(lǐng)域技術(shù)人員能夠想到的。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實(shí)質(zhì)上相同于本發(fā)明的構(gòu)件組合從而實(shí)現(xiàn)與本發(fā)明實(shí)質(zhì)上相同的結(jié)果的技術(shù)都不脫離本發(fā)明的精神范疇。因此，所有這些可替換方案及修改方式都會(huì)落在本發(fā)明的附帶的權(quán)利要求以及等價(jià)物所界定的范圍中。權(quán)利要求1.一種存儲(chǔ)器器件，包括下電極，其具有上表面；管型部分，其包括相變材料；以及上電極，與所述管型部分接觸。2.如權(quán)利要求1所述的存儲(chǔ)器器件，還包括填充層，其位于所述下電極之上，包括具有側(cè)邊的過孔，所述過孔自所述填充層的上表面延伸至所述下電極的上表面；以及其中所述管型部分在所述過孔內(nèi)包括可編程電阻材料共形層，所述共形層與所述下電極接觸并且沿著所述過孔側(cè)邊延伸至所述下電極的上表面并與所述上電極接觸。3.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述管型部分具有圓筒形的內(nèi)表面及外表面，并且在所述管型部分的內(nèi)表面里的上電極之下包括有熱絕緣空洞。4.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述管型部分具有圓筒形的內(nèi)表面及外表面，并且在所述管型部分的內(nèi)表面里包括導(dǎo)熱性小于所述相變材料以及所述下電極的材料。5.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述管型部分具有圓筒形的內(nèi)表面及外表面，并且在所述管型部分內(nèi)表面里包括電絕緣材料，所述電絕緣材料的導(dǎo)熱性小于0.014J/cm*degK*sec。6.如權(quán)利要求1所述的存儲(chǔ)器器件，還包括填充層，其位于所述下電極之上，包括具有側(cè)邊的過孔，所述過孔從所述填充層的上表面延伸至所述下電極的上表面；其中所述管型部分在所述過孔里面包括可編程電阻材料層，且所述下電極包括部份地填充所述過孔的導(dǎo)電栓塞。7.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述管型部分具有圓筒形的內(nèi)表面及外表面，所述內(nèi)表面與所述外表面之間的厚度小于30nm。8.如權(quán)利要求1所述的存儲(chǔ)器器件，還包括填充層，其位于所述下電極之上，包括具有側(cè)邊的過孔，所述過孔從所述填充層的上表面延伸至電極的上表面；其中所述管型部分在所述過孔中具有可編程電阻材料層，所述過孔從所述填充層上表面至所述下電極上表面的深度小于200nm。9.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變材料包括硫?qū)倩铩?0.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變材料具有至少二個(gè)可由電流引發(fā)可逆的固態(tài)相。11.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變材料具有至少二個(gè)固態(tài)相，包括通常為非晶相及通常為結(jié)晶相。12.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變材料包括Ge2Sb2Te5。13.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變材料包括選自由鍺(Ge)、銻(Sb)、鍗(Te)、硒(Se)、銦(In)、及鈦(Ti)、鎵(Ga)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)銀(Ag)、硫(S)及金(Au)所組成的組的二種或二種以上材料的組合。14.一種存儲(chǔ)器器件，包括下電極，其具有上表面；填充層，其位于所述下電極之上，包括具有側(cè)邊的過孔，所述過孔從所述填充層上表面延伸至電極上表面；可編程電阻材料共形層，其位于所述過孔中，與所述下電極接觸并且沿著所述過孔側(cè)邊延伸至所述下電極的上表面；以及上電極，其與所述填充層上的共形層接觸。15.一種集成電路，包括半導(dǎo)體襯底；存取晶體管陣列，所述存取晶體管具有在所述半導(dǎo)體襯底中的、包括摻雜區(qū)域的端子，所述端子用于將各自的漏極端子耦接至參考電壓；多個(gè)字線，所述字線沿著所述存取晶體管陣列內(nèi)各自的行耦接至所述存取晶體管的柵極端子；可編程存儲(chǔ)器單元陣列，所述陣列中的可編程存儲(chǔ)器單元分別包括具有上表面的下電極、包括與下電極接觸的可編程電阻材料的管型部分，以及與所述管型部分接觸的上電極；以及多個(gè)位線，位于所述存儲(chǔ)器單元陣列上，沿著所述可編程存儲(chǔ)器單元陣列的各列存儲(chǔ)器單元配置并且接觸或作為上電極。16.如權(quán)利要求15所述的集成電路，其中，所述陣列中的可編程存儲(chǔ)器單元中至少一個(gè)包括位于所述下電極上的填充層，所述填充層包括具有側(cè)邊的過孔，所述過孔從填充層上表面延伸至所述電極的上表面；位于過孔中的可編程電阻材料的共形層，所述共形層與所述下電極接觸并且沿著所述過孔側(cè)邊延伸至所述下電極的上表面且與所述上電極接觸。全文摘要一種存儲(chǔ)器單元部分包括下電極，包括相變材料的管型部分及與管型部分接觸的上電極。管型部分內(nèi)側(cè)有電絕緣及熱絕緣材料。本發(fā)明還公開了包括管型相變存儲(chǔ)器的集成電路。文檔編號H01L27/24GK101013736SQ20061014633公開日2007年8月8日申請日期2006年11月9日優(yōu)先權(quán)日2005年11月14日發(fā)明者龍翔瀾申請人:旺宏電子股份有限公司