專利名稱：：多級互連的可靠性測試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種用于對多級互連結(jié)構(gòu)的集成度進(jìn)行測試的方法和系統(tǒng)。更具體地說，本發(fā)明提供了一種用于對由電遷移引起的互連結(jié)構(gòu)的導(dǎo)電擊穿進(jìn)行測試的方法和裝置，但是應(yīng)該理解，本發(fā)明具有更廣的應(yīng)用范圍。
背景技術(shù)：
：集成電路已從制造在硅單芯片上的少數(shù)互連器件發(fā)展到數(shù)百萬的器件?，F(xiàn)在的集成電路提供了遠(yuǎn)遠(yuǎn)超過最初想象的性能和復(fù)雜度。為了實(shí)現(xiàn)對復(fù)雜度和電路密度(即，能封裝到給定芯片面積上的器件數(shù)目)的提高，也稱作器件"幾何形狀"的最小的器件特征尺寸隨著每一代集成電路而變提高電路密度不僅提高了IC的復(fù)雜度和性能，還向消費(fèi)者提供了更低成本的部件。集成電路或芯片的制造設(shè)備可價(jià)值數(shù)億甚至數(shù)十億美元。每個(gè)制造設(shè)備會具有一定的晶片產(chǎn)量，并且在每個(gè)晶片上會具有一定數(shù)目的IC。因此，通過使集成電路的單個(gè)器件更小，可在每個(gè)晶片上制造更多的器件，由此增加了制造設(shè)備的產(chǎn)量。由于在集成電路制造中使用的每個(gè)工藝都具有局限性，所以使器件更小很有挑戰(zhàn)性。也就是說，給定的工藝通常僅適于確定的特征尺寸，因此，需要改變工藝或者器件布局。此外，由于器件要求越來越快的設(shè)計(jì)，在確定的傳統(tǒng)工藝和用于晶片可靠性的測試過程中，存在著包括測試限制的工藝。僅作為例子，只要鋁金屬層已經(jīng)在第一集成電路器件中使用，鋁金屬層就可以是用于半導(dǎo)體器件的材料的選擇。因?yàn)殇X具有良好的導(dǎo)電性且可以粘附在介質(zhì)材料以及半導(dǎo)體材料上，所以鋁已經(jīng)成為一種選擇。最近，鋁金屬層已經(jīng)部分地由銅互連來代替。銅互連與低k介質(zhì)材料一起用來形成先進(jìn)的常規(guī)半導(dǎo)體器件。銅比鋁具有更小的電阻值，從而通過銅互連高速傳播信號。隨著器件越來越小且對集成的要求越來越高，銅和低k介質(zhì)材料的限制包括不希望的Ql或者其它導(dǎo)電材料向集成電路的其它部分中的遷移。因此，通常將導(dǎo)電銅的特征部嵌在諸如氮化硅(SiN)的阻擋材料內(nèi)，這樣，可以阻止銅擴(kuò)散。在CMP后的銅表面和SiN蓋層上的Qi位錯(cuò)是影響銅后端可靠性失效和電失效的最致命的機(jī)制之一。這種失效的一個(gè)例子是通過HTOL加速測試使兩個(gè)或者多個(gè)金屬線局部橋接。由電遷移引發(fā)的Cu位錯(cuò)的例子包括銅物質(zhì)遷移，晶粒(gmin)生長期間的空隙形成以及晶粒邊界的重組。對Cu位錯(cuò)進(jìn)行控制是提高由與其相關(guān)的失效模式引起的可靠性和成品率問題的關(guān)鍵解決方案。圖1A示出在介質(zhì)4內(nèi)形成的并由覆蓋(overlying)的氮化硅阻擋層6密封的銅特征部2的簡化橫截面圖。圖1A示出在銅中出現(xiàn)的諸如小丘8和空隙10的形貌可以導(dǎo)致不均勻的厚度和覆蓋的SiN阻擋層的平坦度。因此，當(dāng)含銅結(jié)構(gòu)有電流通過時(shí)，沿銅的晶粒邊界的釋放會產(chǎn)生不希望的遷移，破壞SiN阻擋層。圖1B是示出電流通過后的銅位錯(cuò)引起的金屬橋接的橫截面的電子顯微鏡照片。圖1B示出在不進(jìn)行銅位錯(cuò)控制的情況下制造的受電的金屬線，其中可以看到在溝槽之外的銅遷移。這種遷移會導(dǎo)致電路短路，也會影響芯片功能。應(yīng)避免圖1A所示的器件的突然且破壞性的失效。因此，工程師開發(fā)了用于對預(yù)計(jì)會在經(jīng)受電勢差的器件內(nèi)出現(xiàn)的遷移效應(yīng)進(jìn)行估算的測試。這些測試涉及施加電壓來測試芯片上的結(jié)構(gòu)。并非旨在在芯片正常工作狀態(tài)下使這些測試結(jié)構(gòu)工作，而是使測試結(jié)構(gòu)單獨(dú)出現(xiàn)，以允許施加加速電壓來評估會發(fā)生的遷移效應(yīng)。通常，需要有分離的測試結(jié)構(gòu)以針對每個(gè)導(dǎo)電層中的遷移來估算電勢。多個(gè)這種測試結(jié)構(gòu)占據(jù)了芯片上珍貴的空間，而將這些空間分配給芯片會更有益。如上所述，可以看出，期望有改進(jìn)的用于預(yù)測半導(dǎo)體器件可靠性的技術(shù)和測試結(jié)構(gòu)。
發(fā)明內(nèi)容根據(jù)本發(fā)明的實(shí)施例涉及允許在多個(gè)互連金屬層中的電遷移效應(yīng)進(jìn)行測試的方法和結(jié)構(gòu)。根據(jù)本發(fā)明的測試結(jié)構(gòu)的實(shí)施例至少包括通過測試結(jié)構(gòu)的不同金屬層的兩個(gè)部分。每個(gè)部分分別包括為接收加載電壓和感測電壓而配置的節(jié)點(diǎn)。對這些節(jié)點(diǎn)選擇性地施加加載電壓和感測電壓可以迅速、準(zhǔn)確地檢測在每個(gè)金屬層中的遷移。根據(jù)本發(fā)明互連測試結(jié)構(gòu)的實(shí)施例包括形成在襯底上的第一金屬層，該第一金屬層具有第一部分和第二部分。第二金屬層形成在襯底上，該第二金屬層具有第一部分和第二部分。介質(zhì)層位于第一金屬層與第二金屬層之間。第一導(dǎo)電通路通過介質(zhì)層而延伸，以與第一金屬層的第一部分和第二金屬層的第一部分接觸。第二導(dǎo)電通路通過介質(zhì)層而延伸，以與第二金屬層的第一部分和第一金屬層的第二部分接觸。第三導(dǎo)電通路通過介質(zhì)層而延伸，以與第一金屬層的第二部分和第二金屬層的第二部分接觸，其中第一金屬層和第二金屬層沒有配置成與襯底上的互連結(jié)構(gòu)電連通。根據(jù)本發(fā)明的電遷移測試方法的實(shí)施例包括在襯底上設(shè)置測試結(jié)構(gòu)，該測試結(jié)構(gòu)包括具有第一部分和第二部分的第一金屬層，以及具有第一部分和第二部分的第二金屬層。該測試結(jié)構(gòu)還包括在第一和第二金屬層之間的介質(zhì)層；以及第一導(dǎo)電通路，其通過介質(zhì)層而延伸，以與第一金屬層的第一部分和第二金屬層的第一部分接觸。該測試結(jié)構(gòu)還包括第二導(dǎo)電通路，其通過介質(zhì)層而延伸，以與第二金屬層的第一部分和第一金屬層的第二部分接觸。該測試結(jié)構(gòu)還包括第三導(dǎo)電通路，其通過介質(zhì)層而延伸，以與第一金屬層的第二部分和第二金屬層的第二部分接觸。對第一金屬層和第二金屬層中之一的第一部分和第二部分中的一個(gè)施加加載電壓，以及檢測第一金屬層和第二金屬層中之一的第一部分和第二部分中另一個(gè)隨時(shí)間變化的感測電壓，其中變化的感測電壓反映了在第一和第二金屬層中的至少一個(gè)中的電遷移。根據(jù)本發(fā)明用于制造互連測試結(jié)構(gòu)的方法的實(shí)施例包括將襯底上的下層金屬圖案化，以形成不與第一金屬層的其它部分接觸的第一部分和第二部分。在第一金屬層之上形成介質(zhì)層，以及形成第一導(dǎo)電通路，其通過介質(zhì)層而延伸，以與第一金屬層的第一部分的第一端接觸。形成第二導(dǎo)電通路，其通過介質(zhì)層而延伸，以與第一金屬層的第一部分的第二端接觸。形成第三導(dǎo)電通路，其通過介質(zhì)層而延伸以與第一金屬層的第二部分的第一端接觸。將介質(zhì)層上的第二金屬層圖案化，使得第二金屬層的第一部分接觸第一導(dǎo)電通路，第二金屬層的第二部分的第一端接觸第二導(dǎo)電通路，且第二金屬層的第二部分的第二端接觸第三導(dǎo)電通路。參考下面的詳細(xì)描述和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點(diǎn)。圖1A是因熱循環(huán)而出現(xiàn)不希望的銅遷移的銅結(jié)構(gòu)的簡化橫截面圖。圖1B是示出由銅位錯(cuò)引起的金屬橋接的橫截面的電子顯微鏡照片。圖2A示出用于對半導(dǎo)體器件的上層金屬(Metal一2)中的遷移進(jìn)行測試的傳統(tǒng)結(jié)構(gòu)的簡化平面圖。圖2B示出圖2A的傳統(tǒng)測試結(jié)構(gòu)的簡化橫截面圖。圖3A是示出用于對半導(dǎo)體器件的下層金屬(Metal一l)中的遷移進(jìn)行測試的傳統(tǒng)結(jié)構(gòu)的簡化平面圖。圖3B示出圖3A的傳統(tǒng)測試結(jié)構(gòu)的簡化橫截面圖。圖4示出對典型遷移測試的失效與時(shí)間的累計(jì)失效率的曲線圖。圖5A示出用于測試對半導(dǎo)體器件的兩個(gè)金屬層(Metal一1和Metal—2)或者任意一個(gè)中的遷移進(jìn)行測試的結(jié)構(gòu)實(shí)施例的簡化平面圖。圖5B是圖5A所示測試結(jié)構(gòu)的實(shí)施例的簡化橫截面圖。圖6是半導(dǎo)體襯底的平面圖，該半導(dǎo)體襯底承載了具有在其上制造了根據(jù)本發(fā)明實(shí)施例的測試結(jié)構(gòu)的芯片。圖6A是在圖6所示襯底上制造的一個(gè)芯片的簡化放大圖。具體實(shí)施例方式通常，金屬化互連結(jié)構(gòu)的測試要對不同的失效機(jī)理進(jìn)行研究。例如，失效點(diǎn)可能在連接不同金屬線的通路的頂部或者底部的附近，也可能沿金屬線本身。在此引用如下文獻(xiàn)的全部內(nèi)容供參考標(biāo)題為"IsothermalElectromigrationTestProcedure"的EIA/正DEC標(biāo)準(zhǔn)EIA/正SD61(1997年4月)。該文檔描述用于沿互連結(jié)構(gòu)的金屬化部件線估算電遷移(EM)的標(biāo)準(zhǔn)化測試。特別是，該測試描述了用于對沿互連結(jié)構(gòu)的金屬化部件線的電遷移(EM)進(jìn)行估算的標(biāo)準(zhǔn)化測試。特定地，該測試用于識別沿著相對較長的金屬線發(fā)生的電遷移，例如，長度為200pm或者更大，且典型為800,或者更大的金屬線(piece)。通過在測試結(jié)構(gòu)的加載節(jié)點(diǎn)施加加載電壓來產(chǎn)生電遷移，然后，在感測點(diǎn)接收反映由金屬材料的電遷移導(dǎo)致的變化電阻的感測電壓，而執(zhí)行該EM測試。通常，利用不同金屬層的測試結(jié)構(gòu)來識別沿不同金屬層的EM。圖2A示出用于測試半導(dǎo)體器件的上層金屬(Metal_2)中的電遷移的第一傳統(tǒng)結(jié)構(gòu)的簡化平面圖。圖2B示出圖2A所示傳統(tǒng)測試結(jié)構(gòu)的簡化橫截面圖。特定地，傳統(tǒng)測試結(jié)構(gòu)200包括形成在襯底201上的下層金屬202。在此，術(shù)語襯底通常用來指具有事先在其上形成的一層或者多層的加工片(workpiece)。通過層間介質(zhì)206將下層金屬202與上層金屬204分離。導(dǎo)電通路208a允許在下層金屬202的第一部分202a與具有在典型條件下觀測EM所需長度的上層金屬204之間建立電導(dǎo)通。導(dǎo)電通路208b允許在上層金屬204與下層金屬202的第二部分202b之間建立電導(dǎo)通。下層金屬202的第一部分202a特征在于第一加載節(jié)點(diǎn)(Fl)和第一感測節(jié)點(diǎn)(Sl)。加載節(jié)點(diǎn)F1具有較大尺寸，以允許以較高電壓進(jìn)行偏置。下層金屬202的第二部分202b特征在于第二加載節(jié)點(diǎn)(F2)和第二感測節(jié)點(diǎn)(S2)。同樣，加載節(jié)點(diǎn)F2具有較大尺寸，以允許以較高(加載)電壓進(jìn)行偏置。配置了圖2A—B中所示的傳統(tǒng)測試結(jié)構(gòu)200，以在該測試結(jié)構(gòu)的上部金屬線中識別出電遷移的存在，并推斷實(shí)際互連結(jié)構(gòu)的上部金屬線中的電遷移。特定地，對加載電壓節(jié)點(diǎn)Fl施加加載偏壓，然后，在電壓節(jié)點(diǎn)S1感測產(chǎn)生的電壓。根據(jù)歐姆定律由在電壓節(jié)點(diǎn)Sl感測的電壓隨時(shí)間的變化所反映的上部線的電阻變化表示在上部線中電遷移的存在。同樣地，可以在加載電壓節(jié)點(diǎn)F2在穿過金屬層的另一個(gè)方向上施加加載偏壓，并在電壓節(jié)點(diǎn)S2感測產(chǎn)生的電壓。根據(jù)歐姆定律由在電壓節(jié)點(diǎn)S2感測的電壓隨時(shí)間的變化所反映的上部線電阻的變化表示已在上部線中出現(xiàn)了電遷移。為了識別互連結(jié)構(gòu)的下部金屬化部分中的電遷移，傳統(tǒng)上使用不同的測試結(jié)構(gòu)。圖3A示出用于測試半導(dǎo)體器件的下層金屬(Metal—1)上的遷移的傳統(tǒng)結(jié)構(gòu)的簡化平面圖。圖3B示出圖3A所示傳統(tǒng)測試結(jié)構(gòu)的簡化橫截面圖。特定地，傳統(tǒng)測試結(jié)構(gòu)300包括形成在襯底301上的下層金屬302。在此，術(shù)語襯底通常用來指具有事先在其上形成的一層或者多層的加工片。通過層間介質(zhì)306使下層金屬302與上層金屬304分離。導(dǎo)電通路308a允許在上層金屬304的第一部分304a與具有在典型條件下觀測EM所需長度(即，2200|im)的下層金屬302之間建立電導(dǎo)通。導(dǎo)電通路308b允許在下層金屬302與上層金屬304的第二部分304b之間建立電導(dǎo)通。配置了圖3A—B所示的傳統(tǒng)測試結(jié)構(gòu)300，以在該測試結(jié)構(gòu)的下部金屬線中識別出電遷移的存在，并推斷實(shí)際互連結(jié)構(gòu)的下部金屬線中的電遷移。特定地，對加載電壓節(jié)點(diǎn)F1施加加載偏壓，然后，在電壓節(jié)點(diǎn)S1感測產(chǎn)生的電壓。根據(jù)歐姆定律由在電壓節(jié)點(diǎn)Sl感測的電壓隨時(shí)間的變化所反映的下部線的電阻變化表示在下部線中電遷移的存在?？蛇x地，可以在加載電壓節(jié)點(diǎn)F2在穿過金屬層的另一個(gè)方向上施加加載偏壓，并在電壓節(jié)點(diǎn)S2感測產(chǎn)生的電壓。根據(jù)歐姆定律由在電壓節(jié)點(diǎn)S2感測的電壓隨時(shí)間的變化所反映的下部線的電阻變化表示已在下部線中出現(xiàn)了電遷移。圖4示出針對典型傳統(tǒng)電遷移測試的失效與時(shí)間的累計(jì)失效率的曲線圖。特定地，在圖4中，用于失效的標(biāo)準(zhǔn)是電阻變化(AR)大于或者等于互連結(jié)構(gòu)表現(xiàn)的原始電阻(Ro)的20%。用于合格/失效的判據(jù)是壽命為0.1%〉10-yr@110°C，Jop，這意味著在10年的時(shí)期內(nèi)可接受的失效率低于或者等于千分之一。在圖4所示的曲線圖中，互連結(jié)構(gòu)通過該標(biāo)準(zhǔn)。特定地，曲線與X軸的交點(diǎn)大于IO，意味著第一預(yù)期失效將在十年之后出現(xiàn)。根據(jù)本發(fā)明的方法和結(jié)構(gòu)的實(shí)施例組合為一個(gè)測試結(jié)構(gòu)，其具有由圖2A-B和3A—B所示的不同傳統(tǒng)測試結(jié)構(gòu)實(shí)現(xiàn)的功能。圖5A示出用于對互連結(jié)構(gòu)的下部和上部的兩個(gè)金屬層(MetalJ和Meta1—2)或任意一個(gè)進(jìn)行電遷移測試的結(jié)構(gòu)的實(shí)施例的簡化平面圖。圖5B是圖5A所示測試結(jié)構(gòu)實(shí)施例的簡化橫截面圖。測試結(jié)構(gòu)500包括形成在襯底501上的下層金屬(Metal—1)502。在此，術(shù)語襯底通常用來指具有事先在其上形成的一層或者多層的加工片。通過層間介質(zhì)506使下層金屬502與上層金屬(Metal—2)504分離。下層金屬502包括分離的部分502a和502b，其每個(gè)均具有足以在測試條件下觀測電遷移的長度。下部金屬線502的第一部分502a包括加載電壓節(jié)點(diǎn)Fl和感測電壓節(jié)點(diǎn)Sl。下部金屬線的第二部分502b包括加載電壓節(jié)點(diǎn)F2和感測電壓節(jié)點(diǎn)S2。上層金屬504包括分離部分504a和504b，其每個(gè)均具有足以在測試條件下觀測電遷移的長度。上部金屬線504的第一部分504a包括加載電壓節(jié)點(diǎn)F3和感測電壓節(jié)點(diǎn)S3。上部金屬線的第二部分504b包括加載電壓節(jié)點(diǎn)F4和感測電壓節(jié)點(diǎn)S4。第一導(dǎo)電通路508a允許在下層金屬502的第一部分502a與上層金屬504的第一部分504a之間建立電導(dǎo)通。第二導(dǎo)電通路508b允許在上層金屬504的第一部分504a與下層金屬502的第二部分502b之間建立電導(dǎo)通。第三導(dǎo)電通路508c允許在下層金屬502的第二部分502b與上層金屬504的第二部分504b之間建立電導(dǎo)通。配置了圖5A—B所示的測試結(jié)構(gòu)500，以在該測試結(jié)構(gòu)的下部和上部金屬線中或其中的一個(gè)中識別出電遷移的存在，并推斷實(shí)際互連結(jié)構(gòu)中的電遷移的存在。特定地，通過對不同端子選擇性的施加加載偏壓，可以檢測出該測試結(jié)構(gòu)的各位置處電遷移的存在。特別是，如根據(jù)歐姆定律由在電壓節(jié)點(diǎn)感測的電壓隨時(shí)間的變化所反映的，插入在加載節(jié)點(diǎn)之間的金屬線電阻的變化表示在該插入線中出現(xiàn)了電遷移。通過將兩個(gè)傳統(tǒng)測試結(jié)構(gòu)組合為一個(gè)測試結(jié)構(gòu)，通過連接不同端子，可以觀測通路的兩個(gè)表面。例如，通過對節(jié)點(diǎn)F1和F4施加加載電壓同時(shí)在節(jié)點(diǎn)SI和S4感測電壓，可以首先確定測試結(jié)構(gòu)中某處電遷移的存在。如果根據(jù)歐姆定律通過變化的電阻，感測出整個(gè)測試結(jié)構(gòu)中電壓(因此感測電阻)的某些變化，則反映了電遷移，然后可以通過對插入節(jié)點(diǎn)選擇性地施加加載電壓，來確定該電遷移的準(zhǔn)確位置。例如，可以在節(jié)點(diǎn)F1/F3之間施加加載電壓，并測量感測電壓以確定在F1與S3之間的范圍內(nèi)是否有電遷移損壞。利用同樣的方法，可以檢査F3與F2、S2與F4等之間范圍內(nèi)的電遷移。下表提供了采用圖5A—B所示測試結(jié)構(gòu)的測試結(jié)果的例子表0=檢測到電阻未發(fā)生變化X二檢測到電阻發(fā)生了變化<table>tableseeoriginaldocumentpage13</column></row><table><table>tableseeoriginaldocumentpage14</column></row><table>根據(jù)該結(jié)果，可以確定圖5A—B所示的互連測試結(jié)構(gòu)的電遷移損壞的位置可能位于節(jié)點(diǎn)S2與F4之間的區(qū)域內(nèi)?？梢栽诟鞣N條件下執(zhí)行釆用根據(jù)本發(fā)明實(shí)施例的測試結(jié)構(gòu)的電遷移測試。例如，可以在改變溫度的條件的情況下，對該結(jié)構(gòu)施加加載電壓?？梢栽趯ζ涫┘与妷呵盎蚴┘悠陂g完成測試結(jié)構(gòu)的溫度變化，以便在各種熱條件下檢測不希望的電遷移。圖6是半導(dǎo)體襯底600的平面圖，該半導(dǎo)體襯底600承載了具有在其上制造了根據(jù)本發(fā)明實(shí)施例的測試結(jié)構(gòu)的芯片。圖6A是在圖6所示襯底上制造的一個(gè)芯片的簡化放大圖。圖6A-B示出在離切割道604最近的芯片601上測試結(jié)構(gòu)602,這樣感測加載節(jié)點(diǎn)606在切割道上且因此易于接入以進(jìn)行測試。利用本
技術(shù)領(lǐng)域：
內(nèi)公知的技術(shù)，可以制造根據(jù)本發(fā)明實(shí)施例的測試結(jié)構(gòu)。例如，通過在介質(zhì)層凹槽內(nèi)電鍍諸如銅的金屬，然后利用化學(xué)機(jī)械研磨(CMP)去除在凹槽外的電鍍金屬，將上層金屬和下層金屬圖案化。通過蝕刻介質(zhì)層，然后在其中沉積諸如鎢的導(dǎo)電材料，可以形成測試結(jié)構(gòu)的導(dǎo)電通路。根據(jù)本發(fā)明的測試方法和設(shè)備的實(shí)施例提供了優(yōu)于現(xiàn)有方法的若干優(yōu)點(diǎn)。一個(gè)重要的優(yōu)勢在于該芯片上的空間的保留。具體地說，傳統(tǒng)上要求沿對應(yīng)的接觸節(jié)點(diǎn)設(shè)置多個(gè)測試結(jié)構(gòu)，占據(jù)了該芯片上珍貴的空間。通過集中多個(gè)測試結(jié)構(gòu)，減小了測試結(jié)構(gòu)所占的空間量，并使有源器件可以自由使用這些空間。盡管目前結(jié)合一個(gè)特定實(shí)施例對本發(fā)明進(jìn)行了描述和說明，但是本發(fā)明并不局限于該特定結(jié)構(gòu)。例如，本發(fā)明并不局限于僅在具有兩層的互連結(jié)構(gòu)中識別電遷移。在可選實(shí)施例中，根據(jù)本發(fā)明的測試結(jié)構(gòu)可以并入兩個(gè)以上的金屬層。這種實(shí)施例特征在于各種金屬層中每個(gè)的每一部分上的加載節(jié)點(diǎn)和感測節(jié)點(diǎn)，以便允許在測試結(jié)構(gòu)內(nèi)準(zhǔn)確定位發(fā)生電遷移的位置。特定地，如果出現(xiàn)某些失效，可以利用這種多層測試結(jié)構(gòu)來檢測多個(gè)金屬層內(nèi)空隙的大致位置。通過分別測量兩個(gè)端子的電阻，然后逐漸縮小范圍，直到可以利用該測試結(jié)構(gòu)來識別小范圍內(nèi)的空隙，可以確定空隙，因此，節(jié)省了用于失效分析的時(shí)間和成本。此外，盡管以上結(jié)合執(zhí)行上述JEDECEM測試描述了測試方法和測試結(jié)構(gòu)的特定實(shí)施例，但是本發(fā)明并不局限于該特殊應(yīng)用。還可以利用本發(fā)明的可選實(shí)施例來檢測互連結(jié)構(gòu)內(nèi)其它類型的缺陷。例如，標(biāo)題為"ConstantTemperatureAgingtoCharacterizeAluminumInterconnectMetallizationforStress-InducedVoiding"的JEDEC公開JEP139(2000年12月)涉及對由材料的遷移(SM)而引起的空隙進(jìn)行測試。在此引用該文獻(xiàn)以供參考?？梢曰诟鶕?jù)本發(fā)明的結(jié)構(gòu)的實(shí)施例來執(zhí)行遷移測試。特定地，在--個(gè)加載節(jié)點(diǎn)間施加電壓，然后，在金屬線另一側(cè)上的感測節(jié)點(diǎn)檢測電壓隨時(shí)間的變化。電壓變化的量以及其隨時(shí)間變化的方式表示出現(xiàn)的電遷移的特性。利用用于遷移的根據(jù)本發(fā)明的測試結(jié)構(gòu)的實(shí)施例允許使操作員在小范圍內(nèi)識別失效點(diǎn)的位置。這樣還節(jié)省了時(shí)間和成本。還應(yīng)該明白，在此描述的例子和實(shí)施例僅用于說明，因此，各種顯而易見的修改或變化將給予本
技術(shù)領(lǐng)域：
內(nèi)技術(shù)人員啟示，且這些修改或變化應(yīng)包括在本申請的精神和范圍內(nèi)并包括在所附權(quán)利要求的范圍內(nèi)。權(quán)利要求1.一種互連測試結(jié)構(gòu)，包括形成在襯底上的第一金屬層，所述第一金屬層具有第一部分和第二部分；形成在所述襯底上的第二金屬層，所述第二金屬層具有第一部分和第二部分；介質(zhì)層，位于所述第一和第二金屬層之間；第一導(dǎo)電通路，延伸穿過所述介質(zhì)層，并接觸所述第一金屬層的所述第一部分和所述第二金屬層的所述第一部分；第二導(dǎo)電通路，延伸穿過所述介質(zhì)層，并接觸所述第二金屬層的所述第一部分和所述第一金屬層的所述第二部分；第三導(dǎo)電通路，延伸穿過所述介質(zhì)層，并接觸所述第一金屬層的所述第二部分和所述第二金屬層的所述第二部分，其中沒有將所述第一和第二金屬層配置成與所述襯底上的互連結(jié)構(gòu)電連通。2.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一金屬層的所述第一部分包括加載節(jié)點(diǎn)和感測節(jié)點(diǎn)；所述第一金屬層的所述第二部分包括加載節(jié)點(diǎn)和感測節(jié)點(diǎn)；所述第二金屬層的所述第一部分包括加載節(jié)點(diǎn)和感測節(jié)點(diǎn)；以及所述第二金屬層的所述第二部分具有加載節(jié)點(diǎn)和感測節(jié)點(diǎn)。3.根據(jù)權(quán)利要求2所述的互連測試結(jié)構(gòu)，其中所述第一和第二金屬層的所述加載和感測節(jié)點(diǎn)延伸到切割道。4.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一金屬層位于所述第二金屬層下。5.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一金屬層位于所述第二金屬層以上。6.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一和第二金屬層形成所述互連結(jié)構(gòu)的連續(xù)金屬層。7.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一和第二金屬層中的至少一個(gè)包括銅。8.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一、第二以及第三通路中的一個(gè)包括鎢。9.根據(jù)權(quán)利要求1所述的互連測試結(jié)構(gòu)，其中所述第一金屬層的所述第一和第二部分以及所述第二金屬層的所述第一和第二部分具有約為200pm或者更大的長度。10.—種電遷移測試方法，包括在襯底上設(shè)置測試結(jié)構(gòu)，所述測試結(jié)構(gòu)包括具有第一部分和第二部分的第一金屬層；具有第一部分和第二部分的第二金屬層；位于所述第一和第二金屬層之間的介質(zhì)層；第一導(dǎo)電通路，延伸穿過所述介質(zhì)層，并接觸所述第一金屬層的所述第一部分和所述第二金屬層的所述第一部分；第二導(dǎo)電通路，延伸穿過所述介質(zhì)層，并接觸所述第二金屬層的所述第一部分和所述第一金屬層的所述第二部分；第三導(dǎo)電通路，延伸穿過所述介質(zhì)層而延伸，并接觸所述第一金屬層的所述第二部分和所述第二金屬層的所述第二部分，對所述第一和第二金屬層中之一的所述第一和第二部分中的一個(gè)施加加載電壓；以及在所述第一和第二金屬層中之一的所述第一和第二部分中的另一個(gè)處對隨時(shí)間變化的感測電壓進(jìn)行檢測，其中所述變化的感測電壓反映了在所述第一和第二金屬層中的至少一個(gè)中的電遷移。11.根據(jù)權(quán)利要求10所述的電遷移測試方法，進(jìn)一步包括對所述第一和第二金屬層之一的所述第一和第二部分中的另一個(gè)施加第二加載電壓，所述第一和第二金屬層之一的所述第一和第二部分中的所述另一個(gè)位于施加所述加載電壓的位置與檢測所述變化的感測電壓的位置之間；以及通過再次變換源電壓節(jié)點(diǎn)以在所述測試結(jié)構(gòu)中定位所述電遷移的位置。12.根據(jù)權(quán)利要求10所述的電遷移測試方法，其中將所述加載電壓施加到加載節(jié)點(diǎn)，并在由所述切割道上的感測節(jié)點(diǎn)上檢測所述感測電壓。13.根據(jù)權(quán)利要求10所述的電遷移測試方法，進(jìn)一步包括在施加所述加載電壓之前以及施加期間，改變所述襯底的溫度。14.一種制造互連測試結(jié)構(gòu)的方法，包括圖案化襯底上的下層金屬，以形成不與所述第一金屬層的其它部分接觸的第一部分和第二部分；在所述第一金屬層之上形成介質(zhì)層；形成第一導(dǎo)電通路，其延伸穿過所述介質(zhì)層，且接觸所述第一金屬層的所述第一部分的第一端；形成第二導(dǎo)電通路，其延伸穿過所述介質(zhì)層，且接觸所述第一金屬層的所述第一部分的第二端；形成第三導(dǎo)電通路，其延伸穿過所述介質(zhì)層，且接觸所述第一金屬層的所述第二部分的第一端；以及圖案化所述介質(zhì)層上的第二金屬層，使得所述第二金屬層的第一部分接觸所述第一導(dǎo)電通路，所述第二金屬層的第二部分的第一端接觸所述第二導(dǎo)電通路，且所述第二金屬層的所述第二部分的第二端接觸所述第三導(dǎo)電通路。15.根據(jù)權(quán)利要求14所述的方法，其中通過在形成在所述襯底中的第一凹槽內(nèi)電鍍金屬，且然后進(jìn)行化學(xué)機(jī)械研磨來去除在所述凹槽之外的所述金屬，將所述第一金屬層圖案化；以及通過在形成在所述介質(zhì)層中的第二凹槽內(nèi)電鍍金屬，且然后進(jìn)行化學(xué)機(jī)械研磨以去除所述第二凹槽之外的所述金屬，將所述第二金屬層圖案化。16.根據(jù)權(quán)利要求15所述的方法，其中在所述第一凹槽和第二凹槽內(nèi)電鍍銅金屬。17.根據(jù)權(quán)利要求15所述的方法，其中通過蝕刻所述介質(zhì)層以形成通孔，且然后在所述通孔內(nèi)沉積鎢金屬，形成所述第一、第二和第三通路。18.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包括在所述襯底的切割道上形成所述第一金屬層的所述第一部分的加載節(jié)點(diǎn)和感測節(jié)點(diǎn)、所述第一金屬層的所述第二部分的加載節(jié)點(diǎn)和感測節(jié)點(diǎn)、所述第二金屬層的所述第一部分的加載節(jié)點(diǎn)和感測節(jié)點(diǎn)以及所述第二金屬層的所述第二部分的加載節(jié)點(diǎn)和感測節(jié)點(diǎn)。全文摘要根據(jù)本發(fā)明的實(shí)施例涉及允許在多個(gè)互連金屬層中對電遷移效應(yīng)進(jìn)行測試的方法和結(jié)構(gòu)。根據(jù)本發(fā)明的測試結(jié)構(gòu)的實(shí)施例至少包括通過測試結(jié)構(gòu)的不同金屬層的兩個(gè)分段。每個(gè)分段分別包括為加載電壓和測量電壓而配置的節(jié)點(diǎn)。對這些節(jié)點(diǎn)選擇性地施加電壓或感測電壓，允許迅速、準(zhǔn)確地檢測每個(gè)金屬層中的電遷移效應(yīng)。文檔編號H01L23/544GK101192595SQ20061011902公開日2008年6月4日申請日期2006年11月30日優(yōu)先權(quán)日2006年11月30日發(fā)明者雯施,阮瑋瑋申請人:中芯國際集成電路制造(上海)有限公司