两个人的电影免费视频_国产精品久久久久久久久成人_97视频在线观看播放_久久这里只有精品777_亚洲熟女少妇二三区_4438x8成人网亚洲av_内谢国产内射夫妻免费视频_人妻精品久久久久中国字幕

用于高速和高頻器件的芯片間esd保護(hù)結(jié)構(gòu)及其形成方法

文檔序號:6876679閱讀:292來源:國知局
專利名稱:用于高速和高頻器件的芯片間esd保護(hù)結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域
本發(fā)明總體涉及用于高速和高頻應(yīng)用的多芯片結(jié)構(gòu)中的集成電路芯片的保護(hù)。更具體地說,本發(fā)明涉及保護(hù)集成電路芯片不受靜電放電(ESD)或其它潛在損壞電壓瞬態(tài)影響的結(jié)構(gòu),以及用于制造此結(jié)構(gòu)的方法。
背景技術(shù)
半導(dǎo)體芯片之間的信號發(fā)送對于獲得系統(tǒng)性能的目的至關(guān)重要。在有線通信中,通過離線驅(qū)動器(OCD)或電路將信號發(fā)送到卡、板或基板。在典型的半導(dǎo)體設(shè)計中,通過信號襯墊、引線接合(或焊料球)和金屬互連將信號發(fā)送到卡、板或基板。然后通過接收器網(wǎng)絡(luò)通過金屬互連、引線接合和信號襯墊接受信號。在系統(tǒng)設(shè)計中,渡越時間、電容負(fù)載、和電阻會影響系統(tǒng)性能。當(dāng)技術(shù)性能增加時,這些互連的電容負(fù)載影響變得影響性能。
在所有的外部管腳上(例如,信號發(fā)送管腳、接收器管腳、電源管腳),為了保護(hù)敏感電路,都布置有靜電放電(ESD)網(wǎng)絡(luò)。ESD是一種公知的退化或損壞分立電子元件的現(xiàn)象。尤其,隨著不斷改進(jìn)的工藝技術(shù)給出了不斷減小的電路特征尺寸,靜電可能損壞或基本上損壞許多今天的集成電路。兩個分離的表面會在任何時間產(chǎn)生摩擦電荷而且如果一個或更多表面是非導(dǎo)體,就會產(chǎn)生靜電放電。這是自然現(xiàn)象而且只在允許靜電荷釋放或?qū)㈦姾梢爰呻娐窌r引起問題。這樣的ESD事件可能出現(xiàn)高達(dá)幾千伏的點(diǎn)。放電出現(xiàn)非常迅速,而且通過器件或半導(dǎo)體材料內(nèi)的金屬的氣化引起通常的失效或退化。
每個靜電放電事件之后的損壞可能很快就變得嚴(yán)重。然而,通常集成電路不會完全失效,而是在最終將導(dǎo)致過早失效的潛在缺陷中保持工作。此事件也可以改變集成電路的工作特性,由此導(dǎo)致不滿足需求并通常不可預(yù)見的工作。半導(dǎo)體器件芯片的輸入/輸出連接之間的靜電釋放可以出現(xiàn)在例如人工操作、自動電路測試或分立集成電路芯片的封裝期間。為了減小操作的風(fēng)險,ESD保護(hù)電路被置于半導(dǎo)體芯片的信號管腳上。
然而,常規(guī)有線信號發(fā)送不允許直接的芯片到芯片的無線信號發(fā)送。相反,芯片間的信號必須通過具有相對高的電容負(fù)載的表面或邊緣布線電發(fā)送,并且需要昂貴的半導(dǎo)體工藝,而且不適于高速、高帶寬、或高頻應(yīng)用。
另外,在常規(guī)有線信號發(fā)送系統(tǒng)中使用的ESD結(jié)構(gòu)通常包括具有很大覆蓋區(qū)(footprint)的ESD保護(hù)電路或元件。另外,離線驅(qū)動器(OCD)和接收器網(wǎng)絡(luò)上的ESD保護(hù)電路導(dǎo)致附加的電容負(fù)載,這相反會影響系統(tǒng)性能。因此,常規(guī)有線信號發(fā)送系統(tǒng)中的ESD結(jié)構(gòu)給進(jìn)一步按比例縮放帶來挑戰(zhàn)并阻礙了系統(tǒng)性能的進(jìn)一步改善。
對允許在沒有表面或邊緣布線的情況下進(jìn)行直接芯片到芯片無線信號發(fā)送,并適用于在高速、高帶寬、和/或高頻應(yīng)用中使用的改進(jìn)的半導(dǎo)體結(jié)構(gòu)具有不斷的需求。

發(fā)明內(nèi)容
一方面,本發(fā)明涉及一種結(jié)構(gòu),包括第一芯片,包括第一電路;第二芯片,包括第二電路;中間絕緣層,位于所述第一和第二芯片之間,其中所述第一和第二電路形成用于穿過所述中間絕緣層發(fā)送信號的信號發(fā)送路徑;以及靜電放電(ESD)保護(hù)路徑,在所述第一和第二芯片之間,穿過所述中間絕緣層。
所述第一和第二芯片之間發(fā)送的信號選自數(shù)字信號、射頻(RF)信號、微波信號、振蕩信號、及其組合。
優(yōu)選所述ESD保護(hù)路徑的特點(diǎn)是它的電阻抗小于所述信號發(fā)送路徑的電阻抗。以此方式,通過允許電荷在所述第一和第二芯片之間通過ESD路徑而不是通過信號發(fā)送路徑中的中間絕緣層發(fā)送,所述ESD保護(hù)路徑保護(hù)所述信號發(fā)送路徑不受ESD損壞影響。
所述ESD保護(hù)路徑可以包括任何類型的電耦合,包括但不局限于電阻耦合、電容耦合、電感耦合、或其組合。優(yōu)選所述ESD保護(hù)路徑包括所述第一芯片和所述第二芯片之間的電阻耦合。
在優(yōu)選但非必須的本發(fā)明的實(shí)施例中,所述ESD保護(hù)路徑包括第一導(dǎo)體,位于所述第一芯片中,第二導(dǎo)體,位于所述第二芯片中,以及互連,位于所述中間絕緣層中,用于電連接所述第一導(dǎo)體和所述第二導(dǎo)體。所述互連包括任何適當(dāng)?shù)牟牧希缃饘?、金屬合金、?dǎo)電聚合物、及其組合。所述互連的電阻優(yōu)選小于所述中間絕緣層的電阻。
所述ESD保護(hù)路徑與所述信號發(fā)送路徑隔離,并優(yōu)選平行。作為選擇,所述ESD保護(hù)路徑可以通過對所述第一和/或第二電路的負(fù)載具有很小或沒有影響的任何類型的耦合連接到所述信號發(fā)送路徑。例如,所述ESD保護(hù)路徑可以通過電阻耦合、電容耦合、電感耦合、或其組合連接到信號發(fā)送路徑。
優(yōu)選但非必須地是,所述信號發(fā)送路徑的所述第一電路和所述第二電路在所述第一和所述第二芯片之間形成芯片間電容耦合(即,所述第一電路形成電容器的第一電極,而所述第二電路形成電容器的第二、相反的電極)。此芯片間電容耦合是本發(fā)明的特定特征。它提供了消除對引線接合、焊料球、過孔、以及布線互連的需求的能力,它又減小了所述第一芯片上的發(fā)射器和所述第二芯片上的接收器之間的負(fù)載電容。它還通過降低“凈”電容,以及降低傳感較小電路所需的電壓,改善了系統(tǒng)性能。
在本發(fā)明的優(yōu)選但非必須的實(shí)施例中(將在下文中更加詳細(xì)的說明),所述第一芯片中的第一電路包括射頻(RF)發(fā)射器電路,而所述第二電路包括RF接收器電路,所述RF發(fā)射器和接收器電路布置和構(gòu)建為用于穿過所述中間絕緣層發(fā)送RF信號。更加優(yōu)選,所述RF發(fā)射器和接收器電路相互對準(zhǔn),以提供由所述中間絕緣層的厚度限定的相對短長度的RF信號發(fā)送路徑。此RF信號發(fā)送路徑優(yōu)選通過包括分別位于所述第一和所述第二芯片中的對準(zhǔn)導(dǎo)體的ESD保護(hù)路徑保護(hù)。
本發(fā)明的ESD保護(hù)路徑可以單獨(dú)用于發(fā)送所述第一和第二芯片之間的電荷,以獲得其間的電荷平衡,由此防止ESD出現(xiàn)在芯片之間。作為選擇,所述ESD保護(hù)可以包括或電連接到ESD阻抗區(qū),以使電荷可以從所述第一和/或第二芯片發(fā)送到所述ESD阻抗區(qū)。所述ESD阻抗區(qū)可以包括,例如,地終端或ESD保護(hù)電路。
另一方面,本發(fā)明涉及一種結(jié)構(gòu),包括第一芯片,包括第一基板;第二芯片,包括第二基板;信號路徑,用于通信耦合所述第一芯片和所述第二芯片;以及另一路徑,具有在所述第一芯片中形成的第一部分和在所述第二芯片中形成的第二部分,用于提供用于所述信號路徑的靜電放電(ESD)保護(hù)。
另一方面,本發(fā)明涉及一種用于形成結(jié)構(gòu)的方法,包括以下步驟形成具有位于其中的第一電路和第一導(dǎo)體的第一芯片;形成具有位于其中的第二電路和第二導(dǎo)體的第二芯片;在至少一個所述第一和第二芯片上形成中間絕緣層;選擇性除去一部分所述中間絕緣層,以暴露至少一個所述第一和第二導(dǎo)體;在所述中間絕緣層的所述除去部分中形成互連;以及將所述第一芯片連接到所述第二芯片,以使所述第一和第二電路形成信號發(fā)送路徑,用于穿過所述中間絕緣層發(fā)送信號,并使所述第一導(dǎo)體、所述第二導(dǎo)體和所述互連在所述第一和第二芯片之間穿過所述中間絕緣層形成靜電放電(ESD)保護(hù)路徑。
通過后面的公開和所附權(quán)利要求,本發(fā)明的其它方面、特征和優(yōu)點(diǎn)將更加明顯。


圖1A-1C示出了示意性半導(dǎo)體結(jié)構(gòu),它包括布置用于芯片間RF信號發(fā)送的具有RF發(fā)射器電路的第一芯片和具有RF接收器電路的第二芯片,以及它易于受芯片間ESD發(fā)生的影響。
圖2示出了根據(jù)本發(fā)明的一個實(shí)施例,具有ESD保護(hù)路徑的示意性半導(dǎo)體結(jié)構(gòu)的橫截面圖。
圖3示出了根據(jù)本發(fā)明的一個實(shí)施例,包括具有由導(dǎo)電聚合物形成的互連的ESD保護(hù)路徑的示意性半導(dǎo)體結(jié)構(gòu)的橫截面圖。
圖4示出了根據(jù)本發(fā)明的一個實(shí)施例,包括具有ESD保護(hù)電路的ESD保護(hù)路徑的示意性半導(dǎo)體結(jié)構(gòu)的橫截面圖。
圖5示出了根據(jù)本發(fā)明的一個實(shí)施例,包括與RF信號發(fā)送路徑感應(yīng)耦合的ESD保護(hù)路徑的示意性半導(dǎo)體結(jié)構(gòu)的橫截面圖。
圖6示出了根據(jù)本發(fā)明的一個實(shí)施例,包括具有由導(dǎo)電聚合物形成的互連并與RF信號發(fā)送路徑感應(yīng)耦合的ESD保護(hù)路徑的示意性半導(dǎo)體結(jié)構(gòu)的橫截面圖。
具體實(shí)施例方式
本發(fā)明提供了適用于例如RF或數(shù)字信號發(fā)送的高速、高帶寬、和/或高頻應(yīng)用的半導(dǎo)體結(jié)構(gòu)。本發(fā)明的半導(dǎo)體結(jié)構(gòu)提供了直接的、芯片到芯片的無線信號耦合。更具體地說,半導(dǎo)體結(jié)構(gòu)包括具有明顯減小的覆蓋區(qū)的簡化ESD保護(hù)結(jié)構(gòu)。此ESD保護(hù)結(jié)構(gòu)解決了芯片間信號發(fā)送網(wǎng)絡(luò)中的放電問題,并可以根據(jù)具體的應(yīng)用需求容易地按比例縮放。
在下面的描述中,闡述了眾多具體細(xì)節(jié),例如具體結(jié)構(gòu)、元件、材料、尺寸、工藝步驟和技術(shù),以提供本發(fā)明的徹底理解。然而,對于本領(lǐng)域內(nèi)的一般技術(shù)人員來說明顯地是,本發(fā)明可以在沒有這些具體細(xì)節(jié)的情況下實(shí)施。此外,為了避免使本發(fā)明變得不清晰,沒有詳細(xì)描述公知的結(jié)構(gòu)或工藝步驟。
應(yīng)該理解,當(dāng)例如層、區(qū)或基板的元素稱為“在另一元素上”時,它可以直接在另一元素上,或也可以存在中間元素。相反,當(dāng)元素稱為“直接在另一元素上”時,不存在中間元素。同樣應(yīng)該理解,當(dāng)元素稱為“連接”或“耦合”到另一元素時,它可以直接連接或耦合到另一元素或可以存在中間元素。相反,當(dāng)元素稱為“直接連接”或“直接耦合”到另一元素時,不存在中間元素。
圖1A示出了芯片間的接收器/發(fā)射器網(wǎng)絡(luò),其中,第一集成電路(后文中為“芯片”)1的基板10的表面(即,前表面)中提供了接收器電路14,而在第二芯片2的基板20的表面(即,前表面)中提供了發(fā)射器電路24。與基板10和20各自的包括電路的前表面相反的它們的另一表面,在此稱作基板10和20的背表面。可以通過公知的前段制程(FEOL)工藝在基板10和20的前表面中制造各種附加電元件(未示出),而可以通過公知的后段制程(BEOL)工藝在基板10和20的前表面上形成一個或多個金屬互連和層間介質(zhì)的中間層(未示出)。圖1A中將第一芯片1的基板10的前表面上形成的最后的層間介質(zhì)(ILD)層示為ILD層12,而圖1A將第二芯片2的基板20的前表面上形成的最后的ILD層示為ILD層22。接收器和發(fā)送電路14和24都分別通過金屬過孔16和26連接到第一和第二芯片1和2的ILD層12和22上的暴露的金屬襯墊或接觸18和28。為了簡化,對于圖1A中的每個電路只示出了一個金屬襯墊,但是應(yīng)該理解,每個電路通常連接到芯片背表面上的多個金屬襯墊或接觸。
可以在ILD層12和22的一層或兩層上形成可以包括氧化硅、氮化硅、或任何其它適當(dāng)?shù)慕橘|(zhì)材料、或其組合的一個或多個薄絕緣膜,以覆蓋一個或兩個暴露的金屬襯墊18和28。雖然圖1A中只示出了一個絕緣膜13,但是在此應(yīng)該理解,可以在ILD層12和22的一層或兩層上提供兩個或更多絕緣膜。
然后將第一和第二芯片1和2堆疊在一起,基板10和20的包括電路的前表面互相面對,以形成如圖1A中所示的多芯片結(jié)構(gòu)。以這種方式,基板10和20的前表面中包括的接收器和發(fā)射器電路14和24形成了通過它們各自的金屬襯墊18和28耦合的電容,而此金屬襯墊18和28之間的一部分中間絕緣膜13形成了電容器介質(zhì)層13A。
芯片1和2的此布置允許接收器和發(fā)射器電路14和24之間通過中間絕緣膜13或13A進(jìn)行直接芯片到芯片的無線信號發(fā)送,并尤其適用于高速、高帶寬、和/或高頻應(yīng)用。而且,不需要明顯減小芯片1和2之間的電容負(fù)載的表面或邊緣布線。
相反,2002年8月6日授權(quán)的美國專利No.6,429,045描述了包括多個共面的、連接到同一硅支撐基板的集成電路芯片的半導(dǎo)體器件。通過在芯片前表面上形成的高密度布線,集成電路芯片互相電連接在一起,并且還在芯片背表面處提供了導(dǎo)電路徑用于保護(hù)芯片不受ESD損壞。1999年7月27日授權(quán)的美國專利No.5,930,098描述了一種半導(dǎo)體結(jié)構(gòu),該結(jié)構(gòu)包括多個半導(dǎo)體器件芯片,它們以“頭到尾”的方式,即,一個芯片的前表面面對相鄰芯片的背表面的方式堆疊在一起。在芯片之間提供絕緣膜,用于接合和電隔離這些芯片。在半導(dǎo)體結(jié)構(gòu)的一個或多個邊緣表面上提供金屬化圖形,此圖形提供了用于將芯片互相電連接或?qū)⑿酒娺B接到外部電路的邊緣布線。通過用于抑制芯片之間的ESD事件的邊緣布線,同時提供了芯片間ESD抑制網(wǎng)絡(luò)。
美國專利No.6,429,045或美國專利No.5,930,098描述的器件或結(jié)構(gòu)沒有提供通過芯片之間的中間絕緣層的直接的芯片到芯片的信號發(fā)送。相反,通過流過表面或邊緣布線的電流,獲得了美國專利No.6,429,045或美國專利No.5,930,098的器件或結(jié)構(gòu)中的信號發(fā)送,其具有相對高的電容負(fù)載,需要昂貴的半導(dǎo)體工藝,并不適用于高速、高帶寬、或高頻應(yīng)用。
另外,第一和第二芯片1和2可以按校準(zhǔn)方式,或按其間具有重疊區(qū)的偏移方式堆疊,如圖1A中所示。
圖1C為圖1A的結(jié)構(gòu)的另一個視圖,其中示出了重疊的接收器和發(fā)射器襯墊18和28,以及用于芯片1和2的各自的基板地(Vss)電源或功率(Vdd)電源19和29。
如圖1A中所示的芯片間的電容耦合明顯受其易受ESD損壞的弱點(diǎn)限制。例如,在制造期間和之后,電荷可以在兩個芯片1和2的任何一個上積累,導(dǎo)致在兩個芯片1和2之間的電荷差異。當(dāng)電荷差異達(dá)到一定閾值時,它可以損壞由薄膜13或13A提供的絕緣,并導(dǎo)致如圖1B中箭頭所示的兩個芯片1和2之間的ESD事件,從而使絕緣體破裂或芯片間電容耦合的損壞。
本發(fā)明因此通過形成穿過中間絕緣層13或13A的芯片間ESD保護(hù)路徑,提供用于與直接芯片間通信或耦合相關(guān)的ESD問題的解決方案。通過此ESD保護(hù)路徑,電荷可以在芯片1和2之間傳遞,以獲得電荷平衡,或可以從芯片1和/或2傳遞到對ESD損壞不敏感的區(qū)域,例如地終端或ESD電路。
具體地說,圖2示出了多芯片結(jié)構(gòu),該結(jié)構(gòu)包括相互背向相鄰的第一芯片3和第二芯片5,其間具有薄絕緣膜33。第一芯片3包括具有位于其前表面的接收器電路34的基板30,接收器電路34通過金屬過孔36連接到ILD層32上暴露的金屬襯墊38。第二芯片5包括具有位于其前表面的發(fā)射器電路54的基板50,發(fā)射器電路54通過金屬過孔56連接到ILD層52上暴露的金屬襯墊58。對準(zhǔn)接收器/發(fā)射器電路34和54、金屬過孔36和56、以及金屬襯墊38和58,以形成用于直接芯片間信號發(fā)送的信號發(fā)送路徑,此路徑穿過金屬襯墊38和58之間的絕緣膜33的部分33A。
另外,在芯片3中,在基板30的前表面中提供第一導(dǎo)體42,第一導(dǎo)體42通過金屬過孔44連接到ILD層32上的暴露的金屬襯墊46。類似地,在芯片5中,在基板50的前表面中提供第二導(dǎo)體62,第二導(dǎo)體62通過金屬過孔64連接到ILD層52上的暴露的金屬襯墊66。金屬襯墊46和66通過絕緣膜33中的金屬互連43電連接。以這種方式,除了通過接收器/發(fā)射器電路34和54、金屬過孔36和56、以及金屬襯墊38和58形成的信號發(fā)送路徑之外,對準(zhǔn)導(dǎo)體42和62、金屬過孔44和64、金屬襯墊44和66、以及互連43,以在芯片3和5之間形成第二路徑。
此第二路徑通過提供芯片3和5之間的電導(dǎo)通或耦合,保護(hù)信號發(fā)送路徑不受ESD損壞的影響,由此允許電荷在芯片3和5之間通過。
可以通過金屬互連43連接金屬襯墊46和66,如圖2中所示,而且它們可以可選地通過由例如導(dǎo)電聚合物或半導(dǎo)體的任何適當(dāng)材料形成的互連連接,只要互連具有小于絕緣膜33的電阻。例如,在圖3中,提供由導(dǎo)電聚合物形成的互連53用于連接金屬襯墊46和66。
圖2和3中所示的ESD保護(hù)路徑發(fā)揮作用,以獲得芯片3和5之間的電荷平衡,它適用于當(dāng)芯片3和5維持在基本相同的電壓時。相近電壓的芯片之間的ESD保護(hù)路徑還可以包括例如電阻、二極管等的元件。作為選擇,當(dāng)設(shè)計的芯片3和5維持在不同電壓時,只要ESD保護(hù)路徑的電阻抗小于信號發(fā)送路徑的電阻抗,ESD保護(hù)路徑可以包括例如晶體管、電容器、電感器等的元件,該ESD保護(hù)路徑允許靜電電荷通過它,而不是通過信號發(fā)送路徑釋放。
另外,本發(fā)明的ESD保護(hù)路徑可以包括或連接到ESD阻抗區(qū),以使在芯片3和/或5上積累的靜電電荷可以很容易地釋放到此ESD阻抗區(qū)。例如,ESD阻抗區(qū)可以包括釋放靜電電荷的地終端。另一個例子,ESD阻抗區(qū)可以包括ESD保護(hù)電路,該電路包括一個或多個例如火花隙、場發(fā)射器件、二極管、和選通(gated)二極管的元件?;鸹ㄏ锻ǔMㄟ^氣隙釋放靜電能量,而場發(fā)射器件不僅可以通過氣隙放電,而且可以通過填充有其它氣體或者甚至例如絕緣體的固體材料的間隙放電。圖4示意性示出了包括位于第一芯片3的基板30的前表面中的ESD保護(hù)電路43的ESD保護(hù)路徑,此路徑可以釋放直接來自芯片3或通過導(dǎo)體62、金屬過孔44和64、金屬襯墊66和46、以及導(dǎo)電聚合物互連53來自芯片5的靜電能量。應(yīng)該注意,根據(jù)上述本發(fā)明的原理,本領(lǐng)域內(nèi)的一般技術(shù)人員可以很容易地修改ESD保護(hù)電路43的位置。例如,ESD保護(hù)電路可以位于芯片5中、或芯片3和芯片5之間、或芯片3和5的外部。
可以將本發(fā)明的ESD保護(hù)路徑布置為與信號發(fā)送路徑平行,在其之間沒有任何直接連接,如圖2-4所示,或者只要它具有電阻抗小于信號發(fā)送路徑電阻抗的特征,就可以將它通過電阻器、電容器、晶體管、電感器等連接到信號發(fā)送路徑。例如,圖5和6示意性示出了由金屬襯墊46和62、金屬過孔64、以及由導(dǎo)電聚合物或金屬或金屬合金形成的互連53或43形成的ESD保護(hù)路徑。金屬襯墊46位于芯片3的ILD層32中,而且通過電感器45電感耦合到接收器金屬襯墊38。
本發(fā)明的ESD保護(hù)路徑解決了與直接芯片間通信或信號發(fā)送相關(guān)的ESD問題,增加了多芯片半導(dǎo)體結(jié)構(gòu)的ESD阻抗,并允許在高速、高帶寬、和/或高頻應(yīng)用中使用此多芯片結(jié)構(gòu)。另外,相對于常規(guī)ESD電路,本發(fā)明的芯片間ESD保護(hù)路徑具有明顯減小的覆蓋區(qū),而且可以很容易地適用于根據(jù)具體應(yīng)用需求按比例縮放。
可以通過集成電路制造中通常使用的現(xiàn)有工藝步驟制造本發(fā)明的ESD保護(hù)路徑。例如,可以與接收器/發(fā)射器電路、金屬過孔、以及接收器/發(fā)射器網(wǎng)絡(luò)的金屬襯墊,同時制造ESD保護(hù)路徑中的導(dǎo)體、金屬過孔、和金屬襯墊。在一個芯片或兩個芯片的前表面上的暴露的金屬襯墊上形成一個或多個絕緣膜之后,可以選擇性除去ESD保護(hù)電路中的金屬襯墊上的一部分絕緣膜,以暴露ESD保護(hù)路徑中的金屬襯墊。然后可以在ESD保護(hù)路徑中的暴露的金屬襯墊上淀積金屬、金屬合金、半導(dǎo)體、或?qū)щ娋酆衔?,并進(jìn)行平面化以在絕緣膜中形成互連,用于連接ESD保護(hù)路徑中的暴露的金屬襯墊。
值得注意地是,根據(jù)此前提供的描述,本領(lǐng)域內(nèi)的一般技術(shù)人員可以很容易地修改圖1-6中示出的結(jié)構(gòu),而且此修改被認(rèn)為是在本發(fā)明的精神和范圍之內(nèi)。
例如,雖然為了說明,圖1-6中的結(jié)構(gòu)每個只包括一個信號發(fā)送路徑和穿過兩個芯片的一個ESD暴露路徑,但是應(yīng)該理解地是,根據(jù)此前提供地描述,可以提供任何數(shù)量的信號發(fā)送路徑和穿過任何數(shù)量的芯片的任何數(shù)量的多個ESD保護(hù)路徑,以提供ESD阻抗的直接芯片間通信。
盡管在此參考具體實(shí)施例、特征和方面描述了本發(fā)明,但是應(yīng)該認(rèn)識到本發(fā)明并不局限于此,而是延伸利用到其它修改、變化、應(yīng)用、和實(shí)施例,并因此認(rèn)為所有這些其它修改、變化、應(yīng)用、和實(shí)施例都在本發(fā)明的精神和范圍之內(nèi)。
權(quán)利要求
1.一種結(jié)構(gòu),包括第一芯片,包括第一電路;第二芯片,包括第二電路;中間絕緣層,位于所述第一和第二芯片之間,其中所述第一和第二電路形成用于穿過所述中間絕緣層發(fā)送信號的信號發(fā)送路徑;以及靜電放電(ESD)保護(hù)路徑,在所述第一和第二芯片之間,穿過所述中間絕緣層。
2.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述信號選自數(shù)字信號、射頻(RF)信號、微波信號、振蕩信號、及其組合。
3.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述ESD保護(hù)路徑的電阻抗小于所述信號發(fā)送路徑的電阻抗。
4.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述ESD保護(hù)路徑包括電阻耦合、電容耦合、電感耦合、或其組合。
5.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述ESD保護(hù)路徑包括第一導(dǎo)體,位于所述第一芯片中;第二導(dǎo)體,位于所述第二芯片中;以及互連,位于所述中間絕緣層中,用于電連接所述第一導(dǎo)體和所述第二導(dǎo)體。
6.根據(jù)權(quán)利要求5的結(jié)構(gòu),其中所述互連包括選自金屬、金屬合金、半導(dǎo)體、導(dǎo)電聚合物、及其組合的材料,而且其中所述互連的電阻小于所述中間絕緣層的電阻。
7.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述ESD保護(hù)路徑與所述信號發(fā)送路徑隔離并平行。
8.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述ESD保護(hù)路徑通過電阻耦合、電容耦合、電感耦合、或其組合耦合到所述信號發(fā)送路徑。
9.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述第一和第二電路形成電容耦合。
10.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述第一電路包括RF發(fā)射器電路,而且其中所述第二電路包括RF接收器電路,而且其中所述RF發(fā)射器和接收器電路布置和構(gòu)建為用于穿過所述中間絕緣層發(fā)送RF信號。
11.根據(jù)權(quán)利要求10的結(jié)構(gòu),其中所述RF發(fā)射器和接收器電路相互對準(zhǔn)。
12.根據(jù)權(quán)利要求11的結(jié)構(gòu),其中所述ESD保護(hù)路徑包括位于所述第一芯片中的第一導(dǎo)體,位于所述第二芯片中的第二導(dǎo)體,和所述第一導(dǎo)體和所述第二導(dǎo)體之間的互連。
13.根據(jù)權(quán)利要求12的結(jié)構(gòu),其中所述第一和第二導(dǎo)體互相對準(zhǔn)。
14.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中至少一部分所述ESD保護(hù)路徑包括或電耦合到ESD阻抗區(qū),用于將電荷從至少一個所述第一和第二芯片發(fā)送到所述ESD阻抗區(qū)。
15.根據(jù)權(quán)利要求14的結(jié)構(gòu),其中所述ESD阻抗區(qū)包括地終端。
16.根據(jù)權(quán)利要求14的結(jié)構(gòu),其中所述ESD阻抗區(qū)包括至少一個ESD保護(hù)電路。
17.根據(jù)權(quán)利要求16的結(jié)構(gòu),其中所述至少一個ESD保護(hù)電路包括選自火花隙、場發(fā)射器件、二極管和選通二極管的元件。
18.根據(jù)權(quán)利要求1的結(jié)構(gòu),其中所述第一和第二芯片每個包括前表面和背表面,其中所述第一和第二電路分別位于所述第一和第二芯片的所述前表面中,而且其中所述第一芯片的所述前表面接觸所述中間絕緣層的第一表面,而所述第二芯片的所述前表面接觸所述中間絕緣層的第二、相反表面。
19.一種結(jié)構(gòu),包括第一芯片,包括第一基板;第二芯片,包括第二基板;信號路徑,用于通信耦合所述第一芯片和所述第二芯片;以及另一路徑,具有在所述第一芯片中形成的第一部分和在所述第二芯片中形成的第二部分,用于提供用于所述信號路徑的靜電放電(ESD)保護(hù)。
20.一種用于形成結(jié)構(gòu)的方法,包括以下步驟形成具有位于其中的第一電路和第一導(dǎo)體的第一芯片;形成具有位于其中的第二電路和第二導(dǎo)體的第二芯片;在至少一個所述第一和第二芯片上形成中間絕緣層;選擇性除去一部分所述中間絕緣層,以暴露至少一個所述第一和第二導(dǎo)體;在所述中間絕緣層的所述除去部分中形成互連;以及將所述第一芯片連接到所述第二芯片,以使所述第一和第二電路形成信號發(fā)送路徑,用于穿過所述中間絕緣層發(fā)送信號,并使所述第一導(dǎo)體、所述第二導(dǎo)體和所述互連在所述第一和第二芯片之間穿過所述中間絕緣層形成靜電放電(ESD)保護(hù)路徑。
全文摘要
本發(fā)明涉及用于包括一個或多個直接、芯片間信號發(fā)送路徑的高速和高頻器件的芯片間靜電放電(ESD)保護(hù)結(jié)構(gòu)。具體地說,本發(fā)明涉及一種結(jié)構(gòu),包括(1)第一芯片,包括第一電路,(2)第二芯片,包括第二電路,(3)中間絕緣層,位于所述第一和第二芯片之間,其中所述第一和第二電路形成用于穿過所述中間絕緣層發(fā)送信號的信號發(fā)送路徑。在所述結(jié)構(gòu)中,在所述第一和所述第二芯片之間穿過所述中間絕緣層提供靜電放電(ESD)保護(hù)路徑,以保護(hù)信號發(fā)送路徑不受ESD損壞影響。
文檔編號H01L21/60GK1909230SQ20061010835
公開日2007年2月7日 申請日期2006年8月2日 優(yōu)先權(quán)日2005年8月2日
發(fā)明者S·H·沃爾德曼 申請人:國際商業(yè)機(jī)器公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
西乡县| 雷波县| 天镇县| 沿河| 广水市| 台前县| 滦平县| 商洛市| 大姚县| 木里| 阳曲县| 女性| 临邑县| 兴业县| 陵川县| 土默特右旗| 郴州市| 潼关县| 冷水江市| 芮城县| 怀来县| 娄烦县| 大厂| 苍南县| 凌云县| 天峻县| 当雄县| 十堰市| 灵山县| 靖安县| 武义县| 文山县| 德安县| 巫溪县| 时尚| 南安市| 盘锦市| 桂阳县| 穆棱市| 宿松县| 鄂托克前旗|