專利名稱：形成存儲(chǔ)器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用臺(tái)階式淺溝槽隔離(STI)輪廓來形成存儲(chǔ)器件的晶體管的方法。
背景技術(shù)：
通常，使用諸如與非門(NAND)閃存器件的具有小單元尺寸的半導(dǎo)體存儲(chǔ)器件作為便攜式裝置的大容量儲(chǔ)存器。與非門閃存經(jīng)調(diào)適以提供小型化并降低每比特的成本，同時(shí)保持存儲(chǔ)器件的特性。對(duì)于與非門器件而言，單元區(qū)域及周邊區(qū)域中的晶體管的尺寸需減小以降低每比特的成本。然而，單元及周邊區(qū)域中的單元尺寸的減小通常會(huì)導(dǎo)致相應(yīng)晶體管性能的劣化。
在吉比特級(jí)的與非門閃存中，使用0.1μm或更小的單元柵極長度，且使用約0.1至0.3μm的周邊晶體管柵極長度。具有這么小或這么短的溝道的與非門器件會(huì)遇到多種問題，包括漏電流?；诖嗽?，許多人已試圖使用諸如口袋及暈圈(Pocket and Halo)技術(shù)的多種方法來解決漏電流及其它短溝道效應(yīng)。
圖1展示一典型晶體管的布局。在圖1中，″M″指示金屬，″CT″指示接觸，且″FOX″指示有源區(qū)之間的區(qū)域或場區(qū)域。此外，為減小整個(gè)芯片尺寸且保持單元及周邊區(qū)域中良好的晶體管特性，已使用圖1中所示的寬有源區(qū)寬度(ACT)。然而，由于溝道極短的影響，單元晶體管易發(fā)生漏電流。當(dāng)錯(cuò)誤地讀取單元的程序狀態(tài)及擦除狀態(tài)時(shí)，會(huì)出現(xiàn)多個(gè)問題，因?yàn)殡S著有源區(qū)減小會(huì)變得更難以提供充足電流，所以電路故障及/或維持電流增加。結(jié)果，隨著溝道尺寸縮小，晶體管的性能受到影響。
圖2展示一晶體管的剖視圖，如上文所述，該晶體管通常用于補(bǔ)償由于柵極長度(或溝道尺寸)的減小而引起的漏電流問題。柵極140形成于半導(dǎo)體襯底100上。藉由離子注入來減小結(jié)的耗盡寬度，從而補(bǔ)償漏電流。柵極間隔物150形成于柵極140的側(cè)壁上。
此方法藉由提供選擇性地注入結(jié)末端的口袋及暈圈注入物130以減小結(jié)的耗盡寬度而補(bǔ)償漏電流。此外，形成淺結(jié)120以補(bǔ)償深結(jié)110的問題。為減小Rs(表面電阻)及Rc(接觸電阻)，已使用諸如藉由注入Si及Ge而形成非晶結(jié)的方法。
然而，此方法難以實(shí)施，且亦難以均勻地獲得每一單元晶體管的所要特性。因此，減小芯片尺寸同時(shí)保持所需晶體管特性為半導(dǎo)體產(chǎn)業(yè)的艱難挑戰(zhàn)。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及形成諸如與非門器件的存儲(chǔ)器件中的晶體管。以如下方式形成晶體管藉由使用臺(tái)階式STI輪廓(其使用間隔物)來改良單元區(qū)域及周邊區(qū)域(peripheral region/peri-region)中的晶體管的性能。在此方法下獲得較實(shí)際STI間距寬的寬有源區(qū)寬度。
本發(fā)明的一實(shí)施例提供一種使用臺(tái)階式元件隔離薄膜輪廓來形成與非門閃存器件的晶體管的方法，該方法包括以下步驟在一半導(dǎo)體襯底上形成一襯墊氧化物薄膜及一絕緣氮化物薄膜；經(jīng)由一掩模圖案形成用于隔離的溝槽；在溝槽內(nèi)形成側(cè)壁氧化物薄膜；在半導(dǎo)體襯底的整個(gè)表面上形成一高密度等離子體氧化物薄膜，以使得完全填充溝槽；使用CMP方法移除高密度等離子體氧化物薄膜，以使得曝露絕緣氮化物薄膜；移除絕緣氮化物薄膜，以形成一隔離薄膜；在隔離薄膜的兩個(gè)側(cè)壁上形成臺(tái)階式元件隔離薄膜間隔物；及藉由臺(tái)階式元件隔離薄膜蝕刻方法來移除襯墊氧化物薄膜，以形成一臺(tái)階式元件隔離薄膜輪廓。
在一實(shí)施例中，一種形成存儲(chǔ)器件的方法包括在一半導(dǎo)體襯底上形成第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)，該第一隔離結(jié)構(gòu)與該第二隔離結(jié)構(gòu)在其間界定一有源區(qū)；及蝕刻該有源區(qū)內(nèi)所提供的半導(dǎo)體襯底的一部分以界定一臺(tái)階式輪廓，從而使得該有源區(qū)包括一第一垂直部分及一上主要表面，該第一垂直部分在該上主要表面上延伸。隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。


圖1展示一典型晶體管的布局；圖2為一典型晶體管的剖視圖；圖3A至圖3E說明根據(jù)本發(fā)明一實(shí)施例使用一臺(tái)階式STI輪廓來形成與非門閃存器件的晶體管的方法。
圖4A展示根據(jù)本發(fā)明一實(shí)施例的有源區(qū)的布局，其中獲得一臺(tái)階式STI有源區(qū)寬度。
圖4B及圖4C說明圖4A的有源區(qū)的橫截面視圖。
主要組件符號(hào)說明300半導(dǎo)體襯底302襯墊氧化物薄膜304STI氮化物薄膜306溝槽307STI輪廓308側(cè)壁氧化物薄膜310HDP氧化物薄膜311介電層312臺(tái)階式STI間隔物313寬度314臺(tái)階式STI輪廓316垂直注入步驟317垂直部分318傾斜注入步驟319區(qū)域320多晶硅層具體實(shí)施方式
現(xiàn)將使用特定實(shí)施例及附圖來詳細(xì)描述本發(fā)明。
圖3A至圖3E為用于說明根據(jù)本發(fā)明一實(shí)施例使用一臺(tái)階式STI輪廓來形成與非門閃存器件的方法的剖視圖。執(zhí)行臺(tái)階式STI工藝以界定一晶體管的具有足夠尺寸的有源區(qū)同時(shí)減小芯片尺寸。
參看圖3A，在半導(dǎo)體襯底300上依序形成襯墊氧化物薄膜302及STI氮化物薄膜304。在半導(dǎo)體襯底300上形成STI掩模(未圖示)。本文所使用的術(shù)語″上(on)″用于指第一物體位于第二物體上方的位置，其中第一物體與第二物體可或可不彼此直接接觸。藉由光刻方法使用該STI掩模(未圖示)來選擇性地蝕刻STI氮化物薄膜304、襯墊氧化物薄膜302及半導(dǎo)體襯底300，以在半導(dǎo)體襯底300的預(yù)定區(qū)域(或場區(qū)域(FOX))中形成溝槽306。在移除STI掩模(未圖示)之后，執(zhí)行側(cè)壁氧化工藝，以在溝槽306上形成氧化物薄膜(或側(cè)壁氧化物薄膜)308。蝕刻側(cè)壁氧化物薄膜308，以從氮化物薄膜304將其移除。所得氧化物薄膜308充當(dāng)溝槽306的內(nèi)襯或涂層。
參看圖3B，藉由在半導(dǎo)體襯底300上沉積諸如高密度等離子體(HDP)氧化物薄膜310的介電材料來執(zhí)行間隙填充工藝以完全填充溝槽306。使用化學(xué)機(jī)械拋光(CMP)方法來移除HDP氧化物薄膜310，直至大體上曝露STI氮化物薄膜304為止。在CMP工藝之后亦可執(zhí)行清洗工藝，以移除來自CMP工藝的剩余物。移除所曝露的STI氮化物薄膜304以形成STI輪廓307。半導(dǎo)體襯底300的上表面與STI結(jié)構(gòu)的上表面之間的高度稱為有效FOX高度(EFH)。EFH用于在有源區(qū)周圍形成″壕溝(moat)″，且防止損壞隨后將形成的隧道氧化物薄膜。根據(jù)一實(shí)施例，EFH為200至500，但在其它實(shí)施例中，其亦可為不同高度。
參看圖3C，藉由(例如)使用LP-TEOS、HTO或MTO在STI輪廓307及襯底上形成給定厚度的介電層(氧化物或氮化物薄膜)311。介電層311的沉積厚度決定待形成的臺(tái)階式STI間隔物的寬度(參見圖3D)。
參看圖3D，蝕刻介電層311以在STI輪廓的側(cè)壁上形成臺(tái)階式STI間隔物312。執(zhí)行蝕刻工藝，以使得臺(tái)階式STI間隔物312中的每一間隔物皆自STI結(jié)構(gòu)的上表面朝向有源區(qū)向下傾斜。在本實(shí)施例中，蝕刻工藝為各向同性蝕刻。在本實(shí)施例中，臺(tái)階式STI間隔物具有100至1000的寬度313。若寬度313不具有足夠厚度，則待提供于STI間隔物312下方的有源區(qū)部分將不具有足夠厚度，從而使其難以有效地充當(dāng)有源區(qū)。因?yàn)閷挾?13對(duì)應(yīng)于介電層311的厚度，所以可使用介電層311的沉積來控制間隔物的寬度313。盡管將STI間隔物312描述為具有傾斜形狀，但在其它實(shí)施例中，其亦可具有不同形狀(例如，矩形形狀)。在本實(shí)施例中，STI間隔物的傾斜形狀使得柵極材料的隨后沉積更易實(shí)施。
為形成臺(tái)階式STI輪廓(step STI profile)314，蝕刻硅襯底300的未被STI間隔物312覆蓋的部分。亦即，將間隔物312用作硅蝕刻的掩模。蝕刻襯底至B深度。深度B的最大尺寸部分地取決于隨后的柵極形成技術(shù)。舉例而言，溝槽縱橫比(即，深度比寬度)愈高，使用多晶硅來完全填充溝槽而無空隙則愈困難，其中多晶硅為用于與非門器件的柵極材料之一。
隨著臺(tái)階式STI輪廓314的形成，有效寬度增加了深度B的兩倍之多。有源區(qū)的所得增加使得能夠增加晶體管的導(dǎo)通電流。如圖3D中所示，無臺(tái)階式STI的單元晶體管的總有效寬度為A+2C。如圖3D中所示，在具有臺(tái)階式STI輪廓314的情況下，有效寬度增加了2B之多。亦即，總有效寬度變成A+2C+2B，″A″指示兩個(gè)臺(tái)階式STI輪廓314之間所提供的間隔，″B″指示臺(tái)階式STI輪廓314的深度，且″C″指示臺(tái)階式STI間隔物312的寬度。因此，臺(tái)階式STI輪廓314的形成增加了與單元相關(guān)聯(lián)的有源區(qū)，藉此改良單元晶體管的性能而不會(huì)相對(duì)于襯底的表面增加單元尺寸?；蛘撸色@得減小的單元尺寸，同時(shí)保持相同晶體管性能(例如，對(duì)于導(dǎo)通電流量)。
此外，由于增加了存儲(chǔ)器件(例如，與非門閃存器件)的每單位單元的有效寬度，所以亦增加Fouler-Nordheim(FN)電流(視有源區(qū)的增加的寬度而定)，從而獲得更快的程序速度。
參看圖3E，在形成臺(tái)階式STI輪廓314之后，根據(jù)一實(shí)施例執(zhí)行第一及第二結(jié)注入步驟316及318，以形成摻雜區(qū)域(例如，源極區(qū)域及漏極區(qū)域)。由于相鄰于STI輪廓307且在有源區(qū)的主要上表面上形成有源區(qū)的垂直部分317，所以需要在垂直部分317上以及相鄰于柵極結(jié)構(gòu)的區(qū)域319中執(zhí)行結(jié)注入工藝。執(zhí)行垂直注入步驟316以將離子注入?yún)^(qū)域319中(第一注入步驟)。該垂直注入步驟具有0度的注入角(即，離子大體上與襯底的表面正交地進(jìn)入襯底)。使用傾斜注入步驟318以將離子注入垂直部分317中(第二注入步驟)。藉由相對(duì)于垂直注入步驟增加約4至15度來執(zhí)行該傾斜注入步驟。執(zhí)行傾斜注入步驟318以使得tan(α)＜D/E，其中D為柵極與垂直部分317之間的距離，且E為柵極高度。在其它應(yīng)用中，可以顛倒次序來執(zhí)行步驟316及步驟318。亦可接連地重復(fù)執(zhí)行步驟316及步驟318，直至垂直部分317及區(qū)域319具有所要摻雜物濃度為止。
在執(zhí)行注入步驟之后，形成隧道氧化物(tunnel oxide)。在一實(shí)施例中，使用自由基隧道氧化方法來形成隧道氧化物。在襯底上在隧道氧化物上及兩個(gè)STI輪廓314內(nèi)沉積多晶硅層。圖3D中所示的臺(tái)階式STI輪廓314的縱橫比(AR)(即，深度(B)比間隔(A))不應(yīng)過高，以便沉積多晶硅而無空隙。
在本實(shí)施例中，在形成臺(tái)階式STI輪廓314之后且在形成隧道氧化物之前，在氧環(huán)境中執(zhí)行退火步驟，以潤圓STI輪廓314的底部拐角。在800℃至1100℃下執(zhí)行退火，以形成具有10至30厚度的氧化物薄膜。其后，藉由(例如)使用濕式蝕刻方法移除該氧化物薄膜，從而使拐角變圓。此外，藉由退火步驟來修復(fù)由硅蝕刻所導(dǎo)致的硅晶體的損壞。
若無此退火步驟而直接在襯底上(即，直接在STI輪廓314的尖拐角部分上)形成隧道氧化物，則在拐角處會(huì)出現(xiàn)氧化物變薄現(xiàn)象。若出現(xiàn)氧化物變薄，則晶體管中產(chǎn)生隆起(hump)的可能性就很高。在形成隧道氧化物薄膜之后，執(zhí)行額外工藝以制造存儲(chǔ)器件。
圖4A展示根據(jù)本發(fā)明一實(shí)施例具有臺(tái)階式STI輪廓以增加有效寬度的內(nèi)存單元的布局的俯視圖。如圖4A中所示，在有源區(qū)(ACT)內(nèi)形成一臺(tái)階式STI有源區(qū)(STI ACT)。STI ACT為一界定于臺(tái)階式STI輪廓314之間的區(qū)域。因此，ACT區(qū)域經(jīng)配置以使其比現(xiàn)有技術(shù)的有源區(qū)寬出臺(tái)階式STI輪廓的兩倍深度。圖4B說明沿箭頭BB截取的圖4A的內(nèi)存單元的橫截面視圖。如圖所示，將多晶硅層320沉積于臺(tái)階式STI輪廓314之間。圖4C說明沿箭頭CC截取的圖4A的內(nèi)存單元的橫截面視圖。數(shù)字322說明有效寬度的增加。
如上文所提及，根據(jù)本發(fā)明，藉由形成間隔物及蝕刻來形成臺(tái)階式STI輪廓。因此，可確保寬有效寬度，且可改良單元區(qū)域及周圍區(qū)域中的晶體管的性能。此外，由于可減小芯片尺寸以節(jié)省每比特的制造成本?？筛牧紗卧娏骷俺绦蛩俣取?br> 盡管已參考優(yōu)選實(shí)施例進(jìn)行前述描述，但應(yīng)了解，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明及權(quán)利要求的范疇的情況下可對(duì)本發(fā)明進(jìn)行改變及修正。
權(quán)利要求
1.一種形成存儲(chǔ)器件的方法，其包括在一半導(dǎo)體襯底上形成第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)，該第一隔離結(jié)構(gòu)與該第二隔離結(jié)構(gòu)在其間界定一有源區(qū)；及蝕刻該有源區(qū)內(nèi)所提供的該半導(dǎo)體襯底的一部分以界定一臺(tái)階式輪廓，從而使該有源區(qū)包括一第一垂直部分及一上主要表面，該第一垂直部分在該上主表面上延伸。
2.如權(quán)利要求1所述的方法，其進(jìn)一步包括形成一相鄰于該第一隔離結(jié)構(gòu)所提供的第一間隔物。
3.如權(quán)利要求2所述的方法，其中該第一間隔物具有一傾斜面，且其位于該第一垂直部分上。
4.如權(quán)利要求2所述的方法，其中該蝕刻步驟提供一在該有源區(qū)的該上主要表面上延伸的第二垂直部分，該方法進(jìn)一步包括形成一相鄰于該第二隔離結(jié)構(gòu)所提供的第二間隔物，其中該第一隔離結(jié)構(gòu)及該第二隔離結(jié)構(gòu)為第一淺溝槽隔離結(jié)構(gòu)及第二淺溝槽隔離結(jié)構(gòu)，其中將該第一間隔物及該第二間隔物用作一掩模以蝕刻該襯底。
5.如權(quán)利要求1所述的方法，藉由執(zhí)行一傾斜注入方法，使該有源區(qū)的至少一第一部分具有摻雜物。
6.如權(quán)利要求5所述的方法，其中該傾斜注入方法包括使用一4至15度的注入角來將所述摻雜物注入該有源區(qū)的該第一部分中。
7.如權(quán)利要求6所述的方法，其中藉由執(zhí)行一垂直注入方法，使該有源區(qū)的至少一第二部分具有摻雜物，其中該垂直注入方法包括使用一大體上0度的注入角來將所述摻雜物注入該有源區(qū)的該第二部分中。
8.如權(quán)利要求2所述的方法，其中該第一間隔物具有一100至1000的寬度。
9.如權(quán)利要求2所述的方法，其中使用氧化物薄膜或氮化物薄膜之一來形成該第一間隔物。
10.如權(quán)利要求1所述的方法，其進(jìn)一步包括在該蝕刻步驟之后，退火該半導(dǎo)體襯底，以潤圓一由該臺(tái)階式輪廓所界定的拐角。
11.如權(quán)利要求10所述的方法，其中在一介于800℃與1100℃之間的溫度下執(zhí)行該退火。
12.如權(quán)利要求11所述的方法，其中使用該退火步驟來形成一具有一10至30厚度的介電薄膜。
13.如權(quán)利要求10所述的方法，其進(jìn)一步包括移除一作為該退火的結(jié)果而形成于該襯底上的氧化物薄膜；及其后，在該半導(dǎo)體襯底上于該有源區(qū)內(nèi)形成一隧道氧化物。
14.如權(quán)利要求13所述的方法，其中使用一自由基氧化方法來形成該隧道氧化物。
15.一種形成存儲(chǔ)器件的方法，其包括在一半導(dǎo)體襯底上形成第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)，該第一隔離結(jié)構(gòu)與該第二隔離結(jié)構(gòu)在其間界定一有源區(qū)；分別形成相鄰于該第一隔離結(jié)構(gòu)及該第二隔離結(jié)構(gòu)所提供的第一間隔物及第二間隔物，該第一間隔物及該第二間隔物曝露該襯底的一部分；及蝕刻該襯底的該曝露部分以界定一臺(tái)階式輪廓，從而使得該有源區(qū)包括第一垂直部分及第二垂直部分及一上主要表面，該第一垂直部分及該第二垂直部分在該上主要表面上延伸，該第一垂直部分提供于該第一間隔物的正下方，該第二垂直部分提供于該第二間隔物的正下方。
全文摘要
本發(fā)明提供一種形成存儲(chǔ)器件的方法，該方法包括在一半導(dǎo)體襯底上形成第一隔離結(jié)構(gòu)及第二隔離結(jié)構(gòu)，該第一隔離結(jié)構(gòu)與該第二隔離結(jié)構(gòu)在其間界定一有源區(qū)；及蝕刻該有源區(qū)內(nèi)所提供的半導(dǎo)體襯底的一部分以界定一臺(tái)階式輪廓，從而使得該有源區(qū)包括一第一垂直部分及一上主要表面，該第一垂直部分在該上主要表面上延伸。
文檔編號(hào)H01L21/336GK1841707SQ20061000453
公開日2006年10月4日 申請(qǐng)日期2006年1月27日 優(yōu)先權(quán)日2005年3月31日
發(fā)明者許炫 申請(qǐng)人:海力士半導(dǎo)體有限公司