專利名稱：集成電路中的靜電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及一種集成電路中的靜電保護(hù)電路。
背景技術(shù)：
集成電路很容易受靜電的破壞，一般在電路的輸入輸出端子或電源保護(hù)中都會設(shè)計(jì)靜電保護(hù)電路以防止內(nèi)部電路因收到靜電而受到損壞。GGNMOS(Gate Grounded NMOS，柵極接地的N型金屬氧化物晶體管)是一種廣泛使用的靜電保護(hù)結(jié)構(gòu)。圖1為GGNMOS電路結(jié)構(gòu)示意圖。如圖1所示，3為GGNOMOS，其中GGNOMOS的漏極4和內(nèi)部電路2的前一級相連接，源極6、柵極5和襯底7都接地。圖2為多指并聯(lián)的GGNMOS電路的版圖。如圖2所示，為保證一定的保護(hù)強(qiáng)度，將數(shù)個(gè)GGNMOS并聯(lián)。采用多指并聯(lián)的GGNMOS電路對集成電路進(jìn)行靜電保護(hù)可以提高保護(hù)強(qiáng)度。
圖3為多指并聯(lián)的GGNMOS電路截面示意圖。如圖3所示，P型襯底13上為P阱12，所述P阱12上有襯底電阻，其一端與三極管15的基極相連接，另一端與P+擴(kuò)散區(qū)10相連接，三極管的發(fā)射極和集電極分別連接N+擴(kuò)散區(qū)11，P+擴(kuò)散區(qū)10和N+擴(kuò)散區(qū)11之間有場隔離8。在靜電發(fā)生時(shí)由于不同位置晶體管到P型阱控制的體電阻的不同會導(dǎo)致保護(hù)電路開啟不均勻，在最中間的GGNMOS器件，由于其離P型阱控制最遠(yuǎn)，襯底電阻最大，最容易先于其他GGNMOS器件開啟。當(dāng)該離P型阱控制最遠(yuǎn)的GGNMOS器件開啟時(shí)，其他GGNMOS器件還沒有開啟。
已有技術(shù)的靜電保護(hù)電路中的GGNMOS器件不能均勻的開啟，降低了靜電保護(hù)電路的整體保護(hù)能力。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種集成電路的靜電保護(hù)電路，可以使多指并聯(lián)的GGNMOS電路中各個(gè)GGNMOS器件比較均勻的開啟，提高整體的靜電保護(hù)的能力。
為解決上述技術(shù)問題，本發(fā)明集成電路中的靜電保護(hù)電路，包括多指并聯(lián)的GGNMOS電路，GGNMOS的漏極接內(nèi)部電路的前一級，還包括二極管，其中最中間的GGNMOS源端以及襯底與二極管的陰極相連接、柵極接地，該多指并聯(lián)的GGNMOS電路中其他GGNMOS源端接地，柵極接地，襯底相互連接并與二極管的陰極相連接，二極管的陽極接地，當(dāng)發(fā)生ESD時(shí)，所述最中間的GGNMOS最先導(dǎo)通，在所述二極管產(chǎn)生偏壓，供給其他所有周邊所有的GGNMOS襯底偏壓，使保護(hù)電路中所有的GGNMOS開啟均勻。
與已有技術(shù)相比，本發(fā)明一種集成電路的靜電保護(hù)電路，本發(fā)明一種集成電路的靜電保護(hù)電路，在多指并聯(lián)的GGNMOS電路最中間的一個(gè)GGNMOS的源端連接一個(gè)反相二極管，可以在靜電保護(hù)電路發(fā)生擊穿導(dǎo)通后，在該二極管產(chǎn)生偏壓，供給其他所有周邊所有的GGNMOS襯底偏壓，可以使寄生NPN三極管更快開啟，可以使保護(hù)電路中所有的GGNMOS開啟均勻，本發(fā)明電路可以更好的提供靜電保護(hù)。


下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步描述圖1為已有技術(shù)GGNMOS電路結(jié)構(gòu)示意圖；圖2為已有技術(shù)多指并聯(lián)的GGNMOS電路的版圖；圖3為已有技術(shù)多指并聯(lián)的GGNMOS電路截面示意圖；圖4為本發(fā)明電路結(jié)構(gòu)示意圖。
具體實(shí)施例方式
圖4為本發(fā)明一種集成電路的靜電保護(hù)電路結(jié)構(gòu)示意圖。本發(fā)明在已有技術(shù)的靜電保護(hù)電路多指并聯(lián)的GGNMOS電路基礎(chǔ)上做了改進(jìn)。如圖4所示，包括多個(gè)GGNMOS器件，最中間的GGNMOS器件18的源端、襯底與一個(gè)二極管16的陰極相連接，其柵極接地，漏極接內(nèi)部電路2的前一級。上述二極管16的陽極接地。除了最中間的GGNMOS18之外，其他GGNMOS17的漏極接內(nèi)部電路2和輸入輸出信號1，其襯底相互連接并且與二極管16的陰極相連接，源極和柵極接地。
在器件工作時(shí)，本發(fā)明一種集成電路的靜電保護(hù)電路，在離P阱控制最遠(yuǎn)、體電阻最大、容易先于其他GGNOMS器件開啟的最中間的GGNMOS器件源端連接一個(gè)二極管，當(dāng)靜電保護(hù)電路發(fā)生擊穿導(dǎo)通后，會在該二極管產(chǎn)生偏壓，產(chǎn)生的偏壓給其他所有周邊所有的GGNMOS的襯底偏壓。這種主動(dòng)方式的給襯底提供偏壓形式，使晶體管較快被觸發(fā)開啟，有較大電流能力。同時(shí)會使開啟均勻，有更好的靜電保護(hù)效果。
權(quán)利要求
1.一種集成電路中的靜電保護(hù)電路，其特征在于，包括多指并聯(lián)的GGNMOS電路，GGNMOS的漏極接內(nèi)部電路的前一級，還包括二極管，其中最中間的GGNMOS源端以及襯底與二極管的陰極相連接、柵極接地，該多指并聯(lián)的GGNMOS電路中其他GGNMOS源端接地，柵極接地，襯底相互連接并與二極管的陰極相連接，二極管的陽極接地，當(dāng)發(fā)生ESD時(shí)，所述最中間的GGNMOS最先導(dǎo)通，在所述二極管產(chǎn)生偏壓，供給其他所有周邊所有的GGNMOS襯底偏壓，使保護(hù)電路中所有的GGNMOS開啟均勻。
全文摘要
本發(fā)明公開了一種集成電路中的靜電保護(hù)電路。包括多指并聯(lián)的GGNMOS電路，GGNMOS的漏極接內(nèi)部電路的前一級，還包括二極管，其中最中間的GGNMOS源端以及襯底與二極管的陽極相連接、柵極接地，該多指并聯(lián)的GGNMOS電路中其他GGNMOS源端接地，柵極接地，襯底相互連接并與二極管的陽極相連接，二極管的陰極接地，當(dāng)發(fā)生ESD時(shí)，所述最中間的GGNMOS最先導(dǎo)通，在所述二極管產(chǎn)生偏壓，供給其他所有周邊所有的GGNMOS襯底偏壓，使保護(hù)電路中所有的GGNMOS開啟均勻。本發(fā)明適用于集成電路制造。
文檔編號H01L27/02GK1979844SQ20051011117
公開日2007年6月13日 申請日期2005年12月6日 優(yōu)先權(quán)日2005年12月6日
發(fā)明者徐向明 申請人:上海華虹Nec電子有限公司