專利名稱：具有多功能的芯片架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種具有多功能的芯片架構(gòu)，特別是有關(guān)于一種具有多個芯片且芯片間采取不同制程的芯片架構(gòu)。
背景技術(shù)：
截至目前為止，大部分的微控制器芯片或微處理器芯片，因其封裝體未內(nèi)建有非易失性存儲器，故含有這些芯片的產(chǎn)品斷電后，這些芯片無法主動保留已儲存的數(shù)據(jù)。而含有這些芯片的產(chǎn)品必須再通過設(shè)置于芯片封裝體外部的非易失性存儲器，如電可擦除只讀存儲器(EEPROM)、閃存(Flashmemory)、磁性存儲器(MRAM)等，來儲存芯片所儲存的數(shù)據(jù)。換句話說，目前部分含有微控制器芯片或微處理器芯片的產(chǎn)品都必須額外在其封裝體外使用非易失性存儲器，才能在產(chǎn)品斷電后儲存數(shù)據(jù)。在上述情況下，芯片與外接存儲器不僅成本較高外，其整體所占有的布局面積勢必加大，并不利于產(chǎn)品輕薄短小化的原則。
其它，部分封裝體內(nèi)建有非易失性存儲器的微控制器或微處理器，通常為了制程整合之便，為采微控制器或微處理器與非易失性存儲器相同制程。此點(diǎn)雖在制程上可以單一化，但對于產(chǎn)品在生產(chǎn)上并不具有彈性，亦不利于有效成本降低。且，若面對不同存儲器容量或特性需求時(shí)，在考慮單一制程下，芯片本身必須另外設(shè)計(jì)搭配不同存儲器容量或型態(tài)的非易失性存儲器，此點(diǎn)亦不利于產(chǎn)品在生產(chǎn)上的彈性以及成本的降低。

發(fā)明內(nèi)容
本發(fā)明目的為將具有多功能的微控制芯片的封裝體積縮小，且降低此多功能微控制芯片整體在制程上的成本。
為達(dá)到上述目的，本發(fā)明提供一種具有多功能的芯片架構(gòu)，外部由一封裝體所包覆，該微控制芯片內(nèi)部架構(gòu)則包括有芯片座、第一芯片、至少一第二芯片、多個引腳、多個打線墊，以及多條打線。其中，第一芯片設(shè)置于芯片座上，第一芯片具有控制的功能。第二芯片則設(shè)置于同一芯片座上且位于第一芯片旁，第二芯片具有預(yù)先設(shè)定的功能。多個打線墊為分別設(shè)置于第一芯片、第二芯片上，且特別的是第一芯片、第二芯片各自至少有任意兩打線墊為共同信號聯(lián)機(jī)。多個引腳分別設(shè)置于芯片座四周，其用以將第一芯片、第二芯片所輸出的信號引出封裝體外。而多條打線則焊接于打線墊、引腳與芯片座間，以使第一芯片、第二芯片，引腳與芯片座間可以有信號連結(jié)。
在本發(fā)明較佳實(shí)施例中，打線為部分焊接于第一芯片與第二芯片間的所述打線墊，部分焊接于第一芯片的打線墊與引腳間，部分焊接于第一芯片的打線墊與芯片座間，部分焊接于第二芯片的打線墊與引腳間，部分焊接于第二芯片的打線墊與芯片座間，部分如焊接于芯片座與引腳間。
也就是說，本發(fā)明提供了一種具有多功能的芯片架構(gòu)，外部由一封裝體所包覆，其中該多功能的芯片內(nèi)部架構(gòu)包括一芯片座；一第一芯片，設(shè)置于該芯片座上，該第一芯片具有控制的功能；至少一第二芯片，設(shè)置于該芯片座上且位于該第一芯片旁，該第二芯片具有預(yù)先設(shè)定的功能；多個引腳，分別設(shè)置于該芯片座四周，用以將該第一芯片、該第二芯片所輸出的信號引出該封裝體外，且該引腳數(shù)量與第一芯片單獨(dú)架構(gòu)封裝體時(shí)所需設(shè)置的引腳數(shù)量相同；多個打線墊，分別設(shè)置于該第一芯片、該第二芯片上，且其中該第一芯片、該第二芯片各自至少有任意兩該打線墊為共同聯(lián)機(jī)；以及多條打線，焊接于所述打線墊、所述引腳以及該芯片座間，以使該第一芯片、該第二芯片、該引腳，與該芯片座間有信號連結(jié)，其中所述多條打線部分焊接于該第一芯片與該第二芯片間的所述打線墊，該多條打線部分焊接于該第一芯片的所述打線墊與所述引腳間，該多條打線部分焊接于該第一芯片的所述打線墊與該芯片座間，該多條打線部分焊接于該第二芯片的所述打線墊與所述引腳間，該多條打線部分焊接于該第二芯片的所述打線墊與該芯片座間，該多條打線部分焊接于該芯片座與所述引腳間。
根據(jù)上述構(gòu)思，該第一芯片為一微控制器。
根據(jù)上述構(gòu)思，該第一芯片為一微處理器。
根據(jù)上述構(gòu)思，該第一芯片為一功能控制芯片。
根據(jù)上述構(gòu)思，該第二芯片為一非易失性存儲器。
根據(jù)上述構(gòu)思，具有兩個該第二芯片。
根據(jù)本發(fā)明的另一方面提供了一種具有多功能的芯片架構(gòu)，外部由一封裝體所包覆，其中該多功能的芯片內(nèi)部架構(gòu)包括一芯片座；一第一芯片，設(shè)置于該芯片座上，該第一芯片具有控制的功能；至少一第二芯片，設(shè)置于該芯片座上且位于該第一芯片旁，該第二芯片具有預(yù)先設(shè)定的功能；多個引腳，分別設(shè)置于該芯片座四周，用以將該第一芯片、該第二芯片所輸出的信號引出該封裝體外，且該引腳數(shù)量與第一芯片單獨(dú)架構(gòu)封裝體時(shí)所需設(shè)置的引腳數(shù)量相同；多個打線墊，分別設(shè)置于該第一芯片、該第二芯片上，且其中該第一芯片、該第二芯片各自至少有任意兩該打線墊為共同聯(lián)機(jī)；以及多條打線，焊接于所述打線墊、所述引腳以及該芯片座間，以使該第一芯片、該第二芯片、該引腳，與該芯片座間有信號連結(jié)。
根據(jù)上述構(gòu)思，該打線部分焊接于該第一芯片與該第二芯片間的所述打線墊。
根據(jù)上述構(gòu)思，所述打線部分焊接于該第一芯片的所述打線墊與所述引腳間。
根據(jù)上述構(gòu)思，所述打線部分焊接于該第一芯片的所述打線墊與該芯片座間。
根據(jù)上述構(gòu)思，所述打線部分焊接于該第二芯片的所述打線墊與所述引腳間。
根據(jù)上述構(gòu)思，所述打線部分焊接于該第二芯片的所述打線墊與該芯片座間。
根據(jù)上述構(gòu)思，所述打線部分焊接于該芯片座與所述引腳間。
根據(jù)上述構(gòu)思，該第一芯片為一微控制器。
根據(jù)上述構(gòu)思，該第一芯片為一微處理器。
根據(jù)上述構(gòu)思，該第一芯片為一功能控制芯片。
根據(jù)上述構(gòu)思，該第二芯片為一非易失性存儲器。
根據(jù)上述構(gòu)思，具有兩個該第二芯片。
本發(fā)明提供一種具有多功能的芯片架構(gòu)，通過微控制器搭配至少一多功能芯片，且微控制器與功能芯片可以選擇采不同制程，特別是微控制器與功能芯片上各自打線墊具有任意兩打線墊共同聯(lián)機(jī)的設(shè)計(jì)。因此，本發(fā)明在微控制器與功能芯片可以選擇采不同制程組合的彈性下，可縮小集成電路布局面積，進(jìn)而縮小整個封裝結(jié)構(gòu)的體積，而共同聯(lián)機(jī)的設(shè)計(jì)可使封裝結(jié)構(gòu)的引腳數(shù)量在輸出信號增多的情況下不需增加，亦同樣能避免封裝結(jié)構(gòu)的體積因此而加大。并且，本發(fā)明還能降低微控制芯片整體在制程上的成本。


圖1為本發(fā)明具有多功能的芯片架構(gòu)的示意圖。
圖2為本發(fā)明又一較佳實(shí)施例的具有多功能的芯片架構(gòu)的示意圖。
圖3為本發(fā)明又一較佳實(shí)施例的具有多功能的芯片架構(gòu)的示意圖。
其中，附圖標(biāo)記說明如下10-芯片架構(gòu)；20-芯片架構(gòu)；30-芯片架構(gòu)；110-芯片座；210-芯片座；310-芯片座；120-微控制器；220-微控制器；320-微控制器；130-非易失性存儲器；140-打線墊；221-打線墊；223-打線墊；231-打線墊；233-打線墊；321-打線墊；331-打線墊；341-打線墊；145-引腳；146-引腳；147-引腳；250-引腳；350-引腳；150-打線；160-打線；170-打線；180-打線；190-打線；195-打線；260-打線；261-打線；270-打線；360-打線；361-打線；363-打線；365-打線；230-功能芯片；330-功能芯片；340-功能芯片。
具體實(shí)施例方式
為了能對本發(fā)明的特征、目的及功能有更進(jìn)一步的認(rèn)知與了解，茲配合附圖詳細(xì)說明如后請參考圖1，圖1為本發(fā)明具有多功能的芯片架構(gòu)的示意圖。此芯片架構(gòu)10外部為由一封裝體所包覆(未繪示)，而封裝體內(nèi)部則主要包括有芯片座110，以及芯片座上的微控制器120、非易失性存儲器130。特別的是，微控制器120與非易失性存儲器130可以選擇采取不同制程。
微控制器120與非易失性存儲器130采取不同制程的優(yōu)點(diǎn)在于，當(dāng)芯片架構(gòu)10真正在運(yùn)作時(shí)，微控制器120與非易失性存儲器130所承受的電流或電壓程度在比例上未盡相同，且因?yàn)橹饕M件架構(gòu)不同所造成單位面積的電路布局集積度亦不相同，因此微控制器120與非易失性存儲器130可針對個別操作需求、或針對芯片架構(gòu)10真正運(yùn)作時(shí)的動作需求調(diào)整其個別的制程。
而芯片架構(gòu)10所采用的引腳數(shù)并不會較原本微控制器120所需的引腳數(shù)增加。在圖1中，微控制器120與非易失性存儲器130間的信號輸出，可通過微控制器120與非易失性存儲器130頂面上的打線墊140與芯片座110上的引腳145、146、147焊接有打線150、160、170、180、190、195等，而使得微控制器120與非易失性存儲器130間，微控制器120與引腳145間，非易失性存儲器130與引腳146、147間有信號連結(jié)。其中打線150定義為電源線，打線160定義為地線，打線170定義為內(nèi)部溝通線，而引腳145定義為電源接腳、引腳146定義為接地腳，引腳147為內(nèi)部溝通接腳。
而為了應(yīng)付封裝體內(nèi)含有多個芯片，且避免因多個芯片可能會增加將信號引出封裝體的引腳數(shù)，可將各芯片間或各芯片與引腳間的信號傳輸進(jìn)行規(guī)劃。請參考圖2，圖2為本發(fā)明另一較佳實(shí)施例的具有多功能的芯片架構(gòu)的示意圖。在圖2中，芯片架構(gòu)20其芯片座210上的微控制器220、功能芯片230的頂面上各自具有多個打線墊。
而為了避免增加芯片架構(gòu)20的引腳數(shù)量，可規(guī)劃微控制器220、功能芯片230各自至少有任意兩打線墊為共同聯(lián)機(jī)。舉例來說，微控制器220上的打線墊221、223為共同聯(lián)機(jī)，功能芯片上的打線墊231、233為共同聯(lián)機(jī)。簡單來說，打線墊221、223在電路上可視為同一節(jié)點(diǎn)，打線墊231、233在電路上亦視為同一節(jié)點(diǎn)。
因此，在微控制器220上的打線墊221、223為共同聯(lián)機(jī)，功能芯片上的打線墊231、233為共同聯(lián)機(jī)的情況下，微控制器220欲將信號由打線墊221傳輸至引腳250的路徑即不只一種。其一為通過打線墊221經(jīng)打線260直接將信號傳輸至引腳250。其二為通過打線墊221共同聯(lián)機(jī)至打線墊223，再通過打線270經(jīng)共同聯(lián)機(jī)的打線墊231、233，再經(jīng)打線261傳輸至引腳250。
也因此，在微控制器220與功能芯片輸出信號增多的情況下，當(dāng)微控制器220與功能芯片通過上述規(guī)劃而使得信號引出路徑增多時(shí)，相對應(yīng)地，芯片架構(gòu)20所需引腳數(shù)量則不需增加。
根據(jù)本發(fā)明概念，多功能芯片架構(gòu)下的功能芯片數(shù)并不局限為單一，請參考圖3，圖3為本發(fā)明又一較佳實(shí)施例的具有多功能的芯片架構(gòu)的示意圖。在圖3中，芯片架構(gòu)30的芯片座310上除設(shè)置有微控制器320外，還設(shè)置有功能芯片330、340。
而微控制器320上打線墊321所欲輸出至引腳350或欲出至功能芯片330、340個別打線墊331、341的信號，可通過打線墊321經(jīng)打線360先傳輸至引腳350，再經(jīng)由打線361將信號傳輸至打線墊341?；蚩赏ㄟ^打線墊321經(jīng)打線360先傳輸至引腳350，再經(jīng)由打線363將信號傳輸至芯片座310，再經(jīng)由打線365將信號傳輸至打線墊331。
如此一來，微控制器320上的打線墊321、多功能芯片上330的打線墊331，以及多功能芯片340上的打線墊341，其輸出或接收信號可共享引腳350。故，在芯片架構(gòu)30為一微控制器320以及兩多功能芯片330、340的情況下，其所需引腳數(shù)量仍與圖2所需相同，皆為18只。
本發(fā)明優(yōu)點(diǎn)在于a.通過將微控制器以及非易失性存儲器包裝在同一封裝結(jié)構(gòu)內(nèi)，在不增加微控制器外部封裝結(jié)構(gòu)所需引腳數(shù)的情況下，可提升微控制器相關(guān)產(chǎn)品的應(yīng)用。
b.除非易失性存儲器外，微控制器亦可搭配其它功能芯片，如液晶顯示芯片等不同功能的芯片，或與存儲器芯片混合搭配，達(dá)到更多樣化的靈活運(yùn)用。
c.在不增加微控制器外部封裝結(jié)構(gòu)的引腳數(shù)量的情況下，可以減少封裝費(fèi)用，以降低成本，并可避免增大印刷電路板空間，進(jìn)而避免增大應(yīng)用產(chǎn)品的體積。
d.上述的低成本的多功能芯片架構(gòu)方案，可使微控制器應(yīng)用的產(chǎn)品在斷電后，其儲存的數(shù)據(jù)仍可繼續(xù)保存，而提升了微控制器智能化水平，進(jìn)而提供消費(fèi)者更舒適安全的保障。
綜合上述，本發(fā)明提供一種具有多功能的芯片架構(gòu)，通過微控制器搭配至少一多功能芯片，且微控制器與功能芯片可選擇采用不同制程，特別的是微控制器與功能芯片上各自打線墊具有任意兩打線墊共同聯(lián)機(jī)的設(shè)計(jì)。因此，本發(fā)明可縮小集成電路布局面積，進(jìn)而縮小整個封裝結(jié)構(gòu)的體積，而共同聯(lián)機(jī)的設(shè)計(jì)可使封裝結(jié)構(gòu)的引腳數(shù)量在輸出信號增多的情況下不需增加，亦同樣能避免封裝結(jié)構(gòu)的體積因此而加大。
以上所述，僅為本發(fā)明的較佳實(shí)施例，當(dāng)不能以的限制本發(fā)明的范圍。即大凡依本發(fā)明的權(quán)利要求書所做的均等變化及修飾，仍將不失本發(fā)明的要義所在，亦不脫離本發(fā)明的精神和范圍，故都應(yīng)視為本發(fā)明的進(jìn)一步實(shí)施狀況。
權(quán)利要求
1.一種具有多功能的芯片架構(gòu)，外部由一封裝體所包覆，其中該多功能的芯片內(nèi)部架構(gòu)包括一芯片座；一第一芯片，設(shè)置于該芯片座上，該第一芯片具有控制的功能；至少一第二芯片，設(shè)置于該芯片座上且位于該第一芯片旁，該第二芯片具有預(yù)先設(shè)定的功能；多個引腳，分別設(shè)置于該芯片座四周，用以將該第一芯片、該第二芯片所輸出的信號引出該封裝體外，且該引腳數(shù)量與第一芯片單獨(dú)架構(gòu)封裝體時(shí)所需設(shè)置的引腳數(shù)量相同；多個打線墊，分別設(shè)置于該第一芯片、該第二芯片上，且其中該第一芯片、該第二芯片各自至少有任意兩該打線墊為共同聯(lián)機(jī)；以及多條打線，焊接于所述打線墊、所述引腳以及該芯片座間，以使該第一芯片、該第二芯片、該引腳，與該芯片座間有信號連結(jié)，其中所述多條打線部分焊接于該第一芯片與該第二芯片間的所述打線墊，該多條打線部分焊接于該第一芯片的所述打線墊與所述引腳間，該多條打線部分焊接于該第一芯片的所述打線墊與該芯片座間，該多條打線部分焊接于該第二芯片的所述打線墊與所述引腳間，該多條打線部分焊接于該第二芯片的所述打線墊與該芯片座間，該多條打線部分焊接于該芯片座與所述引腳間。
2.如權(quán)利要求1所述的具有多功能的芯片架構(gòu)，其特征是該第一芯片為一微控制器。
3.如權(quán)利要求1所述的具有多功能的芯片架構(gòu)，其特征是該第一芯片為一微處理器。
4.如權(quán)利要求1所述的具有多功能的芯片架構(gòu)，其特征是該第一芯片為一功能控制芯片。
5.如權(quán)利要求1所述的具有多功能的芯片架構(gòu)，其特征是該第二芯片為一非易失性存儲器。
6.如權(quán)利要求1所述的具有多功能的芯片架構(gòu)，其特征是具有兩個該第二芯片。
7.一種具有多功能的芯片架構(gòu)，外部由一封裝體所包覆，其中該多功能的芯片內(nèi)部架構(gòu)包括一芯片座；一第一芯片，設(shè)置于該芯片座上，該第一芯片具有控制的功能；至少一第二芯片，設(shè)置于該芯片座上且位于該第一芯片旁，該第二芯片具有預(yù)先設(shè)定的功能；多個引腳，分別設(shè)置于該芯片座四周，用以將該第一芯片、該第二芯片所輸出的信號引出該封裝體外，且該引腳數(shù)量與第一芯片單獨(dú)架構(gòu)封裝體時(shí)所需設(shè)置的引腳數(shù)量相同；多個打線墊，分別設(shè)置于該第一芯片、該第二芯片上，且其中該第一芯片、該第二芯片各自至少有任意兩該打線墊為共同聯(lián)機(jī)；以及多條打線，焊接于所述打線墊、所述引腳以及該芯片座間，以使該第一芯片、該第二芯片、該引腳，與該芯片座間有信號連結(jié)。
8.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是該打線部分焊接于該第一芯片與該第二芯片間的所述打線墊。
9.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是所述打線部分焊接于該第一芯片的所述打線墊與所述引腳間。
10.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是所述打線部分焊接于該第一芯片的所述打線墊與該芯片座間。
11.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是所述打線部分焊接于該第二芯片的所述打線墊與所述引腳間。
12.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是所述打線部分焊接于該第二芯片的所述打線墊與該芯片座間。
13.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是所述打線部分焊接于該芯片座與所述引腳間。
14.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是該第一芯片為一微控制器。
15.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是該第一芯片為一微處理器。
16.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是該第一芯片為一功能控制芯片。
17.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是該第二芯片為一非易失性存儲器。
18.如權(quán)利要求7所述的具有多功能的芯片架構(gòu)，其特征是具有兩個該第二芯片。
全文摘要
本發(fā)明涉及一種外部由一封裝體所包覆的具有多功能的芯片架構(gòu)，包括一芯片座；一第一芯片，設(shè)置于該芯片座上，該第一芯片具有控制的功能；至少一第二芯片，設(shè)置于該芯片座上且位于該第一芯片旁，該第二芯片具有預(yù)先設(shè)定的功能；多個引腳，分別設(shè)置于該芯片座四周，用以將該第一芯片、該第二芯片所輸出的信號引出該封裝體外，且該引腳數(shù)量與第一芯片單獨(dú)架構(gòu)封裝體時(shí)所需設(shè)置的引腳數(shù)量相同；多個打線墊，分別設(shè)置于該第一芯片、該第二芯片上，且其中該第一芯片、該第二芯片各自至少有任意兩該打線墊為共同聯(lián)機(jī)；以及多條打線，焊接于所述打線墊、所述引腳以及該芯片座間，以使該第一芯片、該第二芯片、該引腳，與該芯片座間有信號連結(jié)。
文檔編號H01L23/50GK1862808SQ20051006880
公開日2006年11月15日 申請日期2005年5月11日 優(yōu)先權(quán)日2005年5月11日
發(fā)明者葉秉霖 申請人:盛群半導(dǎo)體股份有限公司