專利名稱：制作金屬氧化物半導(dǎo)體晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制作MOS晶體管的方法，特別是涉及一種利用高張力薄膜改變基底的通道區(qū)域的帶結(jié)構(gòu)，進(jìn)而提高M(jìn)OS晶體管的載流子漂移率(carrier mobility)的方法。
背景技術(shù)：
隨著半導(dǎo)體工藝的線寬的不斷縮小，MOS(金屬-氧化物-半導(dǎo)體)晶體管的尺寸亦不斷地朝向微型化發(fā)展，然而目前半導(dǎo)體工藝的線寬已發(fā)展至瓶頸的情況下，如何提高載流子遷移率以增加MOS晶體管的速度已成為目前半導(dǎo)體技術(shù)領(lǐng)域中的一大課題。在目前已知的技術(shù)中，已有使用應(yīng)變硅(strained silicon)作為基底的MOS晶體管，其利用硅鍺層的晶格常數(shù)與硅不同的特性，使硅外延在硅鍺層上時(shí)產(chǎn)生結(jié)構(gòu)上應(yīng)變而形成應(yīng)變硅。由于硅鍺層的晶格常數(shù)(lattice constant)比硅大，這使得硅的帶結(jié)構(gòu)(band structure)發(fā)生改變，而造成載流子移動(dòng)性增加，因此可增加MOS晶體管的速度。
然而，上述現(xiàn)有技術(shù)仍存在有待克服的缺點(diǎn)。首先，硅鍺層以整面晶片沉積，使得NMOS晶體管與PMOS晶體管的個(gè)別調(diào)整或最佳化較為困難。另一個(gè)缺點(diǎn)則是硅鍺層具有較差的熱傳導(dǎo)性，且部分的摻雜物在硅鍺層擴(kuò)散較快，也會(huì)導(dǎo)致源極或漏極區(qū)域內(nèi)的摻雜輪廓不盡理想。
有鑒于此，申請人提出一種利用高張力薄膜改變基底的通道區(qū)域的帶結(jié)構(gòu)，進(jìn)而提高M(jìn)OS晶體管的載流子漂移率的方法，可有效提高M(jìn)OS晶體管的速度。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種制作MOS晶體管的方法，以解決現(xiàn)有技術(shù)無法克服的問題。
根據(jù)本發(fā)明的權(quán)利要求，提供一種制作MOS晶體管的方法。首先，提供一基底，該基底上包括多個(gè)NMOS晶體管區(qū)與多個(gè)PMOS晶體管區(qū)，且該基底包括多個(gè)柵極結(jié)構(gòu)，分別設(shè)置于各該NMOS晶體管區(qū)與各該P(yáng)MOS晶體管區(qū)。接著于該基底上形成一高張力薄膜(high tensile thin film)，且該高張力薄膜覆蓋各該柵極結(jié)構(gòu)的表面，并進(jìn)行一退火工藝。最后去除該高張力薄膜。其中這些柵極結(jié)構(gòu)于形成之初為多晶硅柵極結(jié)構(gòu)，而于形成該高張力薄膜之前本發(fā)明的方法還包括進(jìn)行一預(yù)非晶化離子注入工藝，以將各該多晶硅柵極結(jié)構(gòu)轉(zhuǎn)換為一非晶硅柵極結(jié)構(gòu)，而于該退火工藝中，各該非晶硅柵極結(jié)構(gòu)則再結(jié)晶為一多晶硅柵極結(jié)構(gòu)。
由于本發(fā)明利用一高張力薄膜配合一退火工藝，將非晶硅柵極結(jié)構(gòu)再結(jié)晶為多晶硅柵極結(jié)構(gòu)，進(jìn)而改變基底的通道區(qū)域的帶結(jié)構(gòu)，故可有效提高M(jìn)OS晶體管的載流子漂移率。
為了進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而附圖僅供參考與輔助說明用，并非用來對(duì)本發(fā)明加以限制。


圖1至圖5為本發(fā)明第一優(yōu)選實(shí)施例制作MOS晶體管的方法示意圖。
圖6至圖10為本發(fā)明第二優(yōu)選實(shí)施例制作MOS晶體管的方法示意圖。
簡單符號(hào)說明10基底 12NMOS晶體管區(qū)14PMOS晶體管區(qū) 16淺溝槽18多晶硅柵極結(jié)構(gòu)19非晶硅柵極結(jié)構(gòu)20柵極絕緣層22襯墊層24介電層26側(cè)壁子28屏蔽圖案 30源極/漏極區(qū)域32高張力薄膜34氧化硅薄膜36多晶硅柵極結(jié)構(gòu)38屏蔽圖案40源極/漏極區(qū)域 50基底52NMOS晶體管區(qū) 54PMOS晶體管區(qū)56淺溝槽58多晶硅柵極結(jié)構(gòu)59非晶硅柵極結(jié)構(gòu)60柵極絕緣層62襯墊層64介電層
66側(cè)壁子 68屏蔽圖案70源極/漏極區(qū)域72屏蔽圖案74源極/漏極區(qū)域76高張力薄膜78氧化硅薄膜 80多晶硅柵極結(jié)構(gòu)具體實(shí)施方式
請參考圖1至圖5，圖1至圖5為本發(fā)明第一優(yōu)選實(shí)施例制作MOS晶體管的方法示意圖，其中為彰顯本發(fā)明的特征并簡化說明，圖1至圖5中僅顯示出一NMOS晶體管區(qū)與一PMOS晶體管區(qū)。如圖1所示，首先提供一基底10，例如一硅基底。基底10包括多個(gè)NMOS晶體管區(qū)12與多個(gè)PMOS晶體管區(qū)14，并利用淺溝槽16加以隔離。此外，基底10還包括多個(gè)多晶硅柵極結(jié)構(gòu)18，分別設(shè)置于各NMOS晶體管區(qū)12與各PMOS晶體管區(qū)14，且各多晶硅柵極結(jié)構(gòu)18與基底10之間還包括一柵極絕緣層20。接著利用沉積、光刻與蝕刻等工藝于各多晶硅柵極結(jié)構(gòu)18的側(cè)壁形成一襯墊層22、一介電層24與一側(cè)壁子26。
如圖2所示，接著進(jìn)行一預(yù)非晶化離子注入(preamorphizing implantation，PAI)工藝，以將各多晶硅柵極結(jié)構(gòu)18轉(zhuǎn)換為一非晶硅柵極結(jié)構(gòu)19。隨后于PMOS晶體管區(qū)14的表面形成一屏蔽圖案28，例如一光致抗蝕劑圖案，接著對(duì)NMOS晶體管區(qū)12進(jìn)行一第一離子注入工藝，利用N型摻雜物，如磷或砷，以于NMOS晶體管區(qū)12內(nèi)的非晶硅柵極結(jié)構(gòu)19外側(cè)的基底10中形成源極/漏極區(qū)域30。如圖3所示，去除屏蔽圖案28，隨后于基底10的表面全面沉積一高張力薄膜(high tensile thin film)32，例如一氮化硅薄膜，且于沉積氮化硅薄膜之前亦可先于基底10的表面形成一氧化硅薄膜34。接著進(jìn)行一低溫退火工藝，例如一低溫氧氣退火工藝或一低溫氮?dú)馔嘶鸸に?，使非晶硅柵極結(jié)構(gòu)19的再結(jié)晶為多晶硅柵極結(jié)構(gòu)36，藉此拉大多晶硅柵極結(jié)構(gòu)36下方的基底10的晶格排列，進(jìn)而提高載流子漂移率。其中低溫退火工藝的工藝溫度約介于100℃至1000℃之間，且于本實(shí)施例中低溫退火工藝的工藝溫度以525℃為優(yōu)選。另外，預(yù)非晶化離子注入工藝與第一離子注入工藝的進(jìn)行順序亦可視效果加以調(diào)換。
如圖4所示，去除高張力薄膜32與氧化硅薄膜34，并于NMOS晶體管區(qū)12的表面形成另一屏蔽圖案38，接著對(duì)PMOS晶體管區(qū)14進(jìn)行一第二離子注入工藝，利用P型摻雜物，如硼，以于PMOS晶體管區(qū)14內(nèi)的多晶硅柵極結(jié)構(gòu)36外側(cè)的基底10中形成源極/漏極區(qū)域40。如圖5所示，去除屏蔽圖案38，隨后進(jìn)行一高溫退火工藝，例如一快速熱工藝(RTP)，去驅(qū)入NMOS晶體管區(qū)12的源極/漏極區(qū)域30與PMOS晶體管區(qū)14的源極/漏極區(qū)域40。
請參考圖6至圖10，圖6至圖10為本發(fā)明第二優(yōu)選實(shí)施例制作MOS晶體管的方法示意圖。如圖6所示，首先提供一基底50，例如一硅基底?；?0包括多個(gè)NMOS晶體管區(qū)52與多個(gè)PMOS晶體管區(qū)54，并利用淺溝槽56加以隔離。此外，基底50還包括多個(gè)多晶硅柵極結(jié)構(gòu)58，分別設(shè)置于各NMOS晶體管區(qū)52與各PMOS晶體管區(qū)54，且各多晶硅柵極結(jié)構(gòu)58與基底50之間還包括一柵極絕緣層60。接著利用沉積、光刻與蝕刻等工藝于各多晶硅柵極結(jié)構(gòu)58的側(cè)壁形成一襯墊層62、一介電層64與一側(cè)壁子66。
如圖7所示，接著進(jìn)行一預(yù)非晶化離子注入工藝，以將各多晶硅柵極結(jié)構(gòu)58轉(zhuǎn)換為一非晶硅柵極結(jié)構(gòu)59。隨后于PMOS晶體管區(qū)54的表面形成一屏蔽圖案68，例如一光致抗蝕劑圖案，接著對(duì)NMOS晶體管區(qū)52進(jìn)行一第一離子注入工藝，利用N型摻雜物，如磷或砷，以于NMOS晶體管區(qū)52內(nèi)的非晶硅柵極結(jié)構(gòu)59外側(cè)的基底50中形成源極/漏極區(qū)域70。如圖8所示，去除屏蔽圖案68，并于NMOS晶體管區(qū)52的表面形成另一屏蔽圖案72，并對(duì)PMOS晶體管區(qū)54進(jìn)行一第二離子注入工藝，利用P型摻雜物，如硼，以于PMOS晶體管區(qū)54內(nèi)的非晶硅柵極結(jié)構(gòu)59外側(cè)的基底50中形成源極/漏極區(qū)域74。其中預(yù)非晶化離子注入工藝亦可適效果于第二離子注入工藝之后進(jìn)行。
如圖9所示，去除屏蔽圖案72，接著于基底50的表面全面沉積一高張力薄膜76，例如一氮化硅薄膜，且于沉積氮化硅薄膜之前亦可先于基底50的表面形成一氧化硅薄膜78。隨后進(jìn)行一二階段退火工藝，包括一低溫退火工藝，用以使非晶硅柵極結(jié)構(gòu)59再結(jié)晶為多晶硅柵極結(jié)構(gòu)80，以及一高溫退火工藝，用以驅(qū)入NMOS晶體管區(qū)52的源極/漏極區(qū)域70與PMOS晶體管區(qū)54的源極/漏極區(qū)域74。其中多晶硅柵極結(jié)構(gòu)80可拉大其下方的基底50的晶格排列，進(jìn)而提高載流子漂移率，另外于本實(shí)施例中，低溫退火工藝可選用一低溫氧氣退火工藝或一低溫氮?dú)馔嘶鸸に?，其中低溫氧氣退火工藝或低溫氮?dú)馔嘶鸸に嚨墓に嚋囟燃s介于100℃至1000℃之間，且于本實(shí)施例中工藝溫度以525℃為優(yōu)選。最后如圖10所示，去除高張力薄膜76與氧化硅薄膜78。
以上所述為本發(fā)明制作MOS晶體管的方法的二優(yōu)選實(shí)施例，然而本發(fā)明的應(yīng)用并不限于此。舉例來說，第一離子注入工藝與第二離子注入工藝亦可于低溫退火工藝之后再進(jìn)行，以分別于NMOS晶體管區(qū)與PMOS晶體管區(qū)形成源極/漏極區(qū)域。此外低溫退火工藝與高溫退火工藝亦可視其效果分別進(jìn)行，而不限于利用二階段方式進(jìn)行。另外值得注意的是由于形成高張力薄膜(氮化硅薄膜)的沉積工藝常利用氫化硅(SiH)作為前驅(qū)物(precusor)，因此氫離子容易進(jìn)入基底中，并在高溫下造成硼滲透至基底中，進(jìn)而導(dǎo)致PMOS晶體管產(chǎn)生貫通(punch through)。而本發(fā)明利用低溫氧氣退火工藝或低溫氮?dú)馔嘶鸸に?，能有效抑制硼的滲透。特別是于本發(fā)明第一優(yōu)選實(shí)施例中，第二離子注入工藝于低溫退火工藝之后進(jìn)行，因此不會(huì)產(chǎn)生硼滲透的問題。
本發(fā)明制作MOS晶體管的方法的特點(diǎn)在于利用高張力薄膜配合低溫退火工藝，使非晶硅柵極結(jié)構(gòu)再結(jié)晶為多晶硅柵極結(jié)構(gòu)，藉以拉大基底的通道區(qū)域的晶格排列，進(jìn)而提高載流子漂移率。而值得注意的是本發(fā)明的制作MOS晶體管的方法并非只限于應(yīng)用于一般半導(dǎo)體基底，如硅基底或硅覆絕緣(SOI)基底，亦可配合應(yīng)變硅基底的使用以更進(jìn)一步提高載流子漂移率，以提高M(jìn)OS晶體管的速度。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作MOS晶體管的方法，包括提供一基底，該基底上包括多個(gè)NMOS晶體管區(qū)與多個(gè)PMOS晶體管區(qū)，該基底還包括多個(gè)柵極結(jié)構(gòu)，分別設(shè)置于各該NMOS晶體管區(qū)與各該P(yáng)MOS晶體管區(qū)；于該基底上形成一高張力薄膜(high tensile thin film)，且該高張力薄膜覆蓋各該柵極結(jié)構(gòu)的表面；進(jìn)行一退火工藝；以及去除該高張力薄膜。
2.如權(quán)利要求1所述的方法，其中這些柵極結(jié)構(gòu)為多晶硅柵極結(jié)構(gòu)。
3.如權(quán)利要求2所述的方法，還包括于形成該高張力薄膜之前先進(jìn)行一預(yù)非晶化離子注入(preamorphizing implantation，PAI)工藝，以將各該多晶硅柵極結(jié)構(gòu)轉(zhuǎn)換為一非晶硅柵極結(jié)構(gòu)。
4.如權(quán)利要求3所述的方法，另包括于形成該高張力薄膜之前，分別進(jìn)行一第一離子注入工藝與一第二離子注入工藝，以分別于各該NMOS晶體管區(qū)與各該P(yáng)MOS晶體管區(qū)形成一源極/漏極區(qū)域。
5.如權(quán)利要求4所述的方法，其中該退火工藝為一二階段退火工藝，包括一低溫退火工藝，用以使各該非晶硅柵極結(jié)構(gòu)再結(jié)晶為一多晶硅柵極結(jié)構(gòu)，以及一高溫退火工藝，用以驅(qū)入這些NMOS晶體管區(qū)的這些源極/漏極區(qū)域與這些PMOS晶體管區(qū)的這些源極/漏極區(qū)域。
6.如權(quán)利要求5所述的方法，其中該低溫退火工藝為一低溫氧氣退火工藝。
7.如權(quán)利要求5所述的方法，其中該低溫退火工藝為一低溫氮?dú)馔嘶鸸に嚒?br> 8.如權(quán)利要求3所述的方法，其中該退火工藝為一低溫退火工藝，用以使各該非晶硅柵極結(jié)構(gòu)再結(jié)晶為一多晶硅柵極結(jié)構(gòu)。
9.如權(quán)利要求8所述的方法，其中該低溫退火工藝為一低溫氧氣退火工藝。
10.如權(quán)利要求8所述的方法，其中該低溫退火工藝為一低溫氮?dú)馔嘶鸸に嚒?br> 11.如權(quán)利要求8所述的方法，還包括于去除該高張力薄膜之后，分別進(jìn)行一第一離子注入工藝與一第二離子注入工藝，以分別于各該NMOS晶體管區(qū)與各該P(yáng)MOS晶體管區(qū)形成一源極/漏極區(qū)域。
12.如權(quán)利要求11所述的方法，還包括于該第一離子注入工藝與該第二離子注入工藝之后，進(jìn)行一高溫退火工藝，用以驅(qū)入這些NMOS晶體管區(qū)的這些源極/漏極區(qū)域與這些PMOS晶體管區(qū)的這些源極/漏極區(qū)域。
13.如權(quán)利要求8所述的方法，還包括于形成該高張力薄膜之前，進(jìn)行一第一離子注入工藝，以于各該NMOS晶體管區(qū)形成一源極/漏極區(qū)域。
14.如權(quán)利要求11所述的方法，還包括于去除該高張力薄膜之后，進(jìn)行一第二離子注入工藝，以于各該P(yáng)MOS晶體管區(qū)形成一源極/漏極區(qū)域。
15.如權(quán)利要求14所述的方法，還包括于該第二離子注入工藝之后，進(jìn)行一高溫退火工藝，用以驅(qū)入這些NMOS晶體管區(qū)的這些源極/漏極區(qū)域與這些PMOS晶體管區(qū)的這些源極/漏極區(qū)域。
16.如權(quán)利要求1所述的方法，其中該高張力薄膜為一氮化硅薄膜。
17.如權(quán)利要求16所述的方法，還包括形成該氮化硅薄膜之前，先于該基底上形成一氧化硅薄膜。
全文摘要
一種制作MOS晶體管的方法。首先，提供一基底，該基底上包括多個(gè)NMOS晶體管區(qū)與多個(gè)PMOS晶體管區(qū)，且該基底包括多個(gè)柵極結(jié)構(gòu)，分別設(shè)置于各該NMOS晶體管區(qū)與各該P(yáng)MOS晶體管區(qū)。接著于該基底上形成一高張力薄膜(high tensile thin film)，且該高張力薄膜覆蓋各該柵極結(jié)構(gòu)的表面，并進(jìn)行一退火工藝。最后去除該高張力薄膜。
文檔編號(hào)H01L21/70GK1845304SQ20051006383
公開日2006年10月11日 申請日期2005年4月8日 優(yōu)先權(quán)日2005年4月8日
發(fā)明者劉毅成, 陳文吉, 張子云, 藍(lán)邦強(qiáng), 黃正同, 蕭維滄, 廖寬仰 申請人:聯(lián)華電子股份有限公司