專利名稱：小表面有源半導體元件的制作方法
技術領域：
本發(fā)明涉及一種新型半導體元件。本發(fā)明尤其應用于預計用于處理高壓的功率元件和保護元件，雖然在同一芯片上可以提供若干個這些元件，和/或這些元件可能與設置在同一芯片上的邏輯電路相關聯(lián)，這些元件一般被稱為分立元件。
技術領域圖1A和1B舉例示出了常規(guī)垂直功率二極管的透視圖和截面圖。該二極管由包括重摻雜N型區(qū)1(N+)和涂有P型層3的輕摻雜N型區(qū)2的襯底形成。上表面涂有陽極金屬化部件4，而下表面涂有陰極金屬化部件5。附圖標記6指定絕緣層。
圖2是垂直功率閘流晶體管的截面圖。該閘流晶體管包括有輕摻雜N型襯底10。上表面?zhèn)壬闲纬珊蠳型陰極區(qū)12的P型阱11。下表面?zhèn)壬闲纬捎蠵型陽極層13。還提供有陽極金屬化部件MA、陰極金屬化部件MK以及柵極金屬化部件MG。為了防止陽極金屬化部件對襯底10短路，或者將該閘流晶體管與鄰近元件分離開來，通常提供有外圍P型絕緣壁15。
附帶地應注意，在本說明書中，術語“二極管”是指預計用作功率、保護或雪崩二極管的PN或肖特基二極管。二極管是具有兩個端子的雙極元件，這兩個端子預計與分立或集成的介質(zhì)或電子電路的元件相連，該介質(zhì)或電子電路根據(jù)情況，傳導正向電流并阻塞反向電流(整流二極管)，或相反，在跨接的電壓超出給定閾值時傳導反向電流(保護二極管)。在圖2的閘流晶體管中，P型絕緣壁15和N型襯底1之間的分隔表面絕不是設計用于導電的，而是或者使得元件外圍完全處于后表面電勢，或者使阱1與包含另一元件的相鄰阱絕緣。該隔離表面并不與預計用于連接電氣或電子電路的元件的端子相關聯(lián)。這種隔離表面并不形成與電路的連接端子相連的二極管(有時是導電的，有時是阻塞的)。
垂直元件的缺點是它們的通態(tài)電阻。事實上，各個層和區(qū)的厚度是根據(jù)期望的二極管特性而優(yōu)化的。特別是，N型層2(二極管)或10(閘流晶體管)的厚度對于該元件必須足夠高以具有期望的擊穿電壓，但是還必須盡量小以限制元件的通態(tài)電阻。在二極管的情況下，N+層1在二極管操作中不具備有源功能。其僅用于保證與金屬化部件的歐姆接觸，并用于降低與以下事實相聯(lián)系的二極管的通態(tài)電阻在現(xiàn)有技術中硅晶片具有300至500μm的厚度，在大部分情況下遠大于N層2的期望厚度(例如，厚度為60μm以保持600V)。在閘流晶體管的情況下，層10的厚度也受硅晶片的厚度的要求，而且使用各種裝置，經(jīng)常是很復雜的各種裝置，來降低厚度。
垂直元件的另一缺點是有源結的表面面積對這些元件所占據(jù)的半導體芯片表面面積相聯(lián)系，這些結是水平的(在與主二極管表面平行的平面內(nèi))。
此外，預計用于處理高壓的這些元件為在半導體或肖特基結的外圍保證適當?shù)膿舸╇妷阂约笆拐麄€元件絕緣和保證其得到保護(絕緣壁)造成許多問題。
PNN+二極管和閘流晶體管已經(jīng)被描述僅作為垂直元件的實例，上面指出的問題通常涉及垂直功率或高壓元件，例如肖特基二極管、雙向元件、或MOS型壓控元件。
圖3A和3B是常規(guī)多單元垂直MOS功率元件的結構實例的部分截面圖和頂視圖。
該晶體管是由在其后表面?zhèn)劝ㄖ負诫sN型層22(N+)的輕摻雜N型層或襯底21形成的。與圖中所示的相反的是，N+層可能比N襯底厚得多。在襯底21的上表面?zhèn)壬闲纬捎邪ǜ鼮橹負诫s的中心部分23和更為輕摻雜的外圍部分24的P阱?；旧显赑阱的中心處形成有重摻雜的N型環(huán)25。N阱25外部的P阱的部分26之上加上了由薄絕緣層28絕緣的導電柵極27。柵極27的上表面和側表面由絕緣層29絕緣，并且該組件涂有源極金屬化部件MS。該元件的下表面涂有漏極金屬化部件MD。所有柵極27都與一個公共的柵極端子(未示出)相連。
圖3B是沒有柵極和源極金屬化部件MS的結構的頂視圖。其中相同元件是用與圖3A中相同的附圖標記指定的。
為簡化該圖，每個單元已經(jīng)根據(jù)正方形圖案示出。其它形狀也是可能的而且當前也可以使用。當源極相對于漏極是負的，而且柵極被適當偏置時，電流通過溝道區(qū)以圖3A和3B中所示的箭頭I方向，在該結構的一部分中從漏極流向源極。類似的電流也從每個單元中流出。這些電流基本上是垂直流動的，從而MOS晶體管被說成是垂直的。
垂直MOS功率晶體管的缺點是它們的通態(tài)電阻。事實上，現(xiàn)實考慮使得很難根據(jù)期望的晶體管特性優(yōu)化各個層和區(qū)的厚度。特別是，N型層21的高度對于該元件必須足夠高以具有期望的擊穿電壓，但是還必須盡可能小以限制元件的通態(tài)電阻。N+層22被用于在后表面上進行歐姆漏極接觸。其厚度可以降至幾微米，但這將導致太薄的硅晶片厚度(小于100μm)，這與當前的生產(chǎn)工具不相容。因此非常厚的N+層22(厚度為幾百微米)被使用。該層于是引入了附加的串聯(lián)電阻，降低了晶體管的通態(tài)性能。
垂直MOS元件的另一缺點是溝道寬度(P阱24的周長)尤其取決于晶體管所占據(jù)的半導體芯片的表面，而且無法增大超出某些極限。
上面已經(jīng)將MOS晶體管描述成僅作為垂直MOS型元件的一個例子。上面指出的一個問題通常涉及MOS功率或垂直高功率元件，例如，肖特基MOS型，或MOS的絕緣柵雙極晶體管(IGBT)和其它壓控累積(濃縮)或耗盡元件。

發(fā)明內(nèi)容
本發(fā)明旨在提供新型的二極管，尤其是提供新型的半導體功率或高壓元件，使得能避免至少一些上述的垂直元件的缺點，尤其是相對于形成有該元件的芯片的表面面積增大有源結表面面積，降低了通態(tài)壓降，簡化各個元件的外圍結構。
為了實現(xiàn)這些目的，本發(fā)明提供了一種半導體元件，其中有源結垂直于半導體芯片的表面基本上在其整個厚度上延伸。
根據(jù)本發(fā)明的一個實施例，與各個待連接區(qū)的接觸是通過基本上穿過整個要接觸的區(qū)域的導電指狀件提供的。
根據(jù)本發(fā)明的一個實施例，導電指狀件是金屬指狀件。
根據(jù)本發(fā)明的一個實施例，半導體元件是多單元型，而且這些結是由垂直于主襯底表面的若干柱體形成的。
根據(jù)本發(fā)明的一個實施例，有源結沿垂直于半導體芯片主表面的至少一個柱體基本上在半導體芯片的整個厚度上延伸，所述柱體具有波浪形閉合曲線形狀的截面。
根據(jù)本發(fā)明的一個實施例，所述波浪形曲線是sierpinksi曲線型曲線。
根據(jù)本發(fā)明的一個實施例，與各個待連接區(qū)的接觸是采用垂直于半導體芯片的主表面并基本上穿過整個要接觸的區(qū)域的導電指狀件獲得的。
根據(jù)本發(fā)明的一個實施例，與最外面的半導體層連結的至少一個導電指狀件構成了圍繞所述最外面的半導體層的柱體或柱體部分。
本發(fā)明的具體實施例被公開，其中半導體元件是二極管、雙極型晶體管、閘流晶體管、功率MOS晶體管、IGBT晶體管以及這些元件的組件。


在下面結合附圖對具體實施例的非限制性說明中詳細討論了本發(fā)明的前述目的、特征和優(yōu)點。
前述的圖1A和1B是常規(guī)垂直二極管結構的簡化透視圖和截面圖；前述的圖2是常規(guī)垂直閘流晶體管結構的簡化截面圖；
前述的圖3A和3B是常規(guī)垂直MOS晶體管結構的簡化截面圖和頂視圖；圖4是根據(jù)本發(fā)明的二極管的一個實施例的簡化透視圖；圖5是根據(jù)本發(fā)明的二極管的一個實施例的簡化透視圖；圖6A是根據(jù)本發(fā)明的二極管的另一個實施例的簡化透視圖；圖6B是根據(jù)本發(fā)明的二極管單元的一個實施例的簡化頂視圖；圖6C是根據(jù)本發(fā)明的一種可選二極管的簡化頂視圖；圖7是根據(jù)本發(fā)明的二極管單元海(sea)的簡化頂視圖；圖8A和8B分別是根據(jù)本發(fā)明的二極管的簡化截面圖和電路圖；圖9A和9B分別是根據(jù)本發(fā)明的二極管組件的簡化截面圖和電路圖；圖10A和10B分別是根據(jù)本發(fā)明的另一二極管組件的簡化截面圖和電路圖；圖11A和9B分別是根據(jù)本發(fā)明的另一二極管組件的簡化截面圖和電路圖；圖12A和12B分別是根據(jù)本發(fā)明的另一二極管組件的簡化截面圖和電路圖；圖13A和13B是根據(jù)本發(fā)明的雙極型晶體管的簡化透視圖和截面圖；圖14A和14B是根據(jù)本發(fā)明的閘流晶體管的簡化透視圖和截面圖；圖15A是根據(jù)本發(fā)明的MOS晶體管的一個實施例的簡化截面圖；圖15B是根據(jù)本發(fā)明的MOS晶體管的一個實施例的簡化頂視圖；圖15C是根據(jù)本發(fā)明的MOS晶體管的另一個實施例的簡化頂視圖；圖16A和16B分別是根據(jù)本發(fā)明與兩個IGBT晶體管平行和相對的組件的電路圖和簡化截面圖；以及圖17A和17B分別是根據(jù)本發(fā)明的MOS晶體管和快速二極管的組件的電路圖和簡化截面圖。
具體實施例方式
在半導體表示領域通常不按比例繪圖。特別是在這些圖中，橫向尺寸相對于縱向尺寸被大為夸大。事實上，硅晶片當前具有300至500μm的厚度，而且對于本發(fā)明的實施可以選擇更大的厚度，但是也可以根據(jù)1至10μm數(shù)量級或更大，例如在某些技術中為5至50μm數(shù)量級的尺寸來定義圖案和通孔。
圖4是根據(jù)本發(fā)明其中形成有二極管單元的組件的半導體元件的一部分的簡化透視圖。該元件的主表面對應于半導體晶片的上下表面，而厚度被指定為e的垂直表面對應于半導體晶片的厚度。
每個二極管單元的結是橫跨半導體晶片的厚度垂直形成的。
在圖4中，該結構是由輕摻雜N型硅晶片31形成的。對于每個單元，在溝槽中垂直形成的板狀金屬化部件32沿半導體晶片的整個高度或大部分高度延伸。P型區(qū)33與N型晶片31的一部分相鄰，而板狀金屬化部件34在與N型晶片31的所述部分相鄰的溝槽中垂直延伸。因此，二極管結是N和P型區(qū)31和33之間的一個垂直結。在N區(qū)和金屬化部件32之間提供一個非常薄的N+型層(未示出)以確保歐姆接觸，而不需要像常規(guī)二極管的情形中那樣提供厚的N+區(qū)是非常有用的。因此，二極管中的通態(tài)壓降得以降低。
圖5示出了根據(jù)本發(fā)明的多單元二極管的一種當前優(yōu)選的替代技術，應理解，在某些情況下可以使用單個二極管單元。該結構再次在N型襯底31中形成，其厚度被指定為e。這些金屬化部件，而不是對應于在平行溝槽中形成的板的金屬化部件，是由圓柱指狀件形成的。形成這種結構的一種方式是首先從晶片表面形成開口32，該開口32優(yōu)選橫跨襯底的整個高度e延伸。從這些開口形成P型擴散33，之后用金屬填充這些開口以形成通孔32。相對于開口32成五點排列的第二開口34也優(yōu)選橫跨整個襯底高度延伸。短的N+擴散(未示出)是由填充有金屬以形成通孔34的第二開口形成的。所有的通孔32都互連，而且所有的通孔34都通過陽極和陰極金屬化部件(未示出)、保證必要絕緣的絕緣層(未示出)互連。在例如分別形成在上下結構表面上的這些金屬化部件之間獲得帶有垂直結的二極管，其具有低通態(tài)電阻和比用帶有水平結的常規(guī)二極管能獲得的密度大得多的密度。這種結構還具有避免由常規(guī)結構所引起的在二極管外圍處的擊穿電壓問題的優(yōu)點。
應指出，可以不提供簡單的導電指狀件34，而是可以在所有有用的N型區(qū)域31的周圍出現(xiàn)金屬。該結構于是可以被看作包括含有同心柱狀元件的開口的導電(金屬)板，該柱狀元件包括中心通孔32，該中心通孔32用P型半導體柱體33圍繞，該P型半導體柱體33又用N型半導體柱體31圍繞，N型半導體柱體31又可能用N+半導體柱體圍繞。
圖6A是作為圖5公開實施例的替代的、本發(fā)明一個當前優(yōu)選實施例的透視簡圖。在此優(yōu)選的可選實施例中，每個柱體的截面的輪廓對應于分形曲線，尤其對應于下文所稱的Sierpinski型曲線，以下將簡化和歸納為一種“波浪形曲線”。這使得對于給定的芯片表面面積能夠增大結表面面積。
圖6B是圖6A的圖案的放大頂視圖。
圖6C示出了進一步增大結表面面積的稍經(jīng)修正的分形Sierpinski曲線。
圖7是其中已經(jīng)形成有大量垂直柱體的硅晶片的頂視圖，該垂直柱體具有波浪形曲線形狀的截面，如圖6B中的形成二極管單元海(sea)的那些柱體。通過選擇根據(jù)4個基本圖案(方塊A1)，根據(jù)9個基本圖案(方塊A2)，或者根據(jù)16個基本圖案和更多基本圖案(方塊A3)來切割晶片可以形成不同功率二極管(能夠傳導較大或較小電流)。根據(jù)矩形輪廓的切割也可以進行選擇。這具有以下優(yōu)點通過提供相同結構的硅晶片，可以根據(jù)切割獲得不同功率的二極管，從而可以減少儲備和生產(chǎn)線。
還應指出，分形曲線能夠?qū)崿F(xiàn)陽極-陰極表面面積的良好平衡。此外，它們的形狀系數(shù)使得能夠在相比帶圓形截面的柱體情形下短得多的時間內(nèi)蝕刻柱體。
上述說明基本上是針對二極管結構，而且其制造步驟的順序可以修正。
下面將使用術語“通孔”或“指狀件”來指定圖4的板狀元件和圖5和圖6的指狀元件。
圖8A示出了諸如圖4-6所示的結構的更為詳細的截面圖。與圖4-6中相同的元件用相同的附圖標記指定。附圖標記36和37指定絕緣層。在上部襯底表面上的絕緣層36覆蓋了所有N區(qū)，而在下部襯底表面上的絕緣層37覆蓋了所有P區(qū)。上表面金屬化部件M1與所有通孔32接觸，而所有通孔32又與P型區(qū)33接觸，下表面金屬化部件M2與所有通孔34接觸，而所有通孔34又與N+區(qū)35接觸，它們自身又與N襯底31的各部分接觸。
在圖8A的例子中，上層通孔已經(jīng)被示出為基本上為穿透通孔，而下層通孔已經(jīng)被示出為不穿透通孔。然而，根據(jù)所選的制造技術也可以選擇其它選項。
圖8B示出了在金屬化部件M1和M2之間的圖8A的結構的等效圖。根據(jù)本發(fā)明的一個優(yōu)點，平行的二極管單元的組件的結表面面積可能遠大于包含這些二極管單元的芯片的表面面積，而且可以使用比通常更厚的半導體晶片。這種類型的制造技術的另一優(yōu)點是可能在同一晶片上形成根據(jù)本發(fā)明的若干元件，每個這些元件都很容易用以任何已知方式形成的絕緣壁圍繞，如果有用的話。
圖9A和9B示出了在N型半導體襯底40中形成的串連的兩個二極管或二極管單元D1和D2(串聯(lián)組件)的簡化截面圖和等效圖。在圖9A中，左手邊的二極管包括兩個幾乎穿透的導電指狀件41和42，它們都是從上表面出發(fā)的。指狀件41用P區(qū)43圍繞，而指狀件42用N+區(qū)44圍繞。右手邊的二極管包括從上表面出發(fā)的導電指狀件45，其用P區(qū)46圍繞，以及包括從下表面出發(fā)的導電指狀件47，其用N+區(qū)48圍繞。形成絕緣層使得上部金屬化部件M1與指狀件41接觸，絕緣金屬化部件M3連接導電指狀件42和45，以及下表面金屬化部件M2與導電指狀件47接觸。
如圖10A中的部分截面圖所示，以及以圖10B中的示意圖的形式，通過組裝諸如圖9A和9B的二極管D1和D2的兩對二極管以及通過提供絕緣壁，可以形成整流橋。在圖10A中，左手邊的二極管與圖9A的左手邊的二極管相同，而且其元件也是用相同的附圖標記指定。圖9A和10A之間的基本差別是金屬化部件的布置。如前所述，上部表面金屬化部件M1接觸指狀件41，而下部表面金屬化部件M2接觸指狀件47。然而此刻，使導電指狀件41和45短路的金屬化部件M3并未鎖定在絕緣層中，而是可以從上表面接近。此外，整個結構都是用由絕緣材料制成的壁49圍繞的。
通過形成與圖10A中的結構相同的兩個結構，以及通過為這兩個結構將金屬化部件M1、金屬化部件M2和金屬化部件M3連接在一起以分離端子，可以獲得諸如圖10B所示的整流橋組件。
圖11A和圖11B示出了形成雙向雪崩二極管的二極管的組合。這種二極管是在N型半導體襯底50中形成的。從上表面伸出的導電指狀件51用P型區(qū)52圍繞，而從下表面伸出的導電指狀件53用P型區(qū)54圍繞。上表面金屬化部件M1與指狀件51接觸，而下表面金屬化部件M2與指狀件53接觸。
圖12A和圖12B分別是反平行的兩個二極管的組件的截面圖和電路圖。這兩個二極管形成在N型襯底60中。左手邊的二極管包括用P區(qū)62圍繞并與上部金屬化部件M1連結的導電指狀件61。用N+區(qū)64圍繞的導電指狀件63與下部金屬化部件M2連結。相反，右手邊的二極管包括用N+型區(qū)圍繞并與上部金屬化部件M1連結的導電指狀件65，而導電指狀件67用N+區(qū)68圍繞并與下部金屬化部件M2連結。這兩個二極管通過絕緣壁69分離。
在各個附圖中，指狀件被示意為穿透的或者非穿透的指狀件。這取決于具體實施方式
和所選擇的制造技術。在穿透的指狀件情形中，它們的不與觸點連接的一端是被隔離的。
圖13A和13B示出了雙極型晶體管的根據(jù)本發(fā)明的實現(xiàn)的部分透視圖和截面圖。雙極型晶體管形成在N型襯底70中，并包括圍繞中心導電指狀件72的重摻雜N型發(fā)射極區(qū)71，該中心導電指狀件72橫跨所有或基本上所有的襯底厚度延伸。P型基極區(qū)73是在對應于襯底70的發(fā)射極和集電極區(qū)之間圍繞發(fā)射極布置的。如圖13B更好地顯示的，從下表面出發(fā)的導電指狀件74用N+區(qū)75圍繞并被用作集電極觸點。上表面?zhèn)壬系闹虚g金屬化部件M3與接觸基極區(qū)73的導電指狀件76連結。如圖13A所示，導電指狀件76彼此間隔以作為允許基極的適當操作的柵格。然而，在圖5-6類型的實現(xiàn)中，指狀件74實際上可形成完全圍繞所示的晶體管單元的導電柱體。
圖14A和14B分別以透視圖和截面圖示意了閘流晶體管結構。該結構是在N型半導體襯底80中形成的。在中心區(qū)中，導電指狀件81用對應于閘流晶體管陰極的重摻雜N型區(qū)82以及用P層83圍繞。這些區(qū)都可以通過從穿透或基本穿透的開口，P摻雜劑，然后是N摻雜劑連續(xù)擴散而形成的，或者通過同時擴散具有完全不同的擴散率的摻雜劑而形成。指狀件81與陰極金屬化部件MK相連。導電指狀件84穿過P型區(qū)83并形成與柵極金屬化部件MG連結的柵極觸點。在下表面?zhèn)龋谠鈬幮纬捎杏肞型區(qū)86圍繞的導電指狀件85，該P型區(qū)86形成閘流晶體管陽極并通過指狀件85與陽極金屬化部件MA相連。應指出，如同常規(guī)的閘流晶體管一樣，局部的柵極-陰極短路可以借助僅部分穿入到N區(qū)82和P區(qū)84之間的襯底的導電指狀件87形成。不帶附圖標記的絕緣區(qū)預計用于分離各個金屬化部件以及使適當區(qū)域絕緣。該整個結構都可以用絕緣壁圍繞。
通過平行和相對地組裝上述類型的兩個閘流晶體管可以形成三端雙向可控硅開關。
圖15A是其中形成有根據(jù)本發(fā)明的MOS晶體管單元的組件的半導體晶片的一部分的簡化截面圖。該元件的主表面對應于半導體晶片的上下表面，而高度被指定為e的垂直尺寸對應于半導體晶片的厚度。
圖15B和15C是在半導體襯底中形成的結構的頂視圖的兩個簡化實例，它們都對應于圖15A的截面圖。
根據(jù)本發(fā)明的基本單元包括橫跨整個晶片厚度，或橫跨該厚度的主要部分而延伸的導電指狀件111。導電指狀件111的邊界為重摻雜N型區(qū)112(N+)，N型區(qū)112自身的邊界為P型中間區(qū)113，然后是輕摻雜N型區(qū)114，和用作與導電指狀件116的歐姆接觸恢復的重摻雜N型區(qū)115。由于導電指狀件111、區(qū)112、113、114和115以及導電指狀件116都是基本上在襯底的整個厚度上延伸，這些元件之間的結或界限都基本上是垂直的。導電指狀件111對應于源極金屬化部件，區(qū)112對應于源極區(qū)域，中間區(qū)113對應于其中能夠形成溝道的區(qū)域，區(qū)114對應于漏極區(qū)域，區(qū)115對應于漏極接觸恢復層，而指狀件116對應于漏極金屬化部件。
圖15B是在一個實施例中的本發(fā)明的頂視圖，在該實施例中，導電指狀件被制成為在半導體襯底中制造的溝槽中延伸的垂直導電板的形式。
根據(jù)本發(fā)明的MOS晶體管柵極的實施例可以在圖15中更好地示出。該柵極是借助用在中間區(qū)113中垂直延伸的絕緣層122圍繞的間隔開的導電指狀件121而形成的。當在柵極指狀件121和源極指狀件111之間施加正電壓時，一個溝道形成在包含在兩個柵極指狀件之間的中間區(qū)113的垂直區(qū)域中，使得MOS晶體管在其源極和其漏極之間變成導電的，而且由箭頭A指示的電流可能水平地從漏極流向源極。上面已經(jīng)描述了累積型MOS晶體管；在耗盡型MOS晶體管的情況下，中間區(qū)113，至少在柵絕緣體附近，將被輕微地摻雜N型，而且在柵極指狀件121和源極指狀件111之間施加電壓將使MOS晶體管在其源極和其漏極之間不導電。
穿過所有或部分襯底厚度并能夠在中間阱113和源極區(qū)112之間建立短路的導電指狀件123已經(jīng)在圖15B中示出，其形成了通過圖3A的源極金屬化部件MS在N+環(huán)25和P阱23的中心部位之間建立的短路的等同特征。
圖15C以頂視圖示意了根據(jù)本發(fā)明其中每個MOS晶體管單元都呈現(xiàn)閉合輪廓的元件的另一個實施例。中心源極指狀件111用N+型環(huán)狀區(qū)112圍繞，N+型環(huán)狀區(qū)112自身用P型中間環(huán)狀區(qū)113、N型環(huán)狀區(qū)114和N型重摻雜環(huán)狀區(qū)115(N+)圍繞。在圖15C中，該結構已經(jīng)被示出為全部用導電環(huán)116圍繞。實際上，這種環(huán)可以由彼此靠近的導電指狀件順續(xù)形成。為簡化圖示，在圖15C中沒有示出導電指狀件123。
在圖15A、15B和15C中沒有示出漏極、柵極和源極金屬化部件。應理解，所有柵極指狀件121都與同一金屬化部件相連，所有源極指狀件111都與同一金屬化部件相連，而且所有漏極指狀件116都與同一金屬化部件相連。優(yōu)選的，如同在常規(guī)元件中一樣，漏極和源極金屬化部件都是在半導體芯片的兩個相對表面上形成的。根據(jù)本發(fā)明的一個優(yōu)點，柵極金屬化部件可以被選擇和僅在漏極側或源極側上形成，這樣就簡化了根據(jù)本發(fā)明的元件的單片組件。
本領域的技術人員很容易想到根據(jù)本發(fā)明的元件的形成，本領域的技術人員可以利用常規(guī)技術以通孔或溝槽形式形成開口，從由此形成的開口中摻雜，然后用例如金屬(例如銅)的導體填充這些開口，這種填充之前可以形成或不形成絕緣層。應理解，雖然在本發(fā)明中使用了術語通孔或指狀件，但這些術語還包含了諸如圖15B中的溝槽狀結構或者諸如圖15C中的金屬化部件116的環(huán)狀結構。
上述說明基本上針對MOS晶體管結構，而且制造步驟的順序可以修正。
如前所述，本發(fā)明不僅應用于MOS晶體管，而且一般應用于任何MOS功率或高壓元件，例如肖特基-MOS型，或MOS的絕緣柵雙極型晶體管(IGBT)和其它累積型或耗盡型壓控元件。尤其是，通過用重摻雜P型層替代重摻雜N型層115可以簡單地從圖15的MOS晶體管結構改變到IGBT結構。
根據(jù)本發(fā)明的一個優(yōu)點，每個表面面積單位的溝道寬度比在諸如圖3的垂直擴散MOS晶體管(VDMOS)中獲得的溝道寬度要大得多，而且該單元組件的漏極的總表面面積可比包含這些單元的芯片的表面面積大。
本發(fā)明的另一個優(yōu)點是可能在同一半導體層中形成根據(jù)本發(fā)明的若干元件，每個這些元件很容易用以任何選定方式形成的絕緣壁圍繞。每個組件的例子將在圖16和17中給出。
圖16A示出了根據(jù)本發(fā)明包含兩個主端子T1和T2和兩個控制端子G1和G2的兩個IGBT晶體管的反平行組件。在以下的說明中，IGBT晶體管的主端子將被稱為源極和漏極，以簡化與上述的MOS晶體管的相似之處。
圖16B示出了形成這種組件的一個簡化實例，其中圖15A中的相同元件用相同的附圖標記指定。該圖的左手邊部分示出了包含源極指狀件111-1的IGBT晶體管，該源極指狀件111-1由N+區(qū)112-1和與在該圖中看不見的柵極指狀件交叉的中間區(qū)113-1圍繞。N型區(qū)114-1在區(qū)113-1和圍繞漏極指狀件116-1的P+型區(qū)132-1之間延伸。該組件通過絕緣壁131與相對該壁對稱布置并包含由P+區(qū)132-2圍繞的漏極指狀件116-2的結構相分離，而且通過輕摻雜N型區(qū)114-2與其中可能形成溝道并且有(未示出的)漏極指狀件從中穿過的中間區(qū)113-2相分離。中間區(qū)113-2與重摻雜N型區(qū)112-2接觸，重摻雜N型區(qū)112-2又與源極指狀件111-2接觸。雖然已經(jīng)示出了單個單元，但應理解的是，每個結構都可以由前述的單元組件形成。位于絕緣壁左側的各單元的源極指狀件都與上部金屬化部件T1以及設置在絕緣壁右側的單元的漏極指狀件116-2連結。位于絕緣壁左側的各單元的漏極指狀件151-1與下部金屬化部件T2以及位于絕緣壁右側的單元的源極指狀件111-2相連。僅用符號表示了連接G1和G2，應指出，它們很容易在該元件的同一表面上形成。
與組裝常規(guī)垂直IGBT晶體管的單片結構相比，本結構具有以下優(yōu)點兩個IGBT晶體管完全對稱而且晶體管的特性也完全對稱。
根據(jù)本發(fā)明的結構，還使得諸如上述的聯(lián)結MOS元件也能夠形成有垂直結(垂直于主襯底表面)。
圖17A示出了包括MOS晶體管、TMOS以及二極管D的這種聯(lián)結的一個例子，二極管的陽極與MOS晶體管的漏極相連。該電路形成了當前實際使用的元件，并且很難與常規(guī)技術集成。
圖17B示出了這種結構的一個實施例，在圖17B中的左手部分與圖16B的右手部分完全相同，除了圍繞漏極區(qū)的P型區(qū)用N+型區(qū)替代以形成MOS晶體管以外。MOS晶體管包括源極指狀件111，源極區(qū)112，中間區(qū)113，漏極區(qū)114，以及用重摻雜N型區(qū)115圍繞的漏極指狀件116。該組件通過絕緣壁132與包含陰極指狀件140的二極管結構分離，該陰極指狀件140由重摻雜N型區(qū)141圍繞，該組件還通過輕摻雜N型區(qū)142與由P型區(qū)144圍繞的陽極指狀件143分離。該MOS晶體管的源極指狀件與第一主金屬化部件M1相連。柵極指狀件(未示出)與控制金屬化部件G1相連。二極管的陰極指狀件140與金屬化部件M2相連。MOS晶體管單元的漏極指狀件以及二極管單元的陽極指狀件143與金屬化部件M3相連。在所示的例子中，金屬化部件M3位于后表面?zhèn)龋饘倩考﨧1、M2和G1位于前表面?zhèn)取?br> 上面所示的各個結構都可能具有各種變更和修正。本領域的技術人員應注意，對某些實施例所述的變更可應用于其它實施例。
通過與圖4-7所示的平行二極管單元組件相同的方式，閘流晶體管或多單元晶體管都可以通過重復一種模式形成。每個單元都可以由如圖4的并行溝槽形成，或者具有如圖5-6的柱狀幾何結構。具有非圓形截面(例如多邊形)的柱體自然也可以被選擇。類似的，許多元件的聯(lián)結也可以在通過絕緣壁隔離或不隔離的相同襯底中簡單地形成。
另一方面，本領域的技術人員很容易想到許多具體實施方式
，而且根據(jù)技術發(fā)展這些具體實施方式
也是可能的，在溝槽中形成的導電指狀件或板的形成只是利用垂直結形成上述結構的可能方案的例子。
應指出，由于用根據(jù)本發(fā)明的垂直結元件獲得了相比常規(guī)水平結元件更大的元件密度，在這些元件導通時每單位表面面積會產(chǎn)生更多熱量(雖然由于可能對反向電壓強度層的厚度優(yōu)化而導致通態(tài)壓降較小)。然而，該熱量最好借助穿透的導電指狀件來抽取。實際上，金屬指狀件具有比等效硅容積大2至3.5倍的導熱率。這些指狀件可能占據(jù)一個大的表面面積，尤其是，外圍“指狀件”可能占據(jù)元件的基本單元之間的整個空閑的表面面積。
還應指出，在本說明書和所附權利要求書中，單詞‘結’用于表示不同導電類型的半導體之間的接觸，或者半導體及金屬或金屬合金型材料之間的肖特基接觸。
權利要求
1.一種半導體元件，其中有源結垂直于半導體芯片的表面基本上在其整個厚度上延伸。
2.根據(jù)權利要求1的半導體元件，其中與待連接區(qū)的接觸是通過基本上穿過整個要接觸的區(qū)的導電指狀件提供的。
3.根據(jù)權利要求2的半導體元件，其中導電指狀件是金屬指狀件。
4.根據(jù)權利要求1的半導體元件，該半導體元件是多單元類型，其中結是由垂直于主襯底表面的若干柱體形成的。
5.根據(jù)權利要求5的半導體元件，其中有源結沿垂直于半導體芯片的主表面的至少一個柱體、基本上在半導體芯片的整個厚度上延伸，所述柱體具有波浪形閉合曲線形狀的截面。
6.根據(jù)權利要求1的半導體元件，其中所述波浪形曲線是Sierpinksi曲線型曲線。
7.根據(jù)權利要求1-6任何一項的半導體元件，其中與待連接區(qū)的接觸是通過垂直于半導體芯片主表面并基本上穿過整個要接觸的區(qū)的導電指狀件而獲得的。
8.根據(jù)權利要求7的半導體元件，其中所述與最外部的半導體層連結的至少一個導電指狀件形成圍繞所述最外部的半導體層的柱體或多個柱體部分。
9.根據(jù)權利要求1-8任何一項的半導體元件，形成二極管，該二極管包括由第一導電型的區(qū)(33)和由第二導電型的區(qū)(31)圍繞的在襯底的整個厚度上延伸的中心導電指狀件(32)，在第二導電型的區(qū)的外圍處通過至少一個外圍導電指狀件實現(xiàn)接觸，該中心導電指狀件與在整個襯底表面上延伸的第一金屬化部件相連，所述至少一個外圍導電指狀件與在襯底另一表面上的金屬化部件相連。
10.根據(jù)權利要求1的半導體元件，形成一個二極管，該二極管包括交替的并且在襯底的整個厚度上延伸的第一導電型的區(qū)(33)和第二導電型的區(qū)(31)，第一導電型的區(qū)被與在整個襯底表面上延伸的金屬化部件相連的導電指狀件(32)橫跨，以及第二導電型的區(qū)被與在襯底另一表面上的金屬化部件相連的導電指狀件(34)橫跨。
11.根據(jù)權利要求10的半導體元件，形成在N型半導體襯底上，其中穿入N型區(qū)的導電指狀件由重摻雜N型區(qū)(35)圍繞。
12.根據(jù)權利要求1的半導體元件，形成雙極型晶體管，該雙極型晶體管包括交替的第一導電型的區(qū)(71)，第二導電型的區(qū)(73)和第一導電型的區(qū)(70)，這些區(qū)中的每個都在襯底的整個厚度上延伸而且與至少一個導電指狀件接觸，這些導電指狀件(72、76、74)中的每個分別與發(fā)射極金屬化部件(M1)、基極金屬化部件(M3)和集電極金屬化部件(M2)相連。
13.根據(jù)權利要求1的半導體元件，形成閘流晶體管，該閘流晶體管順序包括第一導電型的第一區(qū)(82)，第二導電型的第二區(qū)(83)，第一導電型的第三區(qū)(80)，和第二導電型的第四區(qū)(86)，這些區(qū)中的每個均在整個襯底厚度上延伸，導電指狀件(81)在整個第一區(qū)中延伸，至少一個導電指狀件(84)在整個第二區(qū)中延伸，至少一個導電指狀件(85)在整個第二區(qū)中延伸。
14.根據(jù)權利要求13的半導體元件，其中第一導電型是N型，而第二導電型是P型，第一區(qū)為陰極區(qū)，而第四區(qū)為陽極區(qū)，其中局部金屬化部件(87)在柵極區(qū)和陰極區(qū)之間垂直延伸以形成局部的柵極-陰極短路。
15.根據(jù)權利要求1-8任何一項的半導體元件，形成一功率MOS晶體管，其交替包括第一導電型的源極區(qū)(112)，中間區(qū)(113)和第一導電型的漏極區(qū)(114、115)，這些區(qū)中的每個均在整個襯底厚度上延伸，源極和漏極區(qū)均由基本上穿過襯底的導電指狀件或板(111、116)接觸，被絕緣并間隔開的導電指狀件(121)從上到下穿過中間區(qū)域(113)，絕緣指狀件(121)之間的水平距離使得在向這些絕緣指狀件施加適當電壓時中間區(qū)能被反型。
16.根據(jù)權利要求1-8任何一項的半導體元件，形成一IGBT晶體管，其交替包括第一導電型的源極區(qū)(112)，中間區(qū)(113)，第一導電型的漏極區(qū)(114)和第二導電型的附加區(qū)(132)，這些區(qū)中的每個均在整個襯底厚度上延伸，源極區(qū)和附加區(qū)均由基本上穿過襯底的導電指狀件或板(111、116)接觸，被絕緣并間隔開的導電指狀件(121)完全穿過中間區(qū)域(113)，絕緣指狀件(121)之間的水平距離使得在向這些絕緣指狀件施加適當電壓時中間區(qū)能被反型。
17.根據(jù)權利要求15或16的半導體元件，形成一功率MOS或IGBT晶體管，其中每個導電指狀件分別與源極金屬化部件(M1)，柵極金屬化部件(M3)和漏極金屬化部件(M2)相連。
18.根據(jù)權利要求15或16的半導體元件，形成功率MOS或IGBT晶體管，其中局部金屬化部件(123)在源極區(qū)和中間區(qū)之間垂直延伸以形成局部短路。
19.根據(jù)權利要求15或16的半導體元件，形成功率MOS或IGBT晶體管，其中被絕緣并間隔開的導電指狀件(121)由穿過芯片的整個厚度的導電指狀件形成，該導電指狀件具有被氧化的壁并被填充摻雜的多晶硅。
全文摘要
本發(fā)明涉及一種半導體元件，其有源連接相對于半導體芯片的表面以垂直方向延伸基本上達到其整個厚度。所述連接與可連接的區(qū)域一起由基本上穿過整個可接觸區(qū)域的導電指狀件(32、34)保持。
文檔編號H01L29/861GK1918710SQ200480036161
公開日2007年2月21日 申請日期2004年12月2日 優(yōu)先權日2003年12月5日
發(fā)明者讓-呂克·莫朗, 讓-巴蒂斯特·夸蘭, 弗雷德里克·拉努瓦 申請人:St微電子公司