專利名稱：溝槽柵極場效應器件的制作方法
技術領域：
本發(fā)明涉及一種半導體器件，其中通過柵極電極接通和關斷電極對之間的電流。更具體地說，本發(fā)明涉及一種用于在對柵極電極施加用于接通半導體器件的電壓時，降低電極對之間的電壓和電阻的技術。在該條件下，電極對之間的電壓稱為接通電壓。本發(fā)明的半導體器件可以是IGBT、pnpn二極管、MOS或MOSFET。
背景技術：
已知IGBT(絕緣柵雙極晶體管)為其中在雙極晶體管的表面部分中提供MOS結構。這種類型的半導體器件具有一對電極以及在該電極對之間用來接通和關斷電流流動的柵極電極。當對柵極電極施加接通電壓時，電子載流子從其中一個電極注入半導體區(qū)，以及空穴載流子從另外一個電極注入半導體區(qū)。通過這種方式，半導體區(qū)發(fā)生電導調(diào)制，從而實現(xiàn)低接通電壓。
日本專利申請公開H8(1996)-316479(詳見圖3)提出了一種用于降低接通電壓(當對溝槽柵極施加用于接通半導體器件的電壓時，電極之間的電壓)的技術。
圖17示意性示出了在日本專利申請公開H8(1996)-316479中提出的半導體器件(在以下的說明書中，該結構將稱為常規(guī)結構)。圖17所示的半導體器件15具有用來接通和關斷電極對(這種情況下為發(fā)射極電極E和集電極電極C)之間的電流流動的溝槽柵極332。
半導體器件15具有與發(fā)射極電極E連接的n+型發(fā)射極區(qū)336，與同一發(fā)射極電極E連接的p+型體接觸區(qū)334，包圍體接觸區(qū)334和發(fā)射極區(qū)336的p-型體區(qū)328，位于體區(qū)328下方的n-型漂移區(qū)326，與漂移區(qū)326連接的n+型緩沖區(qū)324，以及與緩沖區(qū)324連接的p+型集電極區(qū)322。集電極區(qū)322與集電極電極C連接。
延伸到漂移區(qū)326的溝槽經(jīng)過發(fā)射極區(qū)336和體區(qū)328。在該溝槽內(nèi)形成溝槽柵極332。該溝槽柵極332由柵極絕緣層333包圍，并通過該柵極絕緣層333面對使發(fā)射極區(qū)336和漂移區(qū)326隔離的體區(qū)328。
在體區(qū)328與漂移區(qū)326之間形成n+型勢壘區(qū)340。勢壘區(qū)340中的雜質(zhì)濃度高于漂移區(qū)326中的雜質(zhì)濃度。
圖17所示的半導體器件包括電極E、頂區(qū)336、深區(qū)326、密集(dense)部分334以及主部分328。密集部分334和主部分328具有相同的導電類型和共同的電壓，因此可以合稱為中間區(qū)。部分中間區(qū)328使得頂區(qū)336和深區(qū)326隔離。半導體器件15還包括通過絕緣層333面對部分中間區(qū)328的溝槽柵極332。
將對接通狀態(tài)下半導體器件15的操作進行說明。當發(fā)射極電極E接地時，對集電極電極C和溝槽柵極332施加正電壓，從而使面對溝槽柵極332的部分體區(qū)328反轉為n型，形成溝道。因此，電子載流子通過反轉為n型的該溝道從發(fā)射極區(qū)336向勢壘區(qū)340和漂移區(qū)326注入，并聚集在緩沖區(qū)324中。當電子載流子在緩沖區(qū)324中聚集時，緩沖區(qū)324與集電極區(qū)322之間的接觸電勢差降低，空穴載流子從集電極區(qū)322注入到緩沖區(qū)324、漂移區(qū)326，以及勢壘區(qū)340。通過這種方式，緩沖區(qū)324、漂移區(qū)326和勢壘區(qū)340發(fā)生電導調(diào)制，從而實現(xiàn)低接通電壓。
從集電極區(qū)322注入的空穴載流子與電子載流子復合并消失，或通過體區(qū)328和體接觸區(qū)334釋放到發(fā)射極電極E。
在半導體器件15中，其雜質(zhì)濃度高于漂移區(qū)326的勢壘區(qū)340形成在該漂移區(qū)326的上方。因此，在勢壘區(qū)340與漂移區(qū)326之間的邊界面中形成的勢壘起到了抑制空穴載流子逸出到發(fā)射極電極E的作用。勢壘區(qū)340使得漂移區(qū)326中的空穴載流子密度增大(見圖17)。結果，發(fā)射極電極與集電極電極之間的空穴載流子濃度增大，半導體器件15的接通電壓降低。勢壘區(qū)340阻止空穴載流子從漂移區(qū)326向發(fā)射極電極E的流動。

發(fā)明內(nèi)容
在日本專利申請公開H8(1996)-316479提出的半導體器件15中，通過體接觸區(qū)334，經(jīng)過勢壘區(qū)340并流入體區(qū)328的少數(shù)載流子很快被釋放到發(fā)射極電極E。體區(qū)328中少數(shù)載流子的濃度保持較低。
為了進一步降低半導體器件的接通電壓，不僅需要增大漂移區(qū)326(概括地說為深區(qū))中少數(shù)載流子的濃度，也需要增大體區(qū)328(概括地說為中間區(qū)，具體地說為中間區(qū)的主部分)中少數(shù)載流子的濃度。
本分明提出了一種通過增大深區(qū)和中間區(qū)中少數(shù)載流子的濃度來進一步降低半導體器件接通電壓的技術。
根據(jù)本發(fā)明的半導體器件包括電極；第二導電類型的頂區(qū)，連接到所述電極；所述第二導電類型的深區(qū)；以及第一導電類型的中間區(qū)，連接到所述電極。部分所述中間區(qū)使所述頂區(qū)和所述深區(qū)隔離。所述半導體器件還包括柵極電極，其通過絕緣層面對部分所述中間區(qū)。面對所述柵極電極的所述部分使所述頂區(qū)和所述深區(qū)隔離。所述中間區(qū)可包括直接連接到所述電極的密集部分以及通過所述密集部分連接到所述電極的主部分。
典型地，所述電極可以是發(fā)射極電極，所述頂區(qū)可以是發(fā)射極，所述密集部分可以是體接觸區(qū)，所述主部分可以是體區(qū)，所述深區(qū)可以是漂移區(qū)，以及所述半導體器件可以是IGBT。所述半導體器件也可以是MOS、MOSFET、或pnpn二極管。在所述半導體器件是MOS時，所述電極可以是源極電極，所述頂區(qū)可以是源極，所述密集部分可以是體接觸區(qū)，所述主部分可以是體區(qū)，以及所述深區(qū)可以是漂移區(qū)。
根據(jù)本分明的半導體器件還包括形成在所述中間區(qū)和/或所述頂區(qū)內(nèi)的勢壘區(qū)。所述勢壘區(qū)可以由未與所述電極和所述深區(qū)電連接的所述第二導電類型的半導體區(qū)形成。所述勢壘區(qū)還可以由絕緣體形成。在所述中間區(qū)和所述頂區(qū)內(nèi)可以設置多個勢壘區(qū)。一些所述勢壘區(qū)可以由所述第二導電類型的半導體區(qū)形成，其它勢壘區(qū)可以由絕緣材料形成?？梢栽谒鲋虚g區(qū)和所述頂區(qū)內(nèi)的適當位置形成所述勢壘區(qū)。例如，所述勢壘區(qū)可以被包圍在所述中間區(qū)的所述主部分內(nèi)，以及可以與所述頂區(qū)和所述深區(qū)隔離。所述勢壘區(qū)還可以沿所述密集部分與所述主部分之間的邊界形成，或沿所述頂區(qū)與所述主部分之間的邊界形成。可選地，所述勢壘區(qū)可以被包圍在所述密集部分或所述頂區(qū)內(nèi)。
常規(guī)結構存在著在中間區(qū)中少數(shù)載流子濃度低的問題。在上述半導體器件中，在中間區(qū)與深區(qū)之間的結邊界面的中間區(qū)側形成勢壘區(qū)。該勢壘區(qū)引起少數(shù)載流子在中間區(qū)聚集。因此，中間區(qū)中少數(shù)載流子濃度增大，從而電極對之間的少數(shù)載流子濃度增大。結果，可降低半導體器件的接通電壓。
可優(yōu)選所述勢壘區(qū)連接到用于包圍所述柵極電極的所述絕緣層。也可優(yōu)選所述勢壘區(qū)具有開口，通過所述開口，載流子可在所述密集部分與所述深區(qū)之間流動。
當勢壘區(qū)引起少數(shù)載流子在中間區(qū)聚集時，勢壘區(qū)的電勢增大。當勢壘區(qū)的電勢增大時，多數(shù)載流子從勢壘區(qū)供給到中間區(qū)和深區(qū)。如果勢壘區(qū)形成為與柵極絕緣層接觸，那么通過沿柵極絕緣層形成的區(qū)域(即溝道)流動，從勢壘區(qū)供給多數(shù)載流子。結果，獲得與接通的晶閘管等效的現(xiàn)象。通過這種方式，進一步降低半導體器件的接通電壓。
在本發(fā)明中，勢壘區(qū)具有開口，通過該開口，載流子可在密集部分與深區(qū)之間流動。通過該開口，由勢壘區(qū)引起的在中間區(qū)聚集的少數(shù)載流子可靠地被釋放到密集部分。因此，半導體器件可以穩(wěn)定的方式關斷。
可優(yōu)選所述勢壘區(qū)由所述第一導電類型的半導體區(qū)沿所述頂區(qū)與所述主部分之間的邊界形成。所述勢壘區(qū)可電連接到所述密集部分，以及可具有高于所述主部分的雜質(zhì)濃度。所述勢壘區(qū)可以在所述頂區(qū)內(nèi)形成。
沿頂區(qū)與主部分之間的邊界形成的勢壘區(qū)抑制了少數(shù)載流子通過頂區(qū)被釋放到電極。也就是說，防止了閉鎖現(xiàn)象的發(fā)生(其中，即使沒有對柵極電極附加電勢，半導體器件也不關斷)。
如果勢壘區(qū)形成在主部分內(nèi)，那么閉鎖現(xiàn)象很容易發(fā)生。為了解決這個問題，最好使所述勢壘區(qū)沿所述頂區(qū)與所述主部分之間的邊界形成，并使所述勢壘區(qū)在所述主部分內(nèi)形成。
當在所述密集部分與所述主部分之間的邊界附近形成所述勢壘區(qū)時，可以在所述主部分與所述深區(qū)之間的邊界附近提供所述第二導電類型的附加勢壘區(qū)。所述附加勢壘區(qū)未與所述電極和所述深區(qū)電連接。可選地，所述附加勢壘區(qū)可具有高于所述深區(qū)的雜質(zhì)濃度。具有較高雜質(zhì)濃度的所述附加勢壘區(qū)可連接到所述深區(qū)或與所述深區(qū)分隔。
上述半導體器件允許在主部分與深區(qū)之間的pn結邊界面處以及主部分內(nèi)增大少數(shù)載流子濃度。通過這種方式，在主部分中在很寬的范圍內(nèi)增大少數(shù)載流子濃度，從而增大電極對之間的少數(shù)載流子濃度。結果，可降低半導體器件的接通電壓。
優(yōu)選至少部分所述勢壘區(qū)和部分所述附加勢壘區(qū)位于載流子流經(jīng)的路徑上。
也優(yōu)選多個勢壘區(qū)形成在所述中間區(qū)內(nèi)。所述勢壘區(qū)可以分布在所述中間區(qū)內(nèi)。對于所述勢壘區(qū)的形狀或位置沒有特別的限制。例如，它們可以以局域的方式位于與電極對之間的方向垂直的面內(nèi)。它們也可以以空間分散的方式位于中間區(qū)內(nèi)。
優(yōu)選所述勢壘區(qū)與所述密集部分接觸。典型地，所述勢壘區(qū)可以沿所述密集部分和所述主部分的結面形成?？蛇x地，其可以在所述密集部分內(nèi)形成。
在這種情況下，勢壘區(qū)更有效地聚集少數(shù)載流子。中間區(qū)內(nèi)的少數(shù)載流子濃度增大，從而半導體器件的接通電壓降低。
優(yōu)選所述頂區(qū)的膜厚度小于所述勢壘區(qū)的膜厚度。
形成勢壘區(qū)允許半導體器件的接通電壓降低。這一點本身應該是受歡迎的。然而，當降低接通電壓時，半導體器件的飽和電流同時增大，從而出現(xiàn)半導體器件易于被損壞的問題。
在研究這個問題的起因的過程中，本發(fā)明人確定飽和電流的增大導致半導體器件的串聯(lián)電阻，并極大地影響頂區(qū)的特性。也就是說，如果頂區(qū)具有較大的供給多數(shù)載流子的能力，那么少數(shù)載流子在中間區(qū)中聚集后，大量多數(shù)載流子從頂區(qū)注入。從而，飽和電流增大，半導體器件被損壞。結果，本發(fā)明人發(fā)現(xiàn)，適當抑制頂區(qū)供給多數(shù)載流子的能力可防止對半導體器件的損壞。典型地，通過使頂區(qū)具有小的體積，可以抑制頂區(qū)供給多數(shù)載流子的能力。這是通過使頂區(qū)中具有低濃度的雜質(zhì)，或通過使其具有小的膜厚度或寬度來實現(xiàn)的。
此外，優(yōu)選將所述頂區(qū)供給多數(shù)載流子的能力設定為與所述勢壘區(qū)聚集少數(shù)載流子的能力相關聯(lián)。這是因為，如上所述，如果增加中間區(qū)內(nèi)少數(shù)載流子的聚集量，那么接通電壓降低，另一方面，半導體器件容易被損壞。如果頂區(qū)的膜厚度小于所述勢壘區(qū)的膜厚度，那么可防止半導體器件的飽和電流增大，從而防止對半導體器件的損壞。此外，通過調(diào)整頂區(qū)中的雜質(zhì)濃度、或其體積等，可獲得同樣的操作效果。
本發(fā)明的半導體器件允許在中間區(qū)內(nèi)聚集少數(shù)載流子。當中間區(qū)中的少數(shù)載流子濃度增大時，半導體器件的接通電壓降低。


圖1示出了第一實施例的半導體器件1的主要部分的截面圖；圖2示出了第二實施例的半導體器件2的主要部分的截面圖；圖3示出了第三實施例的半導體器件3的主要部分的截面圖；圖4示出了第三實施例的變形的半導體器件4的主要部分的截面圖；圖5示出了第四實施例的半導體器件5的主要部分的截面圖；圖6示出了第五實施例的半導體器件6的主要部分的截面圖；圖7示出了第六實施例的半導體器件7的主要部分的截面圖；
圖8示出了第七實施例的半導體器件8的主要部分的截面圖；圖9示出了第七實施例的半導體器件8的主要部分的斜視圖；圖10示出了發(fā)射極電極與集電極電極之間的空穴載流子濃度的分布；圖11示出了第八實施例的半導體器件9的主要部分的截面圖；圖12示出了第九實施例的半導體器件10的主要部分的截面圖；圖13示出了第十實施例的半導體器件11的主要部分的截面圖；圖14示出了第十一實施例的半導體器件12的主要部分的截面圖；圖15示出了第十二實施例的半導體器件13的主要部分的截面圖；圖16示出了第十三實施例的半導體器件14的主要部分的截面圖；以及圖17示出了具有常規(guī)結構的半導體器件15的主要部分的截面圖。
具體實施例方式
將列出實施例的重要特征。
(第一特征)第一特征的半導體器件是一種IGBT，包括發(fā)射極電極；第二導電類型的頂區(qū)(發(fā)射極)，連接到發(fā)射極電極；第二導電類型的深區(qū)(漂移區(qū))；第一導電類型的中間區(qū)(體區(qū)和體接觸區(qū))，連接到發(fā)射極電極，其中部分中間區(qū)使頂區(qū)(發(fā)射極)和深區(qū)(漂移區(qū))隔離；第一導電類型的集電極區(qū)，連接到深區(qū)(漂移區(qū))和集電極電極；柵極電極，通過絕緣層面對所述部分中間區(qū)，其中所述部分中間區(qū)使頂區(qū)(發(fā)射極)和深區(qū)(漂移區(qū))隔離；以及勢壘區(qū)，形成在中間區(qū)(體區(qū)和體接觸區(qū))和/或頂區(qū)(發(fā)射極)內(nèi)。
第一導電類型可以是P導電類型，以及第二導電類型可以是N導電類型?？蛇x地，第一導電類型可以是N導電類型，以及第二導電類型可以是P導電類型。
(第二特征)第二特征的半導體器件是一種MOSFET，包括源極電極；第二導電類型的頂區(qū)(源極)，連接到源極電極；第二導電類型的深區(qū)(漂移區(qū))；第一導電類型的中間區(qū)(體區(qū)和體接觸區(qū))，連接到源極電極，其中部分中間區(qū)使頂區(qū)(源極)和深區(qū)(漂移區(qū))隔離；第二導電類型的漏極區(qū)，連接到深區(qū)(漂移區(qū))和漏極電極；柵極電極，通過絕緣層面對所述部分中間區(qū)，其中所述部分中間區(qū)使頂區(qū)(源極)和深區(qū)(漂移區(qū))隔離；以及勢壘區(qū)，形成在中間區(qū)(體區(qū)和體接觸區(qū))和/或頂區(qū)(源極)內(nèi)。
同樣地，第一導電類型可以是P導電類型，以及第二導電類型可以是N導電類型?？蛇x地，第一導電類型可以是N導電類型，以及第二導電類型可以是P導電類型。
(第三特征)在IGBT或MOSFET中，中間區(qū)包括直接連接到電極的密集部分以及通過密集部分連接到電極的主部分。第一勢壘區(qū)在密集部分與主部分之間的邊界附近形成。附加勢壘區(qū)在主部分與深區(qū)之間的邊界附近形成。
(第四特征)在IGBT或MOSFET中，由具有第二導電類型的半導體材料形成第一勢壘區(qū)。
(第五特征)在IGBT或MOSFET中，第一勢壘區(qū)未與電極和深區(qū)連接。
(第六特征)在IGBT或MOSFET中，附加勢壘區(qū)具有高于深區(qū)的雜質(zhì)濃度。
(第七特征)在IGBT或MOS中，附加勢壘區(qū)具有第二導電類型，且與深區(qū)隔離。
下面將參考附圖詳細說明實施例。
(第一實施例)圖1示出了第一實施例的半導體器件1的主要部分的截面圖。半導體器件1具有用于接通和關斷在發(fā)射極電極E與集電極電極C之間流動的電流的溝槽柵極32。
半導體器件1具有發(fā)射極區(qū)36和體接觸區(qū)34，其中發(fā)射極區(qū)36包括n+型雜質(zhì)并與發(fā)射極電極E接觸，體接觸區(qū)34包括p+型雜質(zhì)并與同一發(fā)射極電極E接觸。半導體器件1具有體區(qū)28，該體區(qū)28包括p-型雜質(zhì)，并包圍體接觸區(qū)34和發(fā)射極區(qū)36的。包括n-型雜質(zhì)的漂移區(qū)26形成在體區(qū)28下方，并與體區(qū)28接觸。通過體區(qū)28，漂移區(qū)26與體接觸區(qū)34和發(fā)射極區(qū)36隔離。包括n+型雜質(zhì)的緩沖區(qū)24形成在漂移區(qū)26下方，并與漂移區(qū)26接觸。包括p+型雜質(zhì)的集電極區(qū)22形成在緩沖區(qū)24下方。集電極區(qū)22與由鋁等構成的集電極電極C連接。
溝槽形成為經(jīng)過發(fā)射極區(qū)36和體區(qū)28，并延伸到漂移區(qū)26。在溝槽中提供多晶硅，從而形成溝槽柵極電極32。溝槽柵極電極32通過柵極絕緣層33面對體區(qū)28。
在體區(qū)28內(nèi)形成包括n型雜質(zhì)的浮置(floating)半導體區(qū)40。該浮置半導體區(qū)40與體接觸區(qū)34接觸。浮置半導體區(qū)與發(fā)射極電極E隔離，也與漂移區(qū)26隔離。浮置半導體區(qū)40的電勢不固定在特定值，而是根據(jù)鄰近部分的電勢變化。這稱為浮置。
優(yōu)選各半導體區(qū)的雜質(zhì)濃度如下集電極區(qū)22在1×1018～1×1020cm-3范圍內(nèi)，緩沖區(qū)24在1×1015～1×1018cm-3范圍內(nèi)，漂移區(qū)26在1×1013～1×1015cm-3范圍內(nèi)，體區(qū)28在1×1015～1×1018cm-3范圍內(nèi)，體接觸區(qū)34在1×1018～1×1020cm-3范圍內(nèi)，發(fā)射極區(qū)36在1×1018～1×1020cm-3范圍內(nèi)。對于浮置半導體區(qū)40的雜質(zhì)濃度沒有特別的限制，但優(yōu)選在1×1015～1×1018cm-3范圍內(nèi)。如果其在該范圍內(nèi)，那么少數(shù)載流子容易聚集。
圖1中所示的半導體器件1包括電極E、頂區(qū)36(發(fā)射極區(qū))、深區(qū)26(漂移區(qū))、密集部分34(體接觸區(qū))以及主部分28(體區(qū))。密集部分34和主部分28具有相同的導電類型和共同的電壓，可以合稱為中間區(qū)。部分中間區(qū)28使頂區(qū)36(發(fā)射極區(qū))和深區(qū)26(漂移區(qū))隔離。半導體器件1還包括溝槽柵極32，該溝槽柵極32通過絕緣層33面對部分中間區(qū)28。半導體器件1還包括勢壘區(qū)(浮置半導體區(qū)40)。
接下來，將對接通狀態(tài)下半導體器件1的操作進行說明。
當發(fā)射極電極E接地時，對集電極電極C和溝槽柵極32施加正電壓，在體區(qū)28中并面對溝槽柵極32的部分反轉為n型，形成溝道。電子載流子通過反轉為n型的該溝道從發(fā)射極區(qū)36注入到漂移區(qū)26。已注入到漂移區(qū)26中的電子載流子在該漂移區(qū)26中向集電極電極C流動，并聚集在緩沖區(qū)24中。當電子載流子在緩沖區(qū)24中聚集時，緩沖區(qū)24與集電極區(qū)22之間的接觸電勢差降低，空穴載流子從集電極區(qū)22注入到緩沖區(qū)24和漂移區(qū)26。通過這種方式，緩沖區(qū)24和漂移區(qū)26發(fā)生電導調(diào)制，從而實現(xiàn)低接通電壓。
從集電極區(qū)22注入到漂移區(qū)的空穴載流子與電子載流子復合并消失，或通過體區(qū)28和體接觸區(qū)34釋放到發(fā)射極電極E。在本實施例中，浮置半導體區(qū)40位于空穴載流子釋放路徑的上方。
在浮置半導體區(qū)40與體區(qū)28之間的結邊界面處形成勢壘。勢壘阻止空穴載流子通過浮置半導體區(qū)40向體接觸區(qū)34的流動。浮置半導體區(qū)40形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，浮置半導體區(qū)40有助于在體區(qū)28中空穴載流子的聚集。
本實施例的浮置半導體區(qū)40如此形成，以便它與體接觸區(qū)34接觸，且高效地阻止空穴載流子(少數(shù)載流子)的流動。結果，空穴載流子在體區(qū)28中聚集，從而降低半導體器件1的接通電壓。
(第二實施例)圖2示出了第二實施例的半導體器件2的主要部分的截面圖。此外，與第一實施例的半導體器件1相同的結構具有對其指定的相同的參考標號，省略對其的解釋。
該圖示出了包括n型雜質(zhì)的浮置半導體區(qū)42。浮置半導體區(qū)42與發(fā)射極電極E隔離，還與漂移區(qū)26隔離。浮置半導體區(qū)42的電勢不固定在特定值，而是根據(jù)鄰近部分的電勢變化。
浮置半導體區(qū)42位于空穴載流子釋放路徑的上方，該釋放路徑連接漂移區(qū)26和體接觸區(qū)34。
在浮置半導體區(qū)42與體區(qū)28之間的結邊界面處形成勢壘。勢壘阻止空穴載流子向體接觸區(qū)34的流動。浮置半導體區(qū)42形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，浮置半導體區(qū)42有助于在體區(qū)28中空穴載流子的聚集。
本實施例的特征在于，發(fā)射極區(qū)36的膜厚度(L1)小于浮置半導體區(qū)42的膜厚度(L2)。在由于浮置半導體區(qū)42使得空穴載流子在體區(qū)28中聚集的同時，電子載流子從發(fā)射極區(qū)36被供給到體區(qū)28，從而半導體器件2的接通電壓降低。然而，如果電子載流子從發(fā)射極區(qū)36的供給能力過大，飽和電流可增大，從而易于發(fā)生對半導體器件的損壞。從發(fā)射極區(qū)36供給電子載流子的能力與該區(qū)所包括的雜質(zhì)量有關。因此，可以通過實施例如使發(fā)射極區(qū)36中的雜質(zhì)濃度低、使該區(qū)具有小體積、使發(fā)射極區(qū)36分散等措施來降低電子載流子的供給能力。通過使發(fā)射極區(qū)36的電子載流子具有較低的供給能力，可防止對半導體器件的損壞。此外，優(yōu)選根據(jù)其與空穴載流子的聚集能力之間的關系設定發(fā)射極區(qū)36的電子載流子的供給能力，其中空穴載流子的聚集能力是由浮置半導體區(qū)42引起的。例如，最好通過降低與浮置半導體區(qū)42的空穴載流子的聚集能力的增大相關的發(fā)射極區(qū)36的電子載流子的供給能力，防止對半導體器件2的損壞。
在本實施例中，通過將發(fā)射極區(qū)36的膜厚度(L1)設定為小于浮置半導體區(qū)42的膜厚度(L2)，調(diào)整空穴載流子的聚集能力和電子載流子的供給能力。通過形成以上關系中的這些要素，接通電壓降低，并可防止對半導體器件2的損壞。
如上所述，可以調(diào)整空穴載流子的聚集效果和電子載流子的供給能力。例如，通過改變發(fā)射極區(qū)36的體積或改變其中的雜質(zhì)濃度，可調(diào)整調(diào)整空穴載流子的聚集效果和電子載流子的供給能力。
(第三實施例)
圖3示出了第三實施例的半導體器件3的主要部分的截面圖。
圖中45是浮置半導體區(qū)。浮置半導體區(qū)45位于空穴載流子的釋放路徑上方，該釋放路徑連接漂移區(qū)26和體接觸區(qū)34。
圖中47也是浮置半導體區(qū)。浮置半導體區(qū)47的特征在于形成為與柵極絕緣層33接觸。
浮置半導體區(qū)45和47與發(fā)射極電極E隔離，還與漂移區(qū)26隔離。浮置半導體區(qū)45和47的電勢不固定在特定值，而是根據(jù)鄰近部分的電勢變化。
在浮置半導體區(qū)45和47與體區(qū)28之間的結邊界面處形成勢壘。勢壘阻止空穴載流子向體接觸區(qū)34的流動。浮置半導體區(qū)45和47形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，浮置半導體區(qū)45和47有助于在體區(qū)28中空穴載流子的聚集。
而且，浮置半導體區(qū)47也實現(xiàn)了晶閘管操作。當半導體器件3接通時，空穴載流子在緊靠著浮置半導體區(qū)47的下方的體區(qū)28中聚集，從而浮置半導體區(qū)47的電勢升高。因此，通過沿柵極絕緣層33形成的溝道從發(fā)射極區(qū)36供給的電子載流子利用浮置半導體區(qū)47以平面的方式擴展，并向體區(qū)28和漂移區(qū)26注入。從而，浮置半導體區(qū)47引起空穴載流子的聚集，并實現(xiàn)晶閘管的操作。因此，接通電壓大大降低。
此外，在體區(qū)中形成集中浮置區(qū)以實現(xiàn)晶閘管操作是現(xiàn)有技術中已知的技術。然而，半導體器件的這種浮置半導體區(qū)的目的僅僅是實現(xiàn)晶閘管操作。因此，雜質(zhì)濃度調(diào)整為極高。結果，發(fā)生過量載流子聚集的情況，半導體器件不能關斷。比較而言，本實施例的浮置半導體區(qū)47引起空穴載流子的聚集，并利用伴隨該聚集的電勢增大以實現(xiàn)晶閘管操作。因此，浮置半導體區(qū)47需要低于現(xiàn)有技術中的雜質(zhì)濃度。而且，為了便于晶閘管操作，優(yōu)選浮置半導體區(qū)47與漂移區(qū)26之間的距離(L3)短。
此外，浮置半導體區(qū)47的另一特征在于，它并不延伸到連接體接觸區(qū)34和漂移區(qū)26的整個路徑。換句話說，在浮置半導體區(qū)47中形成開口47a。開口47a確保空穴載流子具有釋放路徑。因此，當半導體器件關斷時，聚集在體區(qū)28中的空穴載流子可以通過開口47a可靠地釋放到體接觸區(qū)34。從而避免關斷半導體器件過程中的不穩(wěn)定性。
圖4示出了第三實施例的變形的半導體器件4的主要部分的截面圖。在該變形中，柵極電極432是平面型。
該圖示出了浮置半導體區(qū)447，其聚集空穴載流子并實現(xiàn)晶閘管操作。在這種情況下，浮置半導體區(qū)447與柵極絕緣層433接觸，并通過開口447a確?？昭ㄝd流子的釋放路徑。因此，實現(xiàn)了接通電壓的降低和穩(wěn)定的操作。
(第四實施例)圖5示出了第四實施例的半導體器件5的主要部分的截面圖。
本實施例的特征在于，在發(fā)射極區(qū)36與體區(qū)28之間形成p型防閉鎖區(qū)52。該防閉鎖區(qū)52具有高于體區(qū)28的雜質(zhì)濃度。部分防閉鎖區(qū)52與體接觸區(qū)34接觸。
形成的防閉鎖區(qū)52抑制了空穴載流子從體區(qū)28向發(fā)射極區(qū)36的流動。防閉鎖區(qū)52形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，防閉鎖區(qū)52有助于在體區(qū)28中空穴載流子的聚集。此外，防閉鎖區(qū)52抑制了在體區(qū)28中聚集的空穴載流子向發(fā)射極區(qū)36的釋放。
沿防閉鎖區(qū)52與體接觸區(qū)34的接觸面，空穴載流子被釋放到體接觸區(qū)34。提供的防閉鎖區(qū)52允許半導體器件的接通電壓降低。為了比較，可以考慮未提供防閉鎖區(qū)52的情況。如果通過降低體區(qū)28中的雜質(zhì)濃度來增大在體區(qū)28中聚集的少數(shù)載流子的濃度，那么由于聚集的少數(shù)載流子向發(fā)射極區(qū)36的流動，發(fā)生閉鎖現(xiàn)象，從而損壞半導體器件。當接通電壓降低時，該閉鎖現(xiàn)象易于發(fā)生。
通過形成本實施例的防閉鎖區(qū)52，可降低接通電壓，同時可防止閉鎖現(xiàn)象。因為防止了閉鎖現(xiàn)象，體區(qū)28中的雜質(zhì)濃度可充分降低，因此可在體區(qū)28中聚集較高濃度的空穴載流子。半導體器件的接通電壓可降低。
(第五實施例)圖6示出了第五實施例的半導體器件6的主要部分的截面圖。
54是p型防閉鎖區(qū)。該防閉鎖區(qū)54包圍發(fā)射極區(qū)36。此外，防閉鎖區(qū)54與發(fā)射極電極E直接連接。因此，空穴載流子通過防閉鎖區(qū)54被釋放到發(fā)射極電極E。
n型半導體區(qū)48形成為包圍防閉鎖區(qū)54?？昭ㄝd流子在該n型半導體區(qū)48中聚集。因此，半導體器件6的接通電壓降低。
在本實施例中，p-型體區(qū)28位于n型半導體區(qū)48與n-型漂移區(qū)26之間。結果，當半導體器件6已關斷時，被抑制層(depressed layer)快速地從這兩層延伸。因此，可實現(xiàn)快速的關斷速度。
(第六實施例)圖7示出了第六實施例的半導體器件7的主要部分的截面圖。在本實施例中，為了聚集空穴載流子，同時利用絕緣層62和浮置半導體區(qū)49。絕緣層62和浮置半導體區(qū)49形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，絕緣層62和浮置半導體區(qū)49有助于在體區(qū)28中空穴載流子的聚集。
絕緣層62位于體接觸區(qū)34的正下方，以便橫斷空穴載流子從漂移區(qū)26向體接觸區(qū)34的釋放路徑。結果，在聚集空穴載流子時極其有效。
在絕緣層62的溝槽柵極電極32側形成浮置半導體區(qū)49。浮置半導體區(qū)49中的雜質(zhì)濃度相對較小，所以對空穴載流子的聚集并不是特別有效。然而，它位于沿柵極絕緣層33的位置，因此，可以降低對沿該溝道流動的電子載流子的阻礙。此外，當半導體器件7關斷時，聚集在體區(qū)28中的空穴載流子可通過該浮置半導體區(qū)49被釋放。從而可穩(wěn)定地進行關斷操作。
本實施例的特征在于，通過同時利用絕緣層62和浮置半導體區(qū)49，可實現(xiàn)這樣的半導體器件，其中聚集空穴載流子，降低對電子載流子的阻礙，以及當半導體器件關斷時，空穴載流子以均衡的方式被釋放?？扇菀椎貙崿F(xiàn)具有這些希望的特征的半導體器件。
(第七實施例)圖8示出了第七實施例的半導體器件8的主要部分的截面圖。在本實施例中，聚集空穴載流子的半導體區(qū)形成為多層，從而進一步增大體區(qū)28中空穴載流子的濃度。
在體接觸區(qū)34與體區(qū)28之間的pn結邊界面附近形成n+型第一浮置半導體區(qū)40b。此外，在漂移區(qū)26與體區(qū)28之間的邊界面處形成n+型集中(concentrated)半導體區(qū)40a。其具有高于漂移區(qū)26的雜質(zhì)濃度。
優(yōu)選在集中半導體區(qū)40a中半導體區(qū)的雜質(zhì)濃度在1×1015～1×1017cm-3范圍內(nèi)，在第一浮置半導體區(qū)40b中半導體區(qū)的雜質(zhì)濃度在1×1015～1×1018cm-3范圍內(nèi)。
該第一浮置半導體區(qū)40b和n+型集中半導體區(qū)40a形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，第一浮置半導體區(qū)40b和n+型集中半導體區(qū)40a有助于在體區(qū)28和漂移區(qū)26中空穴載流子的聚集。
圖9示出了半導體器件8的主要部分的斜視圖。
集中半導體區(qū)40a和第一浮置半導體區(qū)40b沒有形成為在整個體區(qū)28內(nèi)延伸，而是以局域的方式形成在發(fā)射極區(qū)34的下方。在第一浮置半導體區(qū)40b下方的體區(qū)28與相對于紙面而言位于內(nèi)部的體接觸區(qū)36接觸，并且體區(qū)28和體接觸區(qū)36保持在相同的電勢。在這種情況下，當半導體器件8已關斷時，聚集在體區(qū)28中的空穴載流子可快速地向外部釋放，從而提高開關速度。
取代該結構，第一浮置半導體區(qū)40b下方的體區(qū)28可以在整個芯片中均處于浮置狀態(tài)。也就是說，它可與體接觸區(qū)36分隔。在這種情況下，聚集在芯片內(nèi)的空穴載流子從處于浮置狀態(tài)的體區(qū)28，經(jīng)過第一浮置半導體區(qū)40b，流入體接觸區(qū)36中。也就是說，被抑制層從第一浮置半導體區(qū)40b和集中半導體區(qū)40a延伸到體區(qū)28，因此體區(qū)28被快速抑制，從而提高了開關速度。
而且，優(yōu)選如在半導體器件8中，集中半導體區(qū)40a和第一浮置半導體區(qū)40b位于發(fā)射極區(qū)34附近的體接觸區(qū)36的下方。釋放到發(fā)射極電極E的空穴載流子被吸引到從發(fā)射極區(qū)34注入的電子載流子。因此，它們趨向于易于從發(fā)射極區(qū)34附近的體接觸區(qū)36向發(fā)射極電極E釋放。在發(fā)射極區(qū)34附近的體接觸區(qū)36下方形成集中半導體區(qū)40a和第一浮置半導體區(qū)40b意味著勢壘區(qū)40a和40b位于空穴載流子的路徑上方。在這些位置中形成集中半導體區(qū)40a和第一浮置半導體區(qū)40b意味著空穴載流子可在體區(qū)28和漂移區(qū)26中有效地聚集。
而且，可以在體區(qū)28內(nèi)形成集中半導體區(qū)40a。如果在體區(qū)28內(nèi)形成集中半導體區(qū)40a，那么它將具有浮置電勢。集中半導體區(qū)40a趨向于未落在電場內(nèi)，從而可實現(xiàn)高擊穿電壓。
接下來，將對接通狀態(tài)下半導體器件8的操作進行說明。
當發(fā)射極電極E接地時，對集電極電極C和溝槽柵極32施加正電壓。面對溝槽柵極32的部分體區(qū)28反轉為n型，形成溝道。從而，電子載流子通過反轉的該溝道從發(fā)射極區(qū)34注入到漂移區(qū)26。注入到漂移區(qū)26的電子載流子向漂移區(qū)26的集電極電極C側流動，并聚集在緩沖區(qū)24中。當電子載流子在緩沖區(qū)24中聚集時，緩沖區(qū)24與集電極區(qū)22之間的接觸電勢差降低，空穴載流子從集電極區(qū)22注入到緩沖區(qū)24和漂移區(qū)26。通過這種方式，緩沖區(qū)24和漂移區(qū)26發(fā)生電導調(diào)制，從而降低半導體器件的接通電壓。
從集電極區(qū)22注入的空穴載流子與電子載流子復合并消失，或通過體區(qū)28和體接觸區(qū)34釋放到發(fā)射極電極E。圖8示意性示出了被釋放到發(fā)射極電極E的空穴載流子。
在集中半導體區(qū)40a與漂移區(qū)26之間的結邊界面中形成的勢壘有助于在漂移區(qū)26中空穴載流子的聚集。在第一浮置半導體區(qū)40b與體區(qū)28之間的結邊界面處形成勢壘。經(jīng)過在集中半導體區(qū)40a與漂移區(qū)26之間的結邊界面勢壘并流入體區(qū)28中的空穴載流子在該體區(qū)28中聚集，其中該體區(qū)28在第一浮置半導體區(qū)40b與體區(qū)28之間的結邊界面附近。經(jīng)過該結邊界面勢壘的空穴載流子被釋放到發(fā)射極電極E。
圖10示出了發(fā)射極電極與集電極電極之間的空穴載流子的濃度分布，這對應于圖8中的X-X線，從體接觸區(qū)34，經(jīng)過第一浮置半導體區(qū)40b、體區(qū)28、集中半導體區(qū)40a、漂移區(qū)26、緩沖區(qū)24，直到集電極區(qū)22。
圖形的上邊為發(fā)射極電極E，圖形的下邊為集電極電極C，以及對應于各區(qū)域的標號在圖形的左邊上。水平軸表示空穴載流子的濃度，其中空穴載流子濃度向左側增大。
此外，圖10中曲線12是第七實施例的半導體器件8的發(fā)射極電極與集電極電極之間的空穴載流子濃度，曲線11是常規(guī)結構(對應于其中僅僅形成集中半導體區(qū)40a的情況)的空穴載流子濃度，以及曲線10是其中沒有形成第一浮置半導體區(qū)40b和集中半導體區(qū)40a情況下的空穴載流子濃度。
首先，觀察曲線10所示的情況，其中沒有形成第一浮置半導體區(qū)40b和集中半導體區(qū)40a，在體區(qū)28與漂移區(qū)26的pn結邊界面處空穴載流子的濃度極度降低。此外，很明顯，在整個體區(qū)28中空穴載流子的濃度保持較低。并且，很明顯，從集電極區(qū)22側到發(fā)射極區(qū)36側，漂移區(qū)26內(nèi)的空穴載流子濃度降低。
在示出了常規(guī)結構的曲線11的情況下，在體區(qū)28與漂移區(qū)26的結邊界面處形成了集中半導體區(qū)(對應于40a)。因此，在該結邊界面處空穴載流子的濃度高于曲線10中的空穴載流子濃度。然而，很明顯，在整個體區(qū)28中空穴載流子的濃度保持較低。因此，在常規(guī)結構中，經(jīng)過由在體區(qū)28與漂移區(qū)26之間的結邊界面處形成的半導體區(qū)(對應于40a)形成的勢壘并流入體區(qū)28中的空穴載流子立即被釋放到發(fā)射極電極。此外，在常規(guī)結構中，從集電極區(qū)22側到發(fā)射極區(qū)36側，漂移區(qū)26內(nèi)的空穴載流子的濃度降低。
當觀察第七實施例的半導體器件8的曲線12所示的情況時，通過比較很明顯，在整個體區(qū)28中空穴載流子濃度保持較高。此外，與常規(guī)結構相比，在漂移區(qū)26中，從集電極區(qū)22側到發(fā)射極區(qū)36側濃度降低的空穴載流子的降低更緩慢。因此，沿發(fā)射極電極與集電極電極之間的整個距離，具有較高的空穴載流子的濃度。由于這一點，半導體器件8的接通電壓低于常規(guī)結構的接通電壓。
當?shù)谄邔嵤├陌雽w器件8關斷時，被抑制層從集中半導體區(qū)40a和第一浮置半導體區(qū)40b擴展到體區(qū)28。因此，與僅僅具有集中半導體區(qū)40a(等效于常規(guī)結構)的半導體器件的情況相比，可抑制體區(qū)28中更寬的區(qū)域。因此，可實現(xiàn)高于常規(guī)結構的擊穿電壓。此外，在常規(guī)結構中，如果要更有效地聚集空穴載流子，有必要進一步增大與集中半導體區(qū)40a相對應的區(qū)域中的雜質(zhì)濃度。如果這樣做的話，存在電場不能保持在集中半導體區(qū)與體區(qū)之間的pn結邊界面處的問題，從而擊穿電壓惡化。在第七實施例的半導體器件8中，不需要增大雜質(zhì)濃度。因此，電場不會集中。
并且，當半導體器件關斷時，被抑制層的擴展伴隨著空穴載流子在短時間內(nèi)被釋放到發(fā)射極電極。關斷時間短于常規(guī)結構，因此提高了開關速度。
(第八實施例)圖11所示的第八實施例的半導體器件9是與第七實施例的半導體器件8相對應的情況，其中向體區(qū)28增加了第二浮置半導體區(qū)40c。第二浮置半導體區(qū)40c形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，第二浮置半導體區(qū)40c有助于在體區(qū)28中空穴載流子的聚集。
增加第二浮置半導體區(qū)40c意味著可使得體區(qū)28中的空穴載流子濃度高于第七實施例的半導體器件8中的空穴載流子濃度。半導體器件9的接通電壓可進一步降低。并且，在關斷半導體器件9時，第二浮置半導體區(qū)40c還具有抑制體區(qū)28的作用，從而增大了擊穿電壓，降低了關斷時間。
(第九實施例)圖12所示的第九實施例的半導體器件10是其中集中半導體區(qū)41a和浮置半導體區(qū)(41b，41c)沒有與溝槽柵極電極32的柵極絕緣層33接觸的情況。
在集中半導體區(qū)41a與漂移區(qū)26的結邊界面處形成勢壘。在浮置半導體區(qū)(41b，41c)與體區(qū)28的結邊界面處也形成勢壘。這些勢壘阻止空穴載流子向體接觸區(qū)34的流動。集中半導體區(qū)41a和浮置半導體區(qū)(41b，41c)形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，集中半導體區(qū)41a和浮置半導體區(qū)(41b，41c)有助于在漂移區(qū)26和體區(qū)28中空穴載流子的聚集。
即使集中半導體區(qū)41a和浮置半導體區(qū)(41b，41c)沒有與溝槽柵極電極32的柵極絕緣層33接觸，但在體接觸區(qū)34與體區(qū)28的結邊界面附近形成了半導體區(qū)41b，在體區(qū)28與漂移區(qū)26的結邊界面附近形成了半導體區(qū)41a。因此，半導體器件10的接通電壓可降低。第二浮置半導體區(qū)41c也可以空間分散在體區(qū)28內(nèi)。
(第十實施例)圖13所示的第十實施例的半導體器件11是其中在漂移區(qū)26中形成所謂的超結(super-junction)結構的情況。該超結結構包括包含n型雜質(zhì)的n型柱體25和包含型雜質(zhì)的p型柱體。它在發(fā)射極電極與集電極電極之間的方向上延伸，并且n型柱體25和p型柱體的結合在與發(fā)射極電極和集電極電極之間的方向垂直的面內(nèi)交替重復。半導體器件11中的n型柱體25和p型柱體23為薄板(sheet)狀，因此當從截面觀察與發(fā)射極電極和集電極電極之間的方向垂直的平面時，它們形成為條狀。
在該半導體器件11中提供的第一浮置半導體區(qū)40b和n+型集中半導體區(qū)40a形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，第一浮置半導體區(qū)40b和n+型集中半導體區(qū)40a有助于在體區(qū)28和漂移區(qū)26中空穴載流子的聚集。因此，體區(qū)28中空穴載流子的濃度增大，從而半導體器件的接通電壓降低。此外，通過超結結構可降低漂移區(qū)26的接通電壓，并增大其擊穿電壓。
超結結構可以這樣形成，以便n型柱體25和p型柱體23在發(fā)射極電極和集電極電極之間的方向上延伸，并且n型柱體25和p型柱體的結合在與發(fā)射極電極和集電極電極之間的方向垂直的面內(nèi)交替重復。例如，如果n型柱體25和p型柱體為薄板狀，那么n型部分區(qū)域和p型部分區(qū)域在一個方向上延伸。如果n型柱體25和p型柱體23具有矩形柱體狀截面，那么在交錯(zigzag)格子形狀中定位各柱體允許獲得這樣的超結結構，其中各柱體在兩個方向上重復。如果n型柱體25和p型柱體23具有正六角形截面，那么在其間無間隔地定位這些柱體允許獲得這樣的超結結構，其中各柱體在三個方向上重復?？蛇x地，可以通過以下方法獲得這樣的超結結構，其中n型柱體25和p型柱體23在與兩電極之間的方向垂直的面內(nèi)交替重復具有矩形柱體形狀截面的p型柱體23在兩個方向上重復，這些p型柱體23之間有間隔地位于在平面延伸的n型柱體25中；或者具有正六角形截面的p型柱體23在三個方向上重復，這些p型柱體23之間有間隔地位于平面延伸的n型柱體25中。
(第十一實施例)圖14所示的第十一實施例的半導體器件12是具有超結結構的第十實施例的變形。在該變形中，p-型浮置區(qū)27在漂移區(qū)26內(nèi)空間分散。
在漂移區(qū)26的超結結構中，與第十實施例相同，n型柱體25和p型柱體26在與發(fā)射極電極和集電極電極之間的方向垂直的面內(nèi)交替重復。另外，p型浮置區(qū)27可以如在該第十一實施例中空間分散。通過超結結構，漂移區(qū)26的接通電壓降低，其擊穿電壓增大。
(第十二實施例)圖15所示的第十二實施例的半導體器件13不具有漂移區(qū)。幾乎整個半導體區(qū)與體區(qū)128對應。多個浮置半導體區(qū)143形成在體區(qū)128內(nèi)，以便形成在發(fā)射極電極與集電極電極之間。從發(fā)射極電極E側到集電極電極C側形成溝槽柵極電極132。
在多個浮置半導體區(qū)143中的每一個與體區(qū)128的結邊界面處形成勢壘。這些勢壘阻止了空穴載流子向體接觸區(qū)134的流動。浮置半導體區(qū)143形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，浮置半導體區(qū)143有助于在體區(qū)128中空穴載流子的聚集。
當半導體器件13處于接通狀態(tài)時，電子載流子通過沿溝槽柵極電極132形成的反轉層從發(fā)射極區(qū)136注入到緩沖區(qū)124。從集電極區(qū)122注入的空穴載流子通過體區(qū)128向發(fā)射極電極前進。然而，在聚集空穴載流子過程中浮置半導體區(qū)143的作用意味著在體區(qū)128中空穴載流子濃度增大。因此，半導體器件13的接通電壓降低。
并且，當半導體器件13處于關斷狀態(tài)時，被抑制層從浮置半導體區(qū)143與體區(qū)128之間的pn結邊界面延伸。結果，體區(qū)128的更寬區(qū)域受到抑制。半導體器件13實現(xiàn)了高擊穿電壓。此外，該抑制意味著已聚集在體區(qū)128中的空穴載流子被快速分散到發(fā)射極電極。因此，半導體器件13的特征在于具有短關斷時間。
(第十三實施例)圖16所示的第十三實施例的半導體器件14中，柵極電極232是平面型。在這種情況下，半導體區(qū)(244b，244a)形成在體接觸區(qū)234與體區(qū)228的結邊界面附近，以及體區(qū)228與漂移區(qū)226的結邊界面附近。在半導體區(qū)244a和244b與體區(qū)228的結邊界面處形成勢壘。這些勢壘阻止空穴載流子向體接觸區(qū)234的流動。半導體區(qū)244a和244b形成對于空穴載流子流動的勢壘區(qū)。通過阻止空穴載流子的流動，半導體區(qū)244a和244b有助于在體區(qū)228中空穴載流子的聚集。因此，可增大體區(qū)228中空穴載流子的濃度，從而半導體器件14的接通電壓降低。
上述實施例僅僅示出了本發(fā)明的一些可能，并不限制其權利要求。在權利要求中提出的技術包括對上述實施例的各種變形和修改。
例如，溝槽柵極電極可以是延伸到漂移區(qū)下方的深溝槽類型。
此外，參照IGBT半導體器件說明了以上實施例。然而，采用不同的器件(晶閘管、雙極晶體管、功率MOSFET等)也可獲得類似的結果。
此外，在本說明書或附圖中公開的技術元素可以單獨或以所有類型的結合使用，并不限于在提交本申請時在權利要求書中提出的結合。此外，在本說明書或附圖中公開的技術可以用來同時實現(xiàn)多個目的或實現(xiàn)這些目的之一。
權利要求
1.一種半導體器件，包括電極；第二導電類型的頂區(qū)，連接到所述電極；所述第二導電類型的深區(qū)；第一導電類型的中間區(qū)，連接到所述電極，所述中間區(qū)使所述頂區(qū)和所述深區(qū)隔離；柵極電極，通過絕緣層面對部分所述中間區(qū)，所述中間區(qū)的所述部分使所述頂區(qū)和所述深區(qū)隔離；以及勢壘區(qū)，形成在所述中間區(qū)和/或所述頂區(qū)內(nèi)。
2.根據(jù)權利要求1的半導體器件，其中所述中間區(qū)包括直接連接到所述電極的密集部分，以及通過所述密集部分連接到所述電極的主部分。
3.根據(jù)權利要求2的半導體器件，其中所述頂區(qū)是發(fā)射極，所述密集部分是體接觸區(qū)，所述主部分是體區(qū)，所述深區(qū)是漂移區(qū)，以及所述半導體器件是IGBT。
4.根據(jù)以上權利要求中的任何一項的半導體器件，其中所述勢壘區(qū)包括所述第二導電類型的半導體區(qū)，其未與所述電極和所述深區(qū)電連接。
5.根據(jù)權利要求4的半導體器件，其中所述勢壘區(qū)連接到所述絕緣層，以及所述勢壘區(qū)具有開口，通過所述開口，載流子可在所述密集部分與所述深區(qū)之間流動。
6.根據(jù)以上權利要求中的任何一項的半導體器件，其中所述勢壘區(qū)包括絕緣體。
7.根據(jù)以上權利要求中的任何一項的半導體器件，其中所述勢壘區(qū)包括具有高于所述主部分的雜質(zhì)濃度的所述第一導電類型的半導體區(qū)，所述具有較高雜質(zhì)濃度的半導體區(qū)沿所述頂區(qū)與所述主部分之間的邊界形成，并電連接到所述密集部分。
8.根據(jù)權利要求2至7中任何一項的半導體器件，其中所述勢壘區(qū)在所述密集部分與所述主部分之間的邊界附近形成，所述半導體器件還包括在所述主部分與所述深區(qū)之間的邊界附近形成的所述第二導電類型的附加勢壘區(qū)，所述附加勢壘區(qū)未與所述電極和所述深區(qū)電連接。
9.根據(jù)權利要求2至8中任何一項的半導體器件，其中所述勢壘區(qū)在所述密集部分與所述主部分之間的邊界附近形成，所述半導體器件還包括在所述主部分與所述深區(qū)之間的邊界附近形成的所述第二導電類型的附加勢壘區(qū)，所述附加勢壘區(qū)具有高于所述深區(qū)的雜質(zhì)濃度。
10.根據(jù)權利要求8或9的半導體器件，其中至少部分所述勢壘區(qū)和部分所述附加勢壘區(qū)位于載流子流動的路徑上。
11.根據(jù)以上權利要求中任何一項的半導體器件，其中在所述中間區(qū)內(nèi)形成多個勢壘區(qū)，所述勢壘區(qū)分布在所述中間區(qū)內(nèi)。
12.根據(jù)權利要求11的半導體器件，其中勢壘層和中間層的多個對層疊。
13.根據(jù)以上權利要求中任何一項的半導體器件，其中所述勢壘區(qū)連接到所述密集部分。
14.根據(jù)以上權利要求中任何一項的半導體器件，其中所述頂區(qū)的厚度小于所述勢壘區(qū)的厚度。
全文摘要
本發(fā)明涉及一種通過增大深區(qū)(26)和中間區(qū)(28)中的少數(shù)載流子濃度來降低半導體器件的接通電壓的技術。根據(jù)本發(fā)明的半導體器件包括電極、連接到所述電極的第二導電類型的頂區(qū)(36)、所述第二導電類型的深區(qū)，以及連接到所述電極的第一導電類型的中間區(qū)。部分所述中間區(qū)使所述頂區(qū)和所述深區(qū)隔離。所述半導體器件還包括通過絕緣層與所述中間區(qū)的所述部分面對的柵極電極(32)。面對所述柵極電極的所述部分使所述頂區(qū)和所述深區(qū)隔離。根據(jù)本發(fā)明的半導體器件還包括形成在所述中間區(qū)和/或所述頂區(qū)內(nèi)的勢壘區(qū)(40)。
文檔編號H01L29/02GK1890813SQ20048003607
公開日2007年1月3日 申請日期2004年12月3日 優(yōu)先權日2003年12月24日
發(fā)明者堀田幸司, 河路佐智子, 杉山隆英, 臼井正則 申請人:豐田自動車株式會社