專(zhuān)利名稱(chēng)：具有由多環(huán)結(jié)構(gòu)形成的電感環(huán)的集成電路封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路，更具體地說(shuō)，涉及具有由封裝的至少一個(gè)輸入/輸出管腳形成的電感環(huán)的集成電路封裝。本發(fā)明也涉及通過(guò)該封裝的電感環(huán)至少部分地被控制的系統(tǒng)。
背景技術(shù)：
電路設(shè)計(jì)者的一個(gè)永恒目標(biāo)是減小集成電路的尺寸。這個(gè)目標(biāo)極大地受到日益變小的用戶(hù)電子器件、通信器件以及顯示系統(tǒng)等等的市場(chǎng)需求的驅(qū)動(dòng)。然而，有大量的障礙阻礙這一目標(biāo)的實(shí)現(xiàn)，其中之一將在下文中討論。
許多集成電路不是獨(dú)立的器件。為確保正確的操作，這些電路因此必須通過(guò)不涉及使用IC封裝輸入/輸出管腳的連接(件)被連接到一個(gè)或更多個(gè)外部部件。如附圖1所示，例如通過(guò)使用焊線(xiàn)3將集成電路芯片1連接到封裝之外的部件2實(shí)現(xiàn)加以實(shí)現(xiàn)。建立封裝之外(off-package)的連接的需求增加了制造過(guò)程的成本和復(fù)雜性，因此被認(rèn)為是很不理想的。這些連接也將集成電路暴露在由外部影響造成的增大的損害危險(xiǎn)之中，這就導(dǎo)致了可靠性和性能降低。
要求封裝之外的連接的一種常規(guī)集成電路通常用于移動(dòng)通信器件比如蜂窩電話(huà)的頻率合成器中。因?yàn)橄辔辉肼暭夹g(shù)規(guī)范在這些器件中非常嚴(yán)格，因此在用于產(chǎn)生頻率的鎖相環(huán)中的壓控振蕩器通?；谝恍┲C振結(jié)構(gòu)。陶瓷諧振器和LC儲(chǔ)能電路都是普通的實(shí)例。雖然LC儲(chǔ)能振蕩器的實(shí)施細(xì)節(jié)不同，但是一般的諧振結(jié)構(gòu)都包括與固定的電容器(C)和可變電容器(Cx)并聯(lián)的電感器。在沒(méi)有任何損失的情況下，能量以頻率fout＝(1/2π)〔L(C+Cx)〕-1/2在電熱器和電感器之間傳遞，電感值L被選擇為控制該器件的工作帶寬。
在包括前述的頻率合成器的集成電路中，用于帶寬選擇目的的電感器設(shè)置在封裝之外(即安裝在電路板上)。封裝之外的或者電路板安裝的電感器的使用增加了系統(tǒng)成本。此外，在封裝和電路板之間可能發(fā)生連接問(wèn)題，這不利地影響PLL電路的可靠性和性能。
人們已經(jīng)試圖克服這些常規(guī)的器件的缺陷。在美國(guó)專(zhuān)利US 6,323,735中公開(kāi)的一種方法將電感器全部形成在包含鎖相環(huán)電路的集成電路封裝內(nèi)。這通過(guò)使用將在IC芯片上的焊盤(pán)連接到在封裝襯底上的相同焊盤(pán)的導(dǎo)線(xiàn)而實(shí)現(xiàn)。在焊盤(pán)和導(dǎo)線(xiàn)之間的連接形成了控制PLL電路的工作頻帶的電感環(huán)。在封裝襯底上可以包括多個(gè)焊盤(pán)以形成不同長(zhǎng)度的電感環(huán)。然后有選擇地啟動(dòng)電感環(huán)以改變工作頻率。
在‘735專(zhuān)利中描述的方法至少因?yàn)槿缦聝蓚€(gè)原因而不理想。首先，為了在IC封裝內(nèi)完整地形成電感環(huán)，封裝襯底必須被形成為包括與輸入/輸出封裝管腳隔開(kāi)的焊盤(pán)。形成這些特殊的焊盤(pán)的需要增加了制造過(guò)程的成本和復(fù)雜性。第二，為了適應(yīng)焊盤(pán)，集成電路的襯底必須增大，結(jié)果消耗更多的電路板。這些結(jié)果不利于增加集成度和微型化的目標(biāo)。
在Craninckx的“Wireless CMOS Frequency SynthesizerDesign”中公開(kāi)的另一方法公開(kāi)了一種包含電感環(huán)的獨(dú)立的集成電路封裝。這種電感環(huán)通過(guò)在IC芯片上的焊盤(pán)和IC封裝的相應(yīng)的輸入/輸出管腳之間連接焊線(xiàn)而形成。輸入/輸出管腳然后通過(guò)第三焊線(xiàn)連接。雖然這種方法不要求在封裝襯底上形成專(zhuān)用的焊盤(pán)，但是它至少具有兩個(gè)缺陷而使得它不理想。第一，與’735專(zhuān)利一樣，焊線(xiàn)被用于連接輸入/輸出管腳。如前文所指出，這些焊線(xiàn)在制造/或使用過(guò)程中容易被損壞。第二，通過(guò)第三焊線(xiàn)連接的輸入/輸出管腳位于封裝的相對(duì)側(cè)面上。結(jié)果，第三導(dǎo)線(xiàn)必須穿過(guò)IC芯片。這是不理想的，因?yàn)閷?dǎo)線(xiàn)可能使芯片電路的某些部分短路，并且引入使芯片性能實(shí)質(zhì)性降低的噪聲和其它的干擾影響。
基于上文的考慮，顯然需要一種比常規(guī)的IC封裝更加經(jīng)濟(jì)且要求更少的制造處理步驟的集成電路封裝，這種集成電路封裝也更不容易受到造成芯片電路以及芯片的主機(jī)系統(tǒng)的可靠性和性能降低的損害和噪聲的影響。也需要一種至少相對(duì)于連接到芯片的電感環(huán)的連接獨(dú)立的集成電路封裝，而且通過(guò)這種連接該集成電路封裝能夠?qū)崿F(xiàn)前述的優(yōu)點(diǎn)中的至少一個(gè)優(yōu)點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種比常規(guī)的IC封裝更加經(jīng)濟(jì)且要求更少的制造處理步驟的集成電路封裝。
本發(fā)明的另一目的是提供這樣的一種集成電路封裝，這種集成電路封裝更不容易受到造成芯片電路以及芯片的主機(jī)系統(tǒng)的可靠性和性能降低的損害和噪聲的影響。
本發(fā)明的另一目的是提供一種至少相對(duì)于到IC芯片的電感環(huán)的連接獨(dú)立的集成電路封裝，而且通過(guò)這種連接該集成電路封裝能夠?qū)崿F(xiàn)前述的優(yōu)點(diǎn)中的至少一個(gè)優(yōu)點(diǎn)。
本發(fā)明的至少一種實(shí)施例的另一目的是通過(guò)由多個(gè)子環(huán)形成電感環(huán)實(shí)現(xiàn)前述目的中的一個(gè)或多個(gè)，這種子環(huán)使該環(huán)路的有效電感增加與子環(huán)的長(zhǎng)度的總和成比例的量。
本發(fā)明的另一目的是提供一種集成電路封裝，這種集成電路封裝不要求為形成連接到芯片的電感環(huán)而在封裝襯底上形成的專(zhuān)用焊盤(pán)。
本發(fā)明的另一目的是通過(guò)形成由封裝的至少一個(gè)輸入/輸出管腳形成的電感環(huán)實(shí)現(xiàn)前述的目的中的一個(gè)或多個(gè)。
本發(fā)明的另一目的是提供一種通過(guò)根據(jù)前述類(lèi)型的任何一種類(lèi)型的集成電路封裝至少部分地被控制的系統(tǒng)。
本發(fā)明的這些和其它目的和優(yōu)點(diǎn)通過(guò)提供這樣的半導(dǎo)體封裝實(shí)現(xiàn)，該半導(dǎo)體封裝包括集成電路芯片和在封裝內(nèi)以獨(dú)立(self-contained)的方式被連接的電感環(huán)。這種獨(dú)立的連接通過(guò)由至少一個(gè)(優(yōu)選多個(gè))子環(huán)形成環(huán)路實(shí)現(xiàn)。這可以如下地實(shí)現(xiàn)在芯片上的第一焊盤(pán)和封裝的第一輸入/輸出管腳之間連接第一和第二導(dǎo)體，在芯片上的第二焊盤(pán)和封裝的第二輸入/輸出管腳之間連接第三和第四導(dǎo)體。第五導(dǎo)體連接第一和第二輸入/輸出管腳。這個(gè)第五導(dǎo)體可以包括位于封裝的次表面層(sub-surface layer)中或者襯底的表面上所包括的金屬化層。第一和第二輸入/輸出管腳可以是在封裝內(nèi)的相鄰的管腳，或者這些管腳可以至少被第三輸入/輸出管腳隔開(kāi)。第一至第四導(dǎo)體優(yōu)選是焊線(xiàn)。
根據(jù)另一實(shí)施例，該半導(dǎo)體封裝包括集成電路芯片和在封裝內(nèi)以獨(dú)立的方式連接的電感環(huán)。這種電感環(huán)通過(guò)將在芯片上的第一焊盤(pán)連接到封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體和將在芯片上的笫二焊盤(pán)連接到封裝的第二輸入/輸出管腳的第三和第四導(dǎo)體而形成。為了實(shí)現(xiàn)多環(huán)結(jié)構(gòu)，第一和第二輸入/輸出管腳在封裝內(nèi)相鄰并且彼此接觸。此外，第一至第四導(dǎo)體可以是焊線(xiàn)。
根據(jù)另一實(shí)施例，半導(dǎo)體封裝包括集成電路芯片和在封裝內(nèi)以獨(dú)立的方式連接的電感環(huán)。這種電感環(huán)包括將在芯片上的第一焊盤(pán)連接到封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體和將在芯片上的第二焊盤(pán)連接到封裝的第二輸入/輸出管腳的第三和第四導(dǎo)體。為了實(shí)現(xiàn)這種環(huán)路，使第一和第二輸入/輸出管腳具有一體的結(jié)構(gòu)。此外，第一至第四導(dǎo)體可以是焊線(xiàn)。
根據(jù)另一實(shí)施例，半導(dǎo)體封裝包括集成電路芯片和在封裝內(nèi)以獨(dú)立的方式連接的電感環(huán)。這種電感環(huán)包括將在芯片上的第一焊盤(pán)連接到封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體和將在芯片上的第二焊盤(pán)連接到封裝的第二輸入/輸出管腳的第三和第四導(dǎo)體。為了實(shí)現(xiàn)這種環(huán)路，包括一個(gè)或多條焊線(xiàn)以連接第一和第二輸入/輸出管腳。此外，第一至第四導(dǎo)體也可以是焊線(xiàn)。
本發(fā)明也包括一種振蕩電路，該振蕩電路包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器、耦合到該輸出節(jié)點(diǎn)的電感環(huán)和耦合到輸出節(jié)點(diǎn)中的一個(gè)的至少一個(gè)電容電路。該電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)電阻器給電容器提供偏壓，第一開(kāi)關(guān)使電容器與有源振蕩器的輸出節(jié)點(diǎn)耦合和去耦。有源振蕩器和電容電路優(yōu)選被包括在包括集成電路芯片的半導(dǎo)體封裝內(nèi)。
電感環(huán)包括將在芯片上的第一焊盤(pán)連接到封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體、將在芯片上的第二焊盤(pán)連接到封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)和將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導(dǎo)體。第一、第二、第三和第四導(dǎo)體可以是焊線(xiàn)，并且第五導(dǎo)體可以包括在封裝的襯底表面之上或者之內(nèi)的金屬化層?？商鎿Q地，第五導(dǎo)體可以包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線(xiàn)，以及在一種變型中，第五導(dǎo)體包括至少兩條焊線(xiàn)。第一和第二輸入/輸出管腳可以是相鄰的或者是被第三輸入/輸出管腳隔開(kāi)。在其它的實(shí)施例中，本發(fā)明的振蕩電路包括上文描述的電感環(huán)的其它的實(shí)施例。


附圖1所示為不獨(dú)立的常規(guī)的集成電路封裝的附圖。
附圖2所示為根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體封裝的附圖。
附圖3(a)和3(b)是說(shuō)明本發(fā)明的第一實(shí)施例的半導(dǎo)體封裝中的金屬化層如何相對(duì)于封裝的一個(gè)或多個(gè)中間輸入/輸出管腳形成的實(shí)例的附圖。
附圖4所示為說(shuō)明金屬化次層可以形成在本發(fā)明的第一實(shí)施例的半導(dǎo)體封裝中的另一方式的附圖。
附圖5所示為說(shuō)明輸入/輸出管腳可以接觸在附圖4中的金屬化次層的一種方式的附圖。
附圖6所示為根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體封裝的附圖。
附圖7所示為根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體封裝的附圖。
附圖8所示為根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體封裝的附圖。
附圖9所示為根據(jù)本發(fā)明的一種實(shí)施例的壓控振蕩器的附圖。
附圖10所示為附圖9的壓控振蕩器的第一變型的附圖。
附圖11所示為附圖9的壓控振蕩器的第二變型的附圖。
附圖12所示為附圖9的壓控振蕩器的第三變型的附圖。
具體實(shí)施例方式
一方面，本發(fā)明是這樣的半導(dǎo)體封裝，這種半導(dǎo)體封裝具有集成電路芯片和在封裝內(nèi)以獨(dú)立的方式連接的電感環(huán)。本發(fā)明也是一種系統(tǒng)，該系統(tǒng)至少部分地受上文描述的半導(dǎo)體器件的電感環(huán)控制。該系統(tǒng)可以是其中使用電感環(huán)來(lái)設(shè)定發(fā)射器和/或RF載頻的通信系統(tǒng)或其它類(lèi)型的系統(tǒng)。下文逐一地討論本發(fā)明的各種實(shí)施例。
附圖2所示為根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體封裝。這種封裝包括安裝在封裝殼體11之上或之內(nèi)的集成電路芯片10。該殼體包括用于支撐芯片的襯底12和形成在該襯底上用于將芯片電連接到一個(gè)或多個(gè)外部電路(未示)的多個(gè)輸入/輸出(I/O)管腳13。襯底可以是公知的任何類(lèi)型的襯底，并且I/O管腳可以使用各種各樣的常規(guī)的連接技術(shù)(包括(但不限于)絲焊和焊接塊)中的任何一種連接技術(shù)連接到芯片。這種類(lèi)型的封裝的實(shí)例包括引線(xiàn)框封裝、球柵陣列(BGA)封裝(包括使用帶自動(dòng)焊接(TAB)、管腳柵陣列封裝(PGA)、薄的小輪廓封裝(TSOP)、小輪廓的J-引線(xiàn)封裝(SOJ)的球柵陣列封裝)；小輪廓封裝(SOP)和芯片級(jí)封裝(CSP)等等。
I/O管腳可以采用多種形式中的任何一種。例如，所示的管腳是沿著封裝襯底的外圍設(shè)置的外部封裝引線(xiàn)。然而，如果需要的話(huà)，管腳可以以其它的方式形成，這些方式包括(但并不限于)延伸通過(guò)封裝襯底到在封裝的相對(duì)側(cè)上提供的焊塊連接的導(dǎo)電通孔。
半導(dǎo)體封裝也包括位于封裝內(nèi)獨(dú)立的電感環(huán)20。該電感環(huán)由使用多個(gè)導(dǎo)體的多環(huán)形成。第一子環(huán)通過(guò)將第一和第二導(dǎo)體22和23連接在芯片上的第一焊盤(pán)24到封裝的第一輸入/輸出管腳26之間而形成。第二子環(huán)通過(guò)將第三和第四導(dǎo)體32和33連接在芯片上的第二焊盤(pán)34到封裝的第二輸入/輸出管腳36之間而形成。是否包括第二子環(huán)是可選擇的。例如，可以使用單個(gè)導(dǎo)體連接焊盤(pán)34和管腳36。可替換地，其他的子環(huán)可以通過(guò)將三個(gè)或更多個(gè)導(dǎo)體連接在焊盤(pán)24和管腳26之間或者在焊盤(pán)34和管腳36之間或者上述兩者而形成。第一至第四導(dǎo)體優(yōu)選是焊線(xiàn)。
為實(shí)現(xiàn)該環(huán)路，包括第五導(dǎo)體以連接第一和第二輸入/輸出管腳。第五導(dǎo)體包括可以以多種方式形成的金屬化層40。一種方式包含在封裝襯底的上表面50上形成層40。如附圖2所示，這種層優(yōu)選被形成為使端部分別并置管腳26和36。金屬化層可以使用任何公知的技術(shù)形成，包括(但不限于)離子注入和等離子體蝕刻。此外，金屬化層優(yōu)選在集成電路芯片安裝在封裝內(nèi)之前形成在襯底上。作為變型，金屬化層可以在芯片的安裝之前甚至在I/O管腳形成在或連接到襯底之前形成。在后一種情況下，第一和第二I/O管腳可以在它形成之后連接或形成在金屬化層的頂部，由此實(shí)現(xiàn)電感環(huán)。
一旦形成了電感環(huán)，它也可以用于控制在集成電路芯片上的一個(gè)或多個(gè)電路。例如，如果集成電路包括鎖相環(huán)，則該環(huán)的電感值可用于設(shè)定這個(gè)電路的頻帶或者輸出頻率。可替換地，該環(huán)的長(zhǎng)度可用于設(shè)定芯片的其它的工作參數(shù)。例如根據(jù)設(shè)定的參數(shù)和通過(guò)集成電路要執(zhí)行的具體功能，可以改變本發(fā)明的電感環(huán)的具體應(yīng)用。
該環(huán)的電感值取決于它的總長(zhǎng)度。這個(gè)長(zhǎng)度可以以各種方式設(shè)定以實(shí)現(xiàn)所需的電感值。例如，導(dǎo)體的長(zhǎng)度可以被設(shè)定為實(shí)現(xiàn)所需的總的環(huán)路長(zhǎng)度。除此之外或作為替換，在相應(yīng)的管腳和焊盤(pán)之間可以包括不同數(shù)量的子環(huán)，直到達(dá)到所需的環(huán)長(zhǎng)度，由此實(shí)現(xiàn)所需的電感值。優(yōu)選地，在環(huán)中連接的輸入/輸出管腳在電路封裝上彼此相鄰。然而，如果需要的話(huà)，這些管腳可以不相鄰。在這種情況下，在該環(huán)中連接的管腳之間的距離對(duì)環(huán)長(zhǎng)度有影響，而該環(huán)長(zhǎng)度又對(duì)應(yīng)于所需的電感值。
附圖3(a)和3(b)提供了本發(fā)明的后一變型的實(shí)例。在兩個(gè)附圖中，中間管腳65和70位于在電感環(huán)中連接的管腳46和56之間。在附圖3(a)中，表面金屬化層52在中間管腳之下穿過(guò)。這些管腳優(yōu)選不連接到芯片。否則，金屬化層可能使連接到管腳的電路短路。在附圖3(b)中，表面金屬化層62沿著避免與中間管腳72和73接觸的路徑設(shè)置以連接管腳74和75。結(jié)果，中間管腳可以連接到芯片電路，而不產(chǎn)生任何短路的結(jié)果。根據(jù)另一變型，使用前述的技術(shù)的組合可以改變電感環(huán)的長(zhǎng)度。
附圖4示出形成金屬化層的另一方式是將它包括在封裝襯底的次層中(表面層以下)。在這個(gè)附圖中，層80是襯底的表面層，層81是下面的金屬化層，該金屬化層可以與表面層直接相鄰或者不直接相鄰，并且導(dǎo)電通孔82和83將管腳85和86連接到金屬化層。作為導(dǎo)電通孔的變型，在該環(huán)中連接的至少一個(gè)(優(yōu)選兩個(gè))輸入/輸出管腳具有分別接觸下面的金屬化層的突出部分95和96(附圖5)。附圖5所示為本發(fā)明的變型的截面，其中為了說(shuō)明的目的，僅僅示出了輸入/輸出管腳95，它通過(guò)突出部分97與下面的金屬化層96接觸。
附圖6所示為根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體封裝。這種封裝包括安裝在封裝殼體110之上或之內(nèi)的集成電路芯片110。殼體包括用于支撐該芯片的襯底112和在襯底上形成以用于將芯片電連接到一個(gè)或多個(gè)外部電路(未示)的多個(gè)輸入/輸出(I/O)管腳113。襯底可以由一種材料形成，并且I/O管腳可以以在第一實(shí)施例的討論中指出的任何方式形成和連接。
半導(dǎo)體封裝也包括在該封裝內(nèi)獨(dú)立的電感環(huán)120。導(dǎo)體環(huán)具有多環(huán)結(jié)構(gòu)，其中通過(guò)將第一和第二導(dǎo)體122和123連接在芯片上的第一焊盤(pán)124到封裝的第一輸入/輸出管腳126之間來(lái)形成第一子環(huán)。通過(guò)將第三和第四導(dǎo)體132和133連接在芯片上的第二焊盤(pán)134到封裝的第二輸入/輸出管腳136之間來(lái)形成第二子環(huán)。第一至第四導(dǎo)體優(yōu)選是焊線(xiàn)。與第一實(shí)施例不同的是，包括至少一個(gè)附加焊線(xiàn)40以連接管腳126和136。在這些管腳之間的連接確保了實(shí)現(xiàn)該環(huán)路，并且建立了基于該環(huán)路的總長(zhǎng)度的理想的電感值。一旦形成了電感環(huán)，它就可用于控制在集成電路芯片上的一個(gè)或多個(gè)電路。
前述的實(shí)施例可以以多種方式改變。例如，一個(gè)子環(huán)可以通過(guò)單個(gè)導(dǎo)體替代?？商鎿Q的是，在焊盤(pán)124和管腳126之間或者在焊盤(pán)134和管腳136之間或者兩者都可以連接不止一個(gè)子環(huán)。此外，在每個(gè)焊盤(pán)管腳對(duì)之間連接的子環(huán)數(shù)量可以彼此不同。
附圖7所示為根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體封裝。這種封裝包括安裝在封裝殼體160之上或之內(nèi)的集成電路芯片150。殼體包括用于支撐該芯片的襯底162和在襯底上形成以用于將芯片電連接到一個(gè)或多個(gè)外部電路(未示)的多個(gè)輸入/輸出(I/O)管腳163。襯底可以由一種材料形成，并且I/O管腳可以以在第一實(shí)施例的討論中指出的任何方式形成和連接。
集成電路封裝也包括在該封裝內(nèi)獨(dú)立的電感環(huán)180。電感環(huán)優(yōu)選包括如下的子環(huán)。通過(guò)將導(dǎo)體182和183連接在芯片上的第一焊盤(pán)184到封裝的第一輸入/輸出管腳186之間來(lái)形成第一子環(huán)。通過(guò)將導(dǎo)體192和193連接在芯片上的第二焊盤(pán)194到封裝的第二輸入/輸出管腳196之間來(lái)形成第二子環(huán)。這些導(dǎo)體優(yōu)選是焊線(xiàn)。與第一實(shí)施例不同的是，在電感環(huán)內(nèi)連接的管腳相鄰并且彼此接觸。在這些管腳之間的連接確保了實(shí)現(xiàn)該環(huán)路，并且建立了基于該環(huán)路的總長(zhǎng)度的理想的電感值。一旦形成了電感環(huán)，它就可用于控制在集成電路芯片上的一個(gè)或多個(gè)電路。
前述的實(shí)施例可以以多種方式改變。例如，一個(gè)子環(huán)可以通過(guò)單個(gè)導(dǎo)體替代?？商鎿Q的是，在焊盤(pán)184和管腳186之間或者在焊盤(pán)194和管腳196之間或者兩者都可以連接不止一個(gè)子環(huán)。此外，在每個(gè)焊盤(pán)-管腳對(duì)之間連接的子環(huán)數(shù)量可以彼此不同。
附圖8所示為根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體封裝。這種封裝包括安裝在封裝殼體210之上或之內(nèi)的集成電路芯片200。殼體包括用于支撐該芯片的襯底212和在襯底上形成以用于將芯片電連接到一個(gè)或多個(gè)外部電路(未示)的多個(gè)輸入/輸出(I/O)管腳213。襯底可以由一種材料形成，并且I/O管腳可以以在第一實(shí)施例的討論中指出的任何方式形成和連接。
集成電路封裝也包括在該封裝內(nèi)獨(dú)立的電感環(huán)220。電感環(huán)優(yōu)選包括多個(gè)子環(huán)。通過(guò)將導(dǎo)體222和223連接在芯片上的第一焊盤(pán)224到封裝的輸入/輸出管腳226之間來(lái)形成第一子環(huán)。通過(guò)將導(dǎo)體232和233連接在芯片上的第二焊盤(pán)234到封裝的第二輸入/輸出管腳236之間來(lái)形成第二子環(huán)。這些導(dǎo)體優(yōu)選是焊線(xiàn)。與第一和第二實(shí)施例不同的是，在電感環(huán)內(nèi)連接的管腳具有一體的結(jié)構(gòu)；即，它們形成在一個(gè)連續(xù)的部段中，雖然它們每個(gè)具有用于連接到印刷電路板或其它外部電路的不同引線(xiàn)240和241。將第一和第二導(dǎo)體連接到這些管腳確保了實(shí)現(xiàn)該環(huán)路，并且建立了基于該環(huán)路的總長(zhǎng)度的理想的電感值。一旦形成了電感環(huán)，它就可用于控制在集成電路芯片上的一個(gè)或多個(gè)電路。
根據(jù)任何前述的實(shí)施例的半導(dǎo)體封裝可用于各種各樣的應(yīng)用中的任何一種應(yīng)用。一種示例性應(yīng)用是在通信系統(tǒng)中，其中該電感環(huán)用于設(shè)定一個(gè)或多個(gè)參數(shù)比如(但不限于)工作頻率。下文將描述在這種通信系統(tǒng)中可使用的類(lèi)型的壓控振蕩器的一種示例性實(shí)施例。
壓控振蕩器本發(fā)明的一種示例性應(yīng)用涉及在未決的美國(guó)專(zhuān)利申請(qǐng)第10/443,835(律師檔案號(hào)GCTS-0024)中公開(kāi)的類(lèi)型的集成壓控振蕩器(VCO)的形成，在此以引用參考的方式將其全部?jī)?nèi)容并入本申請(qǐng)。VCO可以被包括在鎖相環(huán)中以提供用于各種十分公知的目的的頻率信號(hào)，但本領(lǐng)域普通技術(shù)人員會(huì)理解的是這種VCO應(yīng)用決不是本發(fā)明的僅有的應(yīng)用。如前文所強(qiáng)調(diào)，本發(fā)明的各種實(shí)施例可用于要求電感元件的任何實(shí)際的電路中。現(xiàn)在討論根據(jù)本發(fā)明的VCO應(yīng)用的示例性實(shí)施例。
因?yàn)樵谝苿?dòng)電話(huà)應(yīng)用中的相位噪聲規(guī)范如此嚴(yán)格，以致可允許類(lèi)型的VCO受到限制，并且通常使用LC振蕩器。LC振蕩器包括諧振儲(chǔ)能電路和少數(shù)有源器件以補(bǔ)償在儲(chǔ)能電路中的能量損失。由于儲(chǔ)能電路是一種類(lèi)型的帶通濾波器，因此LC振蕩器的相位噪聲性能比其它類(lèi)型的振蕩器更好。
LC振蕩器的標(biāo)稱(chēng)頻率可以根據(jù)下式表示fVCO=12πLC]]>這里fVCO＝VCO的標(biāo)稱(chēng)頻率，L＝電感，C＝電容。從這個(gè)公式中，顯然至少有兩種可以控制VCO的輸出頻率的方式。一種方式涉及改變振蕩器電路的電容器(C)，另一方式涉及改變電感值(L)。根據(jù)本發(fā)明形成的壓控振蕩器根據(jù)在附圖2-8中所示的電感環(huán)實(shí)施例中的任何一個(gè)或多個(gè)、單獨(dú)地或與在電容值中的附加調(diào)節(jié)一起設(shè)定電感值。
附圖9所示為根據(jù)本發(fā)明的一種實(shí)施例的振蕩器電路600。這個(gè)電路包括振蕩器610和可操作地耦合到振蕩器610的至少一個(gè)調(diào)節(jié)電路620。調(diào)節(jié)電路包括偏置電阻器622、電抗元件624(例如電容器)和第一開(kāi)關(guān)626。第一開(kāi)關(guān)626與振蕩器電路600中的電抗元件624有選擇性地耦合和去耦。在第一開(kāi)關(guān)斷開(kāi)時(shí)，偏置電阻器622提供偏壓VA給電抗元件624以使電抗元件624具有偏壓。
如下文詳細(xì)討論，偏壓VA可以以各種結(jié)構(gòu)輸送給電抗元件。例如，偏置開(kāi)關(guān)628可以位于偏置電阻器622和偏壓VA之間。在第一開(kāi)關(guān)626使電抗元件624去耦時(shí)，偏置開(kāi)關(guān)628將偏置電阻器622有選擇性地耦合到偏壓。在第一開(kāi)關(guān)626將電抗元件624耦合到振蕩器電路600時(shí)，偏置開(kāi)關(guān)628使偏置電阻器622與偏壓VA有選擇性地去耦?？商鎿Q地，可以使偏置電阻器622的尺寸(例如高電阻值)設(shè)置為使偏壓VA可以恒定地耦合到偏置電阻器并且在第一開(kāi)關(guān)626關(guān)閉時(shí)偏壓VA基本不改變調(diào)節(jié)電路的操作特性。
偏壓VA可以連接到地電壓、電源電壓或振蕩器輸出的共模電壓。此外，偏壓VA可以是可變的，并且可以從地電壓到電源電壓的范圍中選擇。此外，開(kāi)關(guān)626和628可以是半導(dǎo)體開(kāi)關(guān)器件，比如晶體管等。
如附圖9所示，調(diào)節(jié)電路610是諧振電路630的一部分。本領(lǐng)域普通技術(shù)人員將會(huì)理解諧振電路630可以包含附加的元件比如電感器、電容器和電阻器。在第一開(kāi)關(guān)626斷開(kāi)或閉合時(shí)，電抗元件624分別從諧振電路630中去除或加入到其中。因此，第一開(kāi)關(guān)626可以改變諧振電路630的特性，因此改變VCO的頻率。此外，附加的調(diào)節(jié)電路可以增加到諧振電路630中以增加控制的范圍。此外，本領(lǐng)域普通技術(shù)人員將會(huì)理解附圖9的調(diào)節(jié)電路可用于單端或微分型振蕩器中，因?yàn)樵黾拥恼{(diào)諧范圍和改進(jìn)的相位噪聲性能有利于兩種類(lèi)型的振蕩器。
附圖10-12所示為附圖9的振蕩器電路的變型，每種類(lèi)型包括耦合在振蕩器有源電路的任一側(cè)上的第一和第二級(jí)聯(lián)調(diào)節(jié)電路級(jí)和耦合到級(jí)聯(lián)調(diào)節(jié)級(jí)的電感環(huán)。下文討論這些變型。
附圖10所示為本發(fā)明的壓控振蕩器的第一變型的示意性附圖。這種變型優(yōu)選包括例如對(duì)應(yīng)于在附圖9中的電路610的有源振蕩電路702。在附圖10中電路具有帶輸出節(jié)點(diǎn)OUT 706和OUTB 708的差動(dòng)結(jié)構(gòu)。電感器704優(yōu)選耦合到輸出節(jié)點(diǎn)OUT 706和OUTB 708。具有與開(kāi)關(guān)718串聯(lián)耦合的電容器722的兩個(gè)或更多電路也耦合到OUT706。電容器722耦合到輸出節(jié)點(diǎn)706和開(kāi)關(guān)718。開(kāi)關(guān)718優(yōu)選是耦合到參考電壓的晶體管開(kāi)關(guān)，該參考電壓可以是如附圖9所示的地電壓。此外，該電路優(yōu)選包括串聯(lián)耦合的電阻和開(kāi)關(guān)比如與晶體管開(kāi)關(guān)714串聯(lián)耦合的顯式電阻器710。顯式電阻器710在一端耦合到電容器722和晶體管開(kāi)關(guān)718的公共節(jié)點(diǎn)，晶體管開(kāi)關(guān)714耦合在電阻器710的另一端和偏壓VA之間。
對(duì)于輸出節(jié)點(diǎn)OUTB 708優(yōu)選具有類(lèi)似的部件和連接。例如，電容器722優(yōu)選與晶體管開(kāi)關(guān)720串聯(lián)耦合，電容器722的另一端耦合到輸出節(jié)點(diǎn)OUTB 708。此外，晶體管開(kāi)關(guān)720的一端耦合到地端。此外，優(yōu)選有一個(gè)與晶體管開(kāi)關(guān)716串聯(lián)耦合的顯式電阻器712以使電阻器712耦合到電容器722和晶體管開(kāi)關(guān)720的公共節(jié)點(diǎn)，晶體管開(kāi)關(guān)716的一個(gè)端子耦合到偏壓VA。本領(lǐng)域普通技術(shù)人員將會(huì)理解電容器722具有相同或不同的值。同樣地，相關(guān)的電阻器和開(kāi)關(guān)具有相同或不同的值，如通過(guò)每種應(yīng)用的具體設(shè)計(jì)要求所確定。
下文描述在附圖10中所示的電路的操作。優(yōu)選地，確定或使電阻器710和712的值最佳化以獲得在切斷狀態(tài)下最好相位噪聲性能。由于電阻值通常較高(例如超過(guò)幾KΩ)，不需要晶體管開(kāi)關(guān)714和716的低接通電阻。因此，晶體管開(kāi)關(guān)714和716的尺寸可以非常小。此外，晶體管開(kāi)關(guān)714和716的附加寄生電容較小，并且因?yàn)殡娮杵?10和712被設(shè)計(jì)成覆蓋在切斷狀態(tài)下的大部分電阻，因此晶體管開(kāi)關(guān)714和716的特性變化不嚴(yán)重。偏置電平VA確定了在切斷狀態(tài)下的公共電平，并可以具有從地電位到電源電壓的任何值。因此，偏置電平VA可以從簡(jiǎn)單偏壓發(fā)生器比如電阻分壓器中產(chǎn)生。VA本身也可以是地電壓或電源電壓。
附圖11所示為本發(fā)明的壓控振蕩器的第二變型的示意性附圖。這個(gè)變型800優(yōu)選包括例如對(duì)應(yīng)于附圖9中的電路610的有源振蕩器電路802。在附圖11中的電路具有帶輸出節(jié)點(diǎn)OUT 806和OUTB 808的差動(dòng)結(jié)構(gòu)。電感器804優(yōu)選耦合在輸出節(jié)點(diǎn)OUT 806和OUTB 808之間。包括電容器822、作為顯式電阻器810示出的電阻和開(kāi)關(guān)814等(例如晶體管)的串聯(lián)電路優(yōu)選在電容器822的一端和晶體管開(kāi)關(guān)814的一端耦合到輸出節(jié)點(diǎn)OUT 806，這兩端是串聯(lián)電路的相對(duì)端。
此外，開(kāi)關(guān)818等(例如晶體管)優(yōu)選耦合在作為地電壓的參考電壓、以及電容器822和電阻器810的公共節(jié)點(diǎn)之間。類(lèi)似的電路可以耦合到輸出節(jié)點(diǎn)OUTB 808。例如，包括電容器822、電阻器812和晶體管開(kāi)關(guān)816的串聯(lián)電路通過(guò)電容器822的一端和晶體管開(kāi)關(guān)816的一端耦合到輸出節(jié)點(diǎn)OUTB 808，在電容器822的一端和晶體管開(kāi)關(guān)816的一端之間設(shè)置該串聯(lián)電路。優(yōu)選地，晶體管開(kāi)關(guān)820耦合在地端和電容器822和電阻器812的公共節(jié)點(diǎn)之間。本領(lǐng)域普通技術(shù)人員將會(huì)理解電容器822可以具有相同或不同的值。同樣地，相關(guān)的電阻器和開(kāi)關(guān)可以具有相同或不同的值，如由每種應(yīng)用的具體設(shè)計(jì)要求所確定。
在附圖11所示的實(shí)施例中，在切斷狀態(tài)下不需要附加的偏置電路。相反，在LC振蕩器中的有源電路的共模電壓給沒(méi)有連接到振蕩器輸出的電容器的另一端提供適當(dāng)?shù)腄C偏壓。此外，在VCO 800中，晶體管開(kāi)關(guān)814和816的尺寸可以是非常小。因此，晶體管開(kāi)關(guān)814和816的附加寄生電容不嚴(yán)重。
附圖12所示為本發(fā)明的壓控振蕩器的第三變型的示意性附圖。如附圖12所示，VCO優(yōu)選包括例如對(duì)應(yīng)于在附圖9中的電路610的有源振蕩器電路902。這個(gè)電路具有帶輸出節(jié)點(diǎn)OUT 906和OUTB 908的差動(dòng)結(jié)構(gòu)。電感器904優(yōu)選耦合在輸出節(jié)點(diǎn)OUT 906和OUTB 908之間。此外，電容器922優(yōu)選與開(kāi)關(guān)918(例如晶體管)串聯(lián)耦合，其中電容器922的其余端子耦合到輸出節(jié)點(diǎn)OUT 906，晶體管開(kāi)關(guān)918的其余端子耦合到地端。優(yōu)選地，有一個(gè)顯式電阻，優(yōu)選該顯式電阻是耦合在電容器922和晶體管開(kāi)關(guān)918的公共節(jié)點(diǎn)和偏壓VA之間的電阻器910。
類(lèi)似的電路優(yōu)選耦合到OUTB 908。例如，電容器922優(yōu)選與晶體管開(kāi)關(guān)920串聯(lián)耦合，其中電容器922的其余端子耦合到輸出節(jié)點(diǎn)OUT 908，晶體管開(kāi)關(guān)920的其余端子耦合到地端。優(yōu)選地，顯式電阻器912耦合在所述偏壓VA和所述電容器922和晶體管開(kāi)關(guān)920的公共節(jié)點(diǎn)之間。本領(lǐng)域普通技術(shù)人員將會(huì)理解電容器922可以具有相同或不同的值。同樣地，相關(guān)的電阻器和開(kāi)關(guān)可以具有相同或不同的值，如由每種應(yīng)用的具體設(shè)計(jì)要求所確定。
在附圖12所示的實(shí)施例中，消除了斷開(kāi)開(kāi)關(guān)(例如在附圖10中的開(kāi)關(guān)814和816)，這減小或限制了性能的損失。這是因?yàn)檫x擇顯式電阻器910和912的電阻以使在開(kāi)關(guān)918和920的接通周期上它們不會(huì)嚴(yán)重改變操作特性。本領(lǐng)域普通技術(shù)人員將會(huì)理解，對(duì)于給定的振蕩器設(shè)計(jì)(例如電容、頻率范圍等)經(jīng)驗(yàn)地確定電阻器910和920的適當(dāng)?shù)闹?。在斷開(kāi)開(kāi)關(guān)918和920以減小電容時(shí)，沒(méi)有耦合到振蕩器輸出的其它端子優(yōu)選具有與振蕩器902的共模電壓基本相同的DC偏壓。
在附圖9-12中，壓控振蕩器可以形成在芯片上，該芯片優(yōu)選安裝在根據(jù)如附圖2-8中所示的本發(fā)明的任何實(shí)施例構(gòu)造的獨(dú)立的半導(dǎo)體封裝內(nèi)。因此，封裝的電感環(huán)可用作設(shè)定VCO的輸出頻率的偏壓。更具體地，這個(gè)環(huán)的長(zhǎng)度可被形成為產(chǎn)生電感值(對(duì)應(yīng)于電感器704、804和904中的任何一個(gè)或多個(gè))，該電感值使VCO輸出理想的頻率或在理想的頻帶內(nèi)操作。
例如，在一種非限制性但特別有利的應(yīng)用中，環(huán)長(zhǎng)度可以被形成為產(chǎn)生1.3nH的電感值。這使并入了VCO的PLL輸出1.98GHz的頻率，其條件是VCO是RF1-型(例如PCS)振蕩器，并且電容是4.96pF。在VCO是具有相同的電容值的RF2-型(例如CDMA)振蕩器時(shí)，電感器的環(huán)長(zhǎng)度可以被形成為產(chǎn)生1.81nH的值，這個(gè)值足夠從1.28GHz的PLL中產(chǎn)生輸出傳輸頻率。其中電感值可用于控制PLL的輸出頻率的方式是公知的，例如可以以在美國(guó)專(zhuān)利US6,323,735中公開(kāi)的方式實(shí)現(xiàn)，在此以引用參考的方式將其內(nèi)容并入在本申請(qǐng)中。電感環(huán)也以在下文更加詳細(xì)地公開(kāi)的方式結(jié)合多相時(shí)鐘信號(hào)一起使用。
如下文所述，根據(jù)本發(fā)明的壓控振蕩器有利地用于PLL電路中以產(chǎn)生在通信接收器中的頻率(例如本地振蕩器信號(hào))信號(hào)。然而，本領(lǐng)域普通技術(shù)人員將會(huì)理解，本發(fā)明的VCO可用于使用或者可以使用PLL或VCO的任何其它器件中。例如，這些器件包括接收器、發(fā)射器、收發(fā)器、無(wú)線(xiàn)通信器件、基站或者移動(dòng)設(shè)備(例如蜂窩電話(huà)、PDA、尋呼機(jī)等)。
進(jìn)一步指出，根據(jù)本發(fā)明形成的壓控振蕩器具有各種優(yōu)點(diǎn)。例如，與常規(guī)類(lèi)型的器件相比，可以增加PLL的調(diào)諧范圍。此外，可以實(shí)質(zhì)性地減小甚至消除與VCO調(diào)節(jié)電路的接通和切斷狀態(tài)關(guān)聯(lián)的問(wèn)題。此外，可以減小晶體管開(kāi)關(guān)的尺寸，由此促進(jìn)微型化。
本領(lǐng)域普通技術(shù)人員也會(huì)認(rèn)識(shí)到用于調(diào)諧具有振蕩器電路的器件的方法公開(kāi)在前文的描述中。這些方法例如包括通過(guò)偏置電阻器將偏壓提供給電抗元件以使在第一開(kāi)關(guān)斷開(kāi)時(shí)電抗元件具有偏壓，使用第一開(kāi)關(guān)將電抗元件與振蕩器電路耦合或去耦，并通過(guò)第二開(kāi)關(guān)將偏置電阻器耦合到偏壓。此外，該方法可以包括如果第一開(kāi)關(guān)閉合則斷開(kāi)第二開(kāi)關(guān)，如果第一開(kāi)關(guān)斷開(kāi)則閉合第二開(kāi)關(guān)。該方法可用于各種各樣的器件比如PLL、接收器、發(fā)射器、收發(fā)器、無(wú)線(xiàn)通信器件、基站和/或移動(dòng)設(shè)備。
通過(guò)前文的描述，本發(fā)明的其它改進(jìn)和變型對(duì)于本領(lǐng)域普通技術(shù)人員是顯然的。因此，雖然在此已經(jīng)具體描述了本發(fā)明的某些實(shí)施例，但是顯然在不脫離本發(fā)明的精神和范圍的前體下可以做出許多改進(jìn)。
權(quán)利要求
1.一種半導(dǎo)體封裝，包括集成電路芯片；和電感環(huán)，包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三和第四導(dǎo)體中的至少一個(gè)；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導(dǎo)體。
2.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
3.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，其中第五導(dǎo)體包括具有所述封裝的襯底的金屬化層。
4.根據(jù)權(quán)利要求3的半導(dǎo)體封裝，其中金屬化層在襯底的表面上。
5.根據(jù)權(quán)利要求3的半導(dǎo)體封裝，其中金屬化層被包括在襯底的次表面層中。
6.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，其中第五導(dǎo)體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線(xiàn)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體封裝，其中第五導(dǎo)體包括至少兩條焊線(xiàn)。
8.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
9.根據(jù)權(quán)利要求1的半導(dǎo)體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開(kāi)。
10.一種半導(dǎo)體封裝，包括集成電路芯片；和電感環(huán)，包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰并且彼此接觸。
11.根據(jù)權(quán)利要求10的半導(dǎo)體封裝，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
12.一種半導(dǎo)體封裝，包括集成電路芯片；和電感環(huán)，包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結(jié)構(gòu)。
13.根據(jù)權(quán)利要求12的半導(dǎo)體封裝，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
14.一種半導(dǎo)體封裝，包括包括鎖相環(huán)的集成電路芯片；和具有與鎖相環(huán)的輸出頻率對(duì)應(yīng)的長(zhǎng)度的電感環(huán)，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導(dǎo)體。
15.根據(jù)權(quán)利要求14的半導(dǎo)體封裝，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
16.根據(jù)權(quán)利要求14的半導(dǎo)體封裝，其中第五導(dǎo)體包括具有所述封裝的襯底的金屬化層。
17.根據(jù)權(quán)利要求16的半導(dǎo)體封裝，其中金屬化層在襯底的表面上。
18.根據(jù)權(quán)利要求16的半導(dǎo)體封裝，其中金屬化層被包括在襯底的次表面層中。
19.根據(jù)權(quán)利要求14的半導(dǎo)體封裝，其中第五導(dǎo)體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線(xiàn)。
20.根據(jù)權(quán)利要求19的半導(dǎo)體封裝，其中第五導(dǎo)體包括至少兩條焊線(xiàn)。
21.根據(jù)權(quán)利要求14的半導(dǎo)體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
22.根據(jù)權(quán)利要求14的半導(dǎo)體封裝，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開(kāi)。
23.一種半導(dǎo)體封裝，包括包括鎖相環(huán)的集成電路芯片；和具有與鎖相環(huán)的輸出頻率對(duì)應(yīng)的長(zhǎng)度的電感環(huán)，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰且彼此接觸。
24.根據(jù)權(quán)利要求23的半導(dǎo)體封裝，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
25.一種半導(dǎo)體封裝，包括包括鎖相環(huán)的集成電路芯片；和具有與鎖相環(huán)的輸出頻率對(duì)應(yīng)的長(zhǎng)度的電感環(huán)，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結(jié)構(gòu)。
26.根據(jù)權(quán)利要求25的半導(dǎo)體封裝，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
27.一種振蕩器電路，包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器；耦合到所述輸出節(jié)點(diǎn)的電感環(huán)；和耦合到其中一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電容電路，所說(shuō)的電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)所說(shuō)的電阻器將偏壓提供給電容器，其中所說(shuō)的第一開(kāi)關(guān)使電容器耦合到所述有源振蕩器的輸出節(jié)點(diǎn)和使該電容器與其去耦，其中有源振蕩器和電容電路都被包括在半導(dǎo)體封裝中，該半導(dǎo)體封裝包括集成電路芯片，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導(dǎo)體。
28.根據(jù)權(quán)利要求27的振蕩器電路，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
29.根據(jù)權(quán)利要求27的振蕩器電路，其中第五導(dǎo)體包括具有所述封裝的襯底的金屬化層。
30.根據(jù)權(quán)利要求29的振蕩器電路，其中金屬化層在襯底的表面上。
31.根據(jù)權(quán)利要求29的振蕩器電路，其中金屬化層被包括在襯底的次表面層中。
32.根據(jù)權(quán)利要求27的振蕩器電路，其中第五導(dǎo)體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線(xiàn)。
33.根據(jù)權(quán)利要求32的振蕩器電路，其中第五導(dǎo)體包括至少兩條焊線(xiàn)。
34.根據(jù)權(quán)利要求27的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
35.根據(jù)權(quán)利要求27的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開(kāi)。
36.一種振蕩器電路，包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器；耦合到所述輸出節(jié)點(diǎn)的電感環(huán)；和耦合到其中一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電容電路，所說(shuō)的電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)所說(shuō)的電阻器將偏壓提供給電容器，其中所說(shuō)的第一開(kāi)關(guān)使電容器耦合到所述有源振蕩器的輸出節(jié)點(diǎn)和使該電容器與其去耦，其中有源振蕩器和電容電路都被包括在半導(dǎo)體封裝中，該半導(dǎo)體封裝包括集成電路芯片，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰且彼此接觸。
37.根據(jù)權(quán)利要求36的振蕩器電路，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
38.一種振蕩器電路，包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器；耦合到所述輸出節(jié)點(diǎn)的電感環(huán)；和耦合到其中一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電容電路，所說(shuō)的電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)所說(shuō)的電阻器將偏壓提供給電容器，其中所說(shuō)的第一開(kāi)關(guān)使電容器耦合到所述有源振蕩器的輸出節(jié)點(diǎn)和使該電容器與其去耦，其中有源振蕩器和電容電路都被包括在半導(dǎo)體封裝中，該半導(dǎo)體封裝包括集成電路芯片，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結(jié)構(gòu)。
39.根據(jù)權(quán)利要求38的振蕩器電路，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
40.一種振蕩器電路，包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器；耦合到所述輸出節(jié)點(diǎn)的電感環(huán)；和耦合到其中一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電容電路，所說(shuō)的電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)所說(shuō)的電阻器將偏壓提供給電容器，其中所說(shuō)的第一開(kāi)關(guān)使電容器耦合到所述有源振蕩器的輸出節(jié)點(diǎn)和使該電容器與其去耦，其中有源振蕩器和電容電路被包括在半導(dǎo)體封裝中，該半導(dǎo)體封裝包括集成電路芯片，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)；和(c)將第一輸入/輸出管腳連接到第二輸入/輸出管腳的第五導(dǎo)體。
41.根據(jù)權(quán)利要求40的振蕩器電路，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
42.根據(jù)權(quán)利要求40的振蕩器電路，其中第五導(dǎo)體包括具有所述封裝的襯底的金屬化層。
43.根據(jù)權(quán)利要求42的振蕩器電路，其中金屬化層在襯底的表面上。
44.根據(jù)權(quán)利要求42的振蕩器電路，其中金屬化層被包括在襯底的次表面層中。
45.根據(jù)權(quán)利要求40的振蕩器電路，其中第五導(dǎo)體包括將第一輸入/輸出管腳連接到第二輸入/輸出管腳的至少一條焊線(xiàn)。
46.根據(jù)權(quán)利要求45的振蕩器電路，其中第五導(dǎo)體包括至少兩條焊線(xiàn)。
47.根據(jù)權(quán)利要求40的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳是相鄰的管腳。
48.根據(jù)權(quán)利要求40的振蕩器電路，其中第一輸入/輸出管腳和第二輸入/輸出管腳至少被第三輸入/輸出管腳隔開(kāi)。
49.一種振蕩器電路，包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器；耦合到所述輸出節(jié)點(diǎn)的電感環(huán)；和耦合到其中一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電容電路，所說(shuō)的電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)所說(shuō)的電阻器將偏壓提供給電容器，其中所說(shuō)的第一開(kāi)關(guān)使電容器耦合到所述有源振蕩器的輸出節(jié)點(diǎn)和使該電容器與其去耦，其中有源振蕩器和電容電路被包括在半導(dǎo)體封裝中，該半導(dǎo)體封裝包括集成電路芯片，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳相鄰且彼此接觸。
50.根據(jù)權(quán)利要求49的振蕩器電路，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
51.一種振蕩器電路，包括具有兩個(gè)輸出節(jié)點(diǎn)的有源振蕩器；耦合到所述輸出節(jié)點(diǎn)的電感環(huán)；和耦合到其中一個(gè)輸出節(jié)點(diǎn)的至少一個(gè)電容電路，所說(shuō)的電容電路包括電容器、電阻器和第一開(kāi)關(guān)，其中在第一開(kāi)關(guān)斷開(kāi)時(shí)所說(shuō)的電阻器將偏壓提供給電容器，其中所說(shuō)的第一開(kāi)關(guān)使電容器耦合到所述有源振蕩器的輸出節(jié)點(diǎn)和使該電容器與其去耦，其中有源振蕩器和電容電路被包括在半導(dǎo)體封裝中，該半導(dǎo)體封裝包括集成電路芯片，所說(shuō)的電感環(huán)包括(a)將在芯片上的第一焊盤(pán)連接到所述封裝的第一輸入/輸出管腳的第一和第二導(dǎo)體；(b)將在芯片上的第二焊盤(pán)連接到所述封裝的第二輸入/輸出管腳的第三導(dǎo)體和第四導(dǎo)體中的至少一個(gè)，其中第一輸入/輸出管腳和第二輸入/輸出管腳具有一體的結(jié)構(gòu)。
52.根據(jù)權(quán)利要求51的振蕩器電路，其中第一、第二、第三和第四導(dǎo)體是焊線(xiàn)。
全文摘要
一種集成電路封裝包括由導(dǎo)線(xiàn)和一個(gè)或多個(gè)輸入/輸出(I/O)封裝管腳的連接形成的電感環(huán)。電感環(huán)由將在集成電路芯片上的第一焊盤(pán)連接到封裝的第一I/O管腳的第一和第二導(dǎo)線(xiàn)和將在芯片上的第二焊盤(pán)連接到封裝的第二I/O管腳的第三和第四導(dǎo)線(xiàn)形成。為實(shí)現(xiàn)電感環(huán)，第一和第二I/O管腳通過(guò)在管腳之間的第三導(dǎo)體連接。第三導(dǎo)體可包括一個(gè)或多條焊線(xiàn)，并且I/O管腳優(yōu)選是彼此相鄰的I/O管腳。然而，該環(huán)可以由例如基于環(huán)長(zhǎng)度要求、空間考慮和/或其它的設(shè)計(jì)或功能因素的I/O管腳的非相鄰的連接形成?；蛘撸诘谝缓偷诙蘒/O管腳之間的連接通過(guò)使I/O管腳具有一體結(jié)構(gòu)建立。或者，在第一和第二I/O管腳之間的連接通過(guò)在封裝襯底的表面之上或者這個(gè)襯底之內(nèi)的金屬化層建立。通過(guò)在集成電路封裝的邊界內(nèi)形成電感環(huán)，可以實(shí)現(xiàn)對(duì)空間要求的實(shí)質(zhì)性降低，這又促進(jìn)了小型化。此外，集成電路可以以其至少一個(gè)參數(shù)受到封裝的電感環(huán)長(zhǎng)度控制的各種不同系統(tǒng)中的任一系統(tǒng)實(shí)施。
文檔編號(hào)H01LGK1868065SQ200480029824
公開(kāi)日2006年11月22日 申請(qǐng)日期2004年8月27日 優(yōu)先權(quán)日2003年8月28日
發(fā)明者具利度, 許炯基, 李康潤(rùn), 李正雨, 樸畯培, 李京浩 申請(qǐng)人:Gct半導(dǎo)體公司