專(zhuān)利名稱(chēng)：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件，尤其涉及一種用于插入靜電保護(hù)電路的插入結(jié)構(gòu)。
背景技術(shù)：
通常，在倒裝芯片系統(tǒng)的LSI(大規(guī)模集成)的情況下，在芯片的外圍設(shè)置探測(cè)墊，并且在內(nèi)部區(qū)域中按照預(yù)定間隔設(shè)置LSI的外圍電路元件，如輸入和輸出電路單元，用于向輸入輸出電路提供電源電壓的輸入輸出電路的電源單元和用于向LSI內(nèi)部邏輯電路提供電源電壓的LSI內(nèi)部邏輯電路的電源單元。LSI內(nèi)部邏輯電路的單元區(qū)被排列在其外圍電路元件的內(nèi)部區(qū)域。
此外，在芯片的表面布置一用于連接焊盤(pán)和LSI的重排布線(rearrangement wiring)。關(guān)于提供源電壓以驅(qū)動(dòng)電路元件的電源線，提供一布置在LSI外圍電路元件上部的LSI外圍電路的電源線，還提供一布置在LSI內(nèi)部邏輯電路外圍的LSI內(nèi)部邏輯電路的電源線。這些電源線被彼此電分離地布置。在這種情況下，倒裝芯片封裝使用的是一種包括在加強(qiáng)構(gòu)件中形成的球柵陣列(BGA)的封裝。
以這種連接，在該半導(dǎo)體集成電路器件中，如圖21所示的靜電保護(hù)電路，其中二極管1004連接在信號(hào)端子1002和電源端子1001之間，而二極管1005被連接在信號(hào)端子1002和接地(GND)端子1003之間。
由于上述構(gòu)造，當(dāng)在信號(hào)端子1002和電源端子1001之間因靜電產(chǎn)生電勢(shì)時(shí)，在信號(hào)端子1002的電勢(shì)高的情況下，電荷沿二極管1004的正向釋放到電源端子1001。在信號(hào)端子1002的電勢(shì)低的情況下，因擊穿現(xiàn)象(yieldingphenomenon)電荷沿二極管1004中的反向釋放到信號(hào)端子1002。這樣，就可以防止靜電造成內(nèi)部電路1006的損傷。
另一方面，當(dāng)在信號(hào)端子1002和GND端子1003之間因靜電產(chǎn)生電勢(shì)時(shí)，在信號(hào)端子1002的電勢(shì)低的情況下，電荷沿二極管1005的正向釋放到信號(hào)端子1002。在信號(hào)端子1002的電勢(shì)高的情況下，因擊穿現(xiàn)象電荷沿二極管1005的反向釋放到GND端子1003。因此，就可以防止靜電造成內(nèi)部電路1006的損傷。
當(dāng)在電源端子1001和GND端子1003之間因靜電產(chǎn)生電勢(shì)時(shí)，在電源端子1001的電勢(shì)低的情況下，電荷沿二極管1004、1005的正向釋放到電源端子1001。在電源端子1001的電勢(shì)高的情況下，因擊穿現(xiàn)象電荷沿二極管1004、1005的反向釋放到GND端子1003。因此，就可以防止靜電造成內(nèi)部電路1006的損傷。
在上述情況中，在模擬和數(shù)字元件被混合安裝在LSI上的情況下，當(dāng)該模擬和數(shù)字元件共有電源端子和GND端子時(shí)，由于布線和連接線共有的阻抗所產(chǎn)生的噪聲的影響，不可能得到一個(gè)理想的特性。因此，為了得到理想的特性，采用一種方法，其中模擬元件的電源系統(tǒng)和數(shù)字元件的電源系統(tǒng)是相互隔離的。由于上述原因，為了防止不同電源系統(tǒng)間的靜電造成元件損傷，在所有的電源系統(tǒng)之間都插入了靜電保護(hù)電路。
然而，在這種半導(dǎo)體集成電路器件中，當(dāng)電源系統(tǒng)的分隔的數(shù)目增加時(shí)，就有必要在所有的電源系統(tǒng)間插入保護(hù)電路。當(dāng)用N表示電源系統(tǒng)的數(shù)目時(shí)，保護(hù)電路的數(shù)目就成了2N(N-1)。所以，這種方法的不利之處在于保護(hù)電路的數(shù)目急劇增加和芯片面積增大。
因此，提出了下面的方法。如圖22所示，在半導(dǎo)體芯片1100中，采用公用總線1101。靜電保護(hù)電路1021、1022、1023、1024、1025連接在電源系統(tǒng)1011、1012、1013、1014、1015和公共總線1101之間。靜電保護(hù)電路1041、1042、1043、1044、1045連接在GND電路1003、1032、1033、1034、1035和公共總線1101之間。這樣，靜電保護(hù)電路1021的數(shù)目就可以減少。在1021、1022、1023、1024、1025、1041、1042、1043、1044、1045這些靜電保護(hù)電路中，二極管的陽(yáng)極端1051與公共總線連接，陰極端1052與電源端子或GND端子連接。公共總線1101與GND端子1036連接，該GND端子的電位是最低的。關(guān)于這種技術(shù)，參考JP-A-8-148650。
然而，當(dāng)形成公共總線時(shí)，布線是受到限制的，這就導(dǎo)致了布線圖占用面積的增加。此外，當(dāng)用多層結(jié)構(gòu)制作重排布線時(shí)，布線的長(zhǎng)度變長(zhǎng)，從而導(dǎo)致了阻抗的增大和驅(qū)動(dòng)速度的劣化。
如上所述，依照傳統(tǒng)的半導(dǎo)體集成電路器件，可能會(huì)遇到下面的問(wèn)題。作為一種高速傳輸數(shù)據(jù)的方法，當(dāng)擴(kuò)展數(shù)據(jù)的位寬度時(shí)，輸入和輸出電路單元的數(shù)目就會(huì)增加。因此，靜電保護(hù)電路的數(shù)目就會(huì)增加，靜電保護(hù)電路對(duì)于提供電源給輸入和輸出電路單元的輸入和輸出電路的電源單元是必需的。為了解決上述問(wèn)題，當(dāng)把靜電保護(hù)電路共接在一起以減少靜電保護(hù)電路的數(shù)目時(shí)，就必須要組成一個(gè)公共總線，然而，公共總線的形成受到了限制，當(dāng)半導(dǎo)體集成電路器件小型化和高度集成的時(shí)候，這是一個(gè)大問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述情況完成的。本發(fā)明的目的是提供一種半導(dǎo)體集成電路器件，該器件的芯片設(shè)計(jì)的自由度很高，且能被小型化和高度集成。
因此，本發(fā)明提供一種半導(dǎo)體集成電路器件，其包括安裝在半導(dǎo)體基底上的半導(dǎo)體集成電路芯片，該半導(dǎo)體集成電路芯片安裝有多個(gè)電路系統(tǒng)，該多個(gè)電路系統(tǒng)由不同的電源系統(tǒng)加以分隔并驅(qū)動(dòng)；以及外部連接端子，其通過(guò)具有至少一個(gè)布線層的布線構(gòu)件連接到半導(dǎo)體集成電路芯片的電路系統(tǒng)上，其中，通過(guò)靜電保護(hù)電路將半導(dǎo)體集成電路芯片的多個(gè)電路系統(tǒng)的電源線共接到布線構(gòu)件中提供的導(dǎo)電平面上。
在上述結(jié)構(gòu)中，借助電路系統(tǒng)的共同連接，靜電保護(hù)電路如二極管被分別安裝在電源線與接地線之間。此外，不是在半導(dǎo)體集成電路芯片中而是在設(shè)置于布線構(gòu)件中的導(dǎo)電平面上實(shí)現(xiàn)該共同連接的。因此，芯片面積沒(méi)有擴(kuò)展，而且可以以低阻抗實(shí)現(xiàn)該連接。此外，與半導(dǎo)體集成芯片直接接地的情況相比較，可以防止噪聲傳入芯片。從而，可以進(jìn)行高速運(yùn)轉(zhuǎn)，并且該半導(dǎo)體集成電路器件可以被小型化和高度集成。此外，由于用于形成公共總線的導(dǎo)電平面形成于半導(dǎo)體集成電路芯片的外部，所以，半導(dǎo)體集成電路芯片設(shè)計(jì)的自由度能夠得以提高。在這種連接中，最好在信號(hào)端子與電源線之間和電源線與地線之間設(shè)置諸如二極管的靜電保護(hù)電路。同樣，最好將所有的電路系統(tǒng)共接。然而，并非要共接所有的電路系統(tǒng)，而可以共接多個(gè)電路系統(tǒng)。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，靜電保護(hù)電路被設(shè)置在芯片的一個(gè)表面上。
由于上述構(gòu)成，因?yàn)殪o電保護(hù)電路被集成在半導(dǎo)體芯片上，所以該連接能夠很容易形成。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面接地。
由于上述構(gòu)成，借助保護(hù)電路，電荷很容易被釋放，因此，能夠減少噪聲的產(chǎn)生。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面被連接到電源電位。
由于上述構(gòu)造，與保護(hù)電路的連接可以很容易形成，此外電源布線的長(zhǎng)度可以縮短或使其匹配。因此，可以防止產(chǎn)生電壓降。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面被分割成多個(gè)處于同一層的區(qū)域并連接到電源電位，其中針對(duì)每個(gè)所述區(qū)域分成彼此不同的電源電位。然而，在半導(dǎo)體集成電路芯片上，不同的電源通過(guò)保護(hù)電路相連接。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面被分成處于同一層的多個(gè)區(qū)域，并包含一與電源電位連接的區(qū)域和一連接地電位的區(qū)域。
由于上述構(gòu)造，導(dǎo)電層設(shè)有一電源平面和一接地平面。因此，在與靜電保護(hù)電路的連接中，連接的自由度能夠得以提高。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面由多個(gè)設(shè)置在絕緣層兩側(cè)的導(dǎo)電平面組成，并且至少其中一個(gè)導(dǎo)電平面接地或與電源電位相連接。
由于上述構(gòu)造，連接的自由度得以提高。因此，可以容易地在半導(dǎo)體集成電路芯片中布線。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面設(shè)置在布線基板上，并通過(guò)一個(gè)通孔與半導(dǎo)體集成電路芯片電連接。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面形成于布線基板的基本整個(gè)表面上。
由于上述構(gòu)造，基板的整個(gè)表面可以得到有效利用，并且以如此的方式形成導(dǎo)電平面使其能覆蓋除去形成通孔形成的區(qū)域以外的基本全部的表面。于是，電阻能夠得以減小，同時(shí)，可以很容易地布線。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面是一個(gè)導(dǎo)電環(huán)。
由于上述構(gòu)造，連接到電源線或地線上的連接部分可以以一個(gè)預(yù)定的間隔被設(shè)置在遠(yuǎn)離外圍的位置上，并且布線的長(zhǎng)度能夠做得相等。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，導(dǎo)電平面構(gòu)成多層布線基板的一層。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，外部連接端子是用于在引出到樹(shù)脂封裝下表面的表面進(jìn)行封裝的端子。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，外部連接端子是一個(gè)球柵陣列或針柵陣列。
本發(fā)明包括一個(gè)CSP型半導(dǎo)體集成電路器件。
在一些情況下，該半導(dǎo)體集成電路器件包括DRAM。
在該半導(dǎo)體集成電路器件中，電源電壓的電壓降可能會(huì)導(dǎo)致故障。因此，必需要防止電源布線圍繞器件周?chē)笤O(shè)。依照本發(fā)明，因?yàn)殡娫淳€可以通過(guò)導(dǎo)電平面被共同連接，所以電源線的周邊敷設(shè)可以被最小化。從而，有可能在不增大芯片面積的前提下提供一個(gè)IR降小的半導(dǎo)體集成電路器件。
最好是半導(dǎo)體集成電路器件為表面具有重排布線的倒裝芯片型的LSI，它能夠在正面向下時(shí)與布線基板連接。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，靜電保護(hù)電路設(shè)置在布線構(gòu)件上。
由于上述構(gòu)成，二極管可以利用空白區(qū)域由一個(gè)集成電路所組成。因此，被芯片占據(jù)的面積能得以減小，進(jìn)而噪聲可以被削弱。
本發(fā)明包括一個(gè)半導(dǎo)體集成電路器件，其中，靜電保護(hù)電路由安裝在導(dǎo)電平面上的芯片的部分組成。
由于上述構(gòu)成，減小芯片占據(jù)的面積是可能的。除此之外，半導(dǎo)體集成電路可以很容易制成。
根據(jù)上述說(shuō)明，依照本發(fā)明的半導(dǎo)體集成電路器件，相同電壓的電源或地是共接到一起的，這些電源位于并非設(shè)置在半導(dǎo)體集成電路芯片中而是設(shè)置在布線構(gòu)件中的導(dǎo)電平面上。由于前述原因，設(shè)置在電源線和地線之間的靜電保護(hù)電路可以被共用。因此，該連接可以在不增大芯片面積的情況下以低阻抗實(shí)現(xiàn)。因?yàn)榭梢苑乐乖肼曄蛐酒瑐鬏?，所以該器件可以進(jìn)行高速操作，并且，半導(dǎo)體集成電路器件可以被小型化和高度集成。由于用于形成公共總線的導(dǎo)電平面形成于半導(dǎo)體集成電路芯片的外部，所以，涉及該半導(dǎo)體集成電路芯片的自由度能得以提高。


圖1是示出第一實(shí)施例的半導(dǎo)體集成電路器件的剖視圖。
圖2是示出第一實(shí)施例的半導(dǎo)體芯片及其封裝的視圖。
圖3是示出第一實(shí)施例的半導(dǎo)體芯片的背側(cè)視圖。
圖4是第一實(shí)施例的半導(dǎo)體芯片的放大視圖。
圖5是示出第一實(shí)施例的半導(dǎo)體芯片完成重排布線后的表面的視圖。
圖6(a)和6(b)分別是示出半導(dǎo)體集成電路器件的第一層布線的平面圖和剖視圖。
圖7(a)和7(b)分別是示出半導(dǎo)體集成電路器件的第二層布線的平面圖和剖視圖。
圖8(a)和8(b)分別是示出半導(dǎo)體集成電路器件的第三層布線的平面圖和剖視圖。
圖9(a)和9(b)分別是示出半導(dǎo)體集成電路器件的第四層布線的平面圖和剖視圖。
圖10是完成密封后的第一實(shí)施例的半導(dǎo)體集成電路器件的背側(cè)視圖。
圖11是第二實(shí)施例的半導(dǎo)體集成電路器件的剖視圖。
圖12(a)和12(b)分別是示出第二實(shí)施例的半導(dǎo)體集成電路器件的第三層布線的平面圖和剖視圖。
圖13是第三實(shí)施例的半導(dǎo)體集成電路器件的剖視圖。
圖14(a)和14(b)分別是示出第三實(shí)施例的半導(dǎo)體集成電路器件的第二層布線的平面圖和剖視圖。
圖15是第四實(shí)施例的半導(dǎo)體集成電路器件的剖視圖。
圖16(a)和16(b)分別是示出第四實(shí)施例的半導(dǎo)體集成電路器件的第二層布線的平面圖和剖視圖。
圖17(a)和17(b)分別是示出半導(dǎo)體集成電路器件的第三層布線的平面圖和剖視圖。
圖18(a)和18(b)分別是示出半導(dǎo)體集成電路器件的第四層布線的平面圖和剖視圖。
圖19(a)至19(h)是示出多種導(dǎo)電平面的平面圖。
圖20(a)和20(b)是示出多種導(dǎo)電平面的平面圖。
圖21是示出慣例的靜電保護(hù)電路的示意圖。
圖22是示出使用慣例的靜電保護(hù)電路的半導(dǎo)體器件的示意圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例說(shuō)明如下。
(第一實(shí)施例)圖1是結(jié)構(gòu)的剖視圖，圖2至9是半導(dǎo)體芯片和每一層的平面圖和剖視圖，如圖1及圖2至圖9所示，該實(shí)施例中的半導(dǎo)體集成電路器件有如下組成。半導(dǎo)體芯片1被安裝在有一個(gè)導(dǎo)電平面的多層結(jié)構(gòu)的布線基板上，在電源線被共接在導(dǎo)電平面43上時(shí)與設(shè)置在半導(dǎo)體芯片中的靜電保護(hù)電路2形成連接。各層以如下方式構(gòu)成即當(dāng)各層彼此疊置時(shí)，通孔相互重合，并且各層通過(guò)這些通孔彼此連接。
如圖1所示，該器件包括被分離地安裝在半導(dǎo)體芯片1上并由不同的電源系統(tǒng)分別驅(qū)動(dòng)的第一到第四電路系統(tǒng)；具有至少一個(gè)靜電保護(hù)電路2的球柵陣列(BGA)VSS01至VSS04，構(gòu)成了一個(gè)通過(guò)布線基板4與半導(dǎo)體芯片的電路系統(tǒng)連接的外部連接端子；和覆蓋半導(dǎo)體芯片1的樹(shù)脂封裝3。半導(dǎo)體芯片電路系統(tǒng)的信號(hào)線SIG1至SIG8，電源線VDD1至VDD4和地線VSS1至VSS4通過(guò)設(shè)置在布線基板4上的導(dǎo)電平面43被共同連接，以便半導(dǎo)體芯片電路系統(tǒng)的信號(hào)線SIG1至SIG8，電源線VDD1至VDD4和地線VSS1至VSS4可以通過(guò)靜電保護(hù)電路2被分別連接。導(dǎo)電平面43設(shè)置在布線基板4的基本上全部表面上，半導(dǎo)體芯片就被安裝在布線基板4上。
布線基板4包括一個(gè)第三層布線41，由在樹(shù)脂板40的表面上形成的銅圖案組成；一個(gè)導(dǎo)電平面43，這是一個(gè)接地平面，通過(guò)由一個(gè)在第三層布線41上層上的樹(shù)脂層組成的絕緣層42構(gòu)成；第一層布線45，通過(guò)由一個(gè)在導(dǎo)電平面43上層上的聚酰亞胺樹(shù)脂層組成的絕緣層44構(gòu)成；一個(gè)絕緣層46，由覆蓋第一層布線45上層的聚酰亞胺樹(shù)脂層組成；一個(gè)由氮化硅膜構(gòu)成的鈍化膜47；一個(gè)第四層布線48，在基板的背面上形成，與組成球柵陣列的VSS01至VSS04相連接；和一個(gè)由聚酰亞胺樹(shù)脂制成的絕緣層49。
另一方面，如圖2上表面視圖所示，半導(dǎo)體芯片1是一個(gè)通過(guò)倒裝芯片系統(tǒng)安裝在布線基板4上的硅芯片。在圖中，顯示了半導(dǎo)體芯片的16個(gè)接線端子11，然而，由于硅芯片實(shí)際上是一個(gè)倒裝芯片，所以，不能夠看到接線端子11。圖3是半導(dǎo)體芯片1的背面視圖。
接下來(lái)，下面將對(duì)半導(dǎo)體芯片1進(jìn)行解釋。
首先，如圖4所示，半導(dǎo)體芯片1包括在硅板1的表面上形成的輸入和輸出單元和電源單元(I/O單元區(qū))；一個(gè)DRAM與模擬電路在其中形成的元件區(qū)(內(nèi)部電路區(qū))，其中，第一層鋁布線的形成要使它能夠與在布線層之間的絕緣膜(未示出)上形成的觸點(diǎn)相接觸，進(jìn)而，通過(guò)該觸點(diǎn)，形成第二層鋁布線，再進(jìn)一步，形成檢查用的探測(cè)墊10和重新布線用的墊(未示出)。在這種連接中，在布線圖之間和布線層之間，設(shè)置了由氮化硅膜構(gòu)成的布線層之間的絕緣膜。輸入和輸出單元設(shè)有由二極管構(gòu)成的靜電保護(hù)元件2。
在此情況下，為了探測(cè)墊10可以暴露出來(lái)，在層間的絕緣膜上形成一個(gè)接觸孔，該探測(cè)檢驗(yàn)可以由探針進(jìn)行。這些探測(cè)墊10為VDD1、SIG3、SIG4、VSS1、VDD2、SIG5、SIG6、VSS2、VDD3、SIG7、SIG8、VSS3、VDD4、SIG1、SIG2和VSS4。
在形成于上層的絕緣保護(hù)膜(未示出)上，形成重排布線12，并且通過(guò)阻擋金屬與焊接塊11相連接，見(jiàn)圖5。如上所述，焊接塊形成于半導(dǎo)體芯片的整個(gè)表面上。因此，布線的長(zhǎng)度就縮短了。在這種連接中，在圖4和圖5中，細(xì)線表示形成于半導(dǎo)體芯片上的布線層，粗線表示一個(gè)形成在絕緣保護(hù)膜上的重排布線12。
正如上面描述的，如圖3所示，關(guān)于半導(dǎo)體芯片1上的連接端子，16塊焊接塊11通過(guò)重排布線分布在整個(gè)背面上。
在這種連接中，在該半導(dǎo)體芯片中，在所有連接端子VDD1、SIG3、SIG4、VSS1、VDD2、SIG5、SIG6、VSS2、VDD3、SIG7、SIG8、VSS3、VDD4、SIG1、SIG2和VSS4中都包括探測(cè)墊。然而，當(dāng)探測(cè)墊只形成于必需要進(jìn)行探測(cè)試驗(yàn)的輸入和輸出電路中而不在設(shè)置在其它輸入和輸出電路中時(shí)，元件區(qū)域也可以被縮小，而不會(huì)劣化功能。
接下來(lái)，將在下文說(shuō)明每一個(gè)組成布線基板的導(dǎo)電層。
參考圖6，將解釋信號(hào)線45。信號(hào)線45連接到半導(dǎo)體芯片1上的焊接塊11上。在此情況下，布線在經(jīng)由通孔H1在布線基板上擴(kuò)展的方向上延伸。在第一層的信號(hào)線45的表面上，通過(guò)倒裝芯片系統(tǒng)安裝半導(dǎo)體芯片1。位于半導(dǎo)體芯片1的中心的四個(gè)焊接塊，即電源線，通過(guò)覆蓋第一層的信號(hào)線45的絕緣層46和穿透鈍化膜47的通孔H1VSS1至H1VSS4連接到較低層的導(dǎo)電平面(第二層布線)上。為了通孔H3VSS1至H3VSS4可以穿透第三層布線，這些電源端子VSS1至VSS4經(jīng)由所設(shè)置的通孔H3VSS1至H3VSS4進(jìn)一步地與如圖10所示的外部連接端子BGA相連接。
另一方面，位于半導(dǎo)體芯片1四角的電源線VDD1至VDD4經(jīng)過(guò)覆蓋第一層上的布線45的絕緣層46，經(jīng)由穿過(guò)鈍化膜47的通孔H1VDD1至H1VDD4，并經(jīng)由穿過(guò)低層上的導(dǎo)電平面(第二層布線)的通孔H2VDD1至H2VDD4穿過(guò)第三層布線。然后，電源線VDD1至VDD4分別連接到如圖10所示的外部連接端子的BGA上。
參考圖7，將對(duì)本發(fā)明的導(dǎo)電平面43作如下說(shuō)明。導(dǎo)電平面43的形成，要使導(dǎo)電平面43能夠覆蓋布線基板的基本整個(gè)表面。在此情況下，接地線VSS1至VSS4經(jīng)過(guò)觸點(diǎn)C1至C4連接，這些觸點(diǎn)在中心以符號(hào)×標(biāo)出。其它布線經(jīng)由通孔H2(H2VSS1至H2VSS4...)連接到位于低層上的第三層布線41上，通孔在圖中以符號(hào)○標(biāo)出。在此情況下，圖7(a)是一個(gè)上表面視圖，圖7(b)是沿圖7(a)中線A-A的剖視圖。
參考圖8，將對(duì)本發(fā)明的第三層布線作如下說(shuō)明。第三層布線46的形成，要使第三層布線46可以被均勻地展開(kāi)在半導(dǎo)體芯片的基本整個(gè)表面上。在此情況下，圖8(a)是一個(gè)上表面視圖，圖8(b)是沿圖8(a)中線A-A的剖視圖。在此情況下，如圖9所示，第三層布線46經(jīng)由通孔H3被連接到第四層布線48上。
參考圖9，將對(duì)本發(fā)明的第四層布線48作如下說(shuō)明。第四層布線48的形成，要使第四布線層48可以覆蓋在半導(dǎo)體芯片的基本整個(gè)表面上。在此情況下，圖9(a)是一個(gè)上表面視圖，圖9(b)是沿圖9(a)中線A-A的剖視圖。在此情況下，如圖10所示，第四層布線48能通過(guò)通孔H4被連接到BGA5(外部連接端子)上，BGA5均勻地設(shè)置在布線基板的背面。
依照上述構(gòu)成，靜電保護(hù)電路2被分別安裝在信號(hào)端子與電源線或地線之間和電源線與地線之間，并且，地線的連接不是位于半導(dǎo)體芯片內(nèi)，地線的連接而是在導(dǎo)電平面43上形成的。因此，該連接可以以低阻抗形成，而不會(huì)引起芯片面積的擴(kuò)大。從而，可以高速運(yùn)行，并且，半導(dǎo)體集成電路器件可以被小型化和高度集成。此外，由于形成公共總線的導(dǎo)電平面形成于半導(dǎo)體集成電路芯片的外面，就沒(méi)有對(duì)半導(dǎo)體集成電路芯片的設(shè)計(jì)帶來(lái)限制，從而可以提高半導(dǎo)體集成電路芯片的設(shè)計(jì)自由度。
(第二實(shí)施例)在這種連接中，在上面的實(shí)施例中，于布線基板4上形成的導(dǎo)電平面43被用作地線。然而，在本實(shí)施例中，如圖11、12(a)和12(b)所示，除了由導(dǎo)電平面43組成的地線之外，增加了一層導(dǎo)電平面43S和絕緣層44S，并且該導(dǎo)電平面形成為電源線。在該導(dǎo)電平面43S上，電源線通過(guò)觸點(diǎn)CD1至CD4被連接。
該結(jié)構(gòu)的其它要點(diǎn)與前面描述的第一實(shí)施例的要點(diǎn)是相同的。
在這種連接中，第一和第二實(shí)施例中的相同的部件使用同樣的參考標(biāo)號(hào)。
在本結(jié)構(gòu)中，不僅地線是由導(dǎo)電平面43組成，而且電源線也是由導(dǎo)電平面43組成。因此，可能提供一個(gè)穩(wěn)定的電位，而且噪聲的產(chǎn)生能夠被削弱。
(第三實(shí)施例)在這種連接中，在前面描述的實(shí)施例中，導(dǎo)電平面連接在一個(gè)電位上。然而，在本實(shí)施例中，如圖13、14(a)和14(b)所示，導(dǎo)電平面被分割成兩部分，電源平面43b組成于外側(cè)的C型區(qū)域中，內(nèi)側(cè)區(qū)域以一個(gè)預(yù)定的間隔被作為地平面43a。接地線通過(guò)觸點(diǎn)C1至C4被連接到該地平面43a。電源線通過(guò)CD1至CD4被連接到該電源平面43b。
該結(jié)構(gòu)的其他要點(diǎn)與前面描述的第一實(shí)施例的要點(diǎn)是相同的。
在這種連接中，第一和第三實(shí)施例中的相同的部件使用了同樣的參考標(biāo)號(hào)。
在本結(jié)構(gòu)中，兩種電位的導(dǎo)電平面可以組成在一個(gè)導(dǎo)電層上，且不會(huì)增加疊層的數(shù)目。因此，該器件可以被小型化，電路設(shè)計(jì)自由度能得以提高。
(實(shí)施例四)在這種連接中，在前面所述的實(shí)施例中，導(dǎo)電平面是連接在一個(gè)電位上。然而，在本實(shí)施例中，如圖15、16(a)、16(b)、17(a)、17(b)、18(a)和18(b)所示，一個(gè)環(huán)形導(dǎo)電層形成于信號(hào)線層上。
采用這樣一種結(jié)構(gòu)是有可能的，即一個(gè)環(huán)狀導(dǎo)電層被插入到前面描述的第一實(shí)施例的第三層布線中并被共接。由于上述結(jié)構(gòu)，導(dǎo)電平面的內(nèi)部可以被用作信號(hào)的布線區(qū)域。因此，布線層的數(shù)目可以減少一個(gè)，進(jìn)而在周?chē)佋O(shè)的電源布線的長(zhǎng)度可以很容易地保持不變。圖16(a)、16(b)、17(a)、17(b)、18(a)和18(b)分別表示導(dǎo)電平面、第三信號(hào)線層和第四信號(hào)線層。本實(shí)施例與前面描述的第一實(shí)施例有些不同，然而，本實(shí)施例與第一實(shí)施例差不多相似。
(第五實(shí)施例)在這種連接中，在前面描述的第一實(shí)施例中，導(dǎo)電平面形成在布線基板的基本整個(gè)表面上。然而，導(dǎo)電平面可以形成在布線基板表面的一個(gè)區(qū)域內(nèi)。圖19(a)至19(h)是導(dǎo)電平面外形變化的視圖。
圖19(a)是表示一種導(dǎo)電平面形成于布線基板表面上(除了外周之外)情況的示意圖。由于這種結(jié)構(gòu)，即使沒(méi)有在樹(shù)脂封裝側(cè)面進(jìn)行樹(shù)脂密封的情況下安裝布線基板，潮氣也不可能從導(dǎo)電平面和絕緣層之間的界面侵入基板，就是說(shuō)，元件是沒(méi)有可能退化的。
圖19(b)是表示一種導(dǎo)電平面形成于布線基板表面上(除了兩個(gè)空白處43v之外)情況的示意圖。在從上層到低層的這些部分里面形成通孔以形成連接時(shí)，當(dāng)通孔形成在空白處43v中時(shí)，可以避免短路的發(fā)生。因此，可靠性能夠得以提高。
圖19(c)是表示一種導(dǎo)電平面形成于布線基板表面上(除了處在外圍中的空白處43v之外)情況的示意圖。在本實(shí)施例中，能夠獲得與前面的實(shí)施例相同的效果。
圖19(d)是表示一種導(dǎo)電平面形成于布線基板表面上(除了空白處43v之外)情況的示意圖，該空白處是為了布線基板表面可以被分割成多個(gè)區(qū)域而形成的，就是說(shuō)，空白處43v被分割成多個(gè)區(qū)域而形成。當(dāng)不同信號(hào)系統(tǒng)的布線被安裝在這些空白處43v的區(qū)域中時(shí)，每一個(gè)信號(hào)系統(tǒng)通過(guò)導(dǎo)電平面被分離。因此，可以避免串?dāng)_的發(fā)生。本實(shí)施例獲得了與前面描述的實(shí)施例相同的效果。
圖19(e)是表示一種導(dǎo)電平面形成于位于布線基板表面的中心的圓形區(qū)域內(nèi)情況的示意圖，空白處43v位于該布線基板的四角。在本實(shí)施例中，有可能安裝布線以便使芯片到導(dǎo)電平面的距離相等。
圖19(f)是表示一種導(dǎo)電平面形成在布線基板表面的中心的梯形區(qū)域內(nèi)情況的示意圖，空白處43v向兩個(gè)區(qū)域延伸。
圖19(g)是表示一種導(dǎo)電平面形成在位于布線基板表面的中心的環(huán)形區(qū)域內(nèi)情況的示意圖，空白處43v向兩個(gè)區(qū)域延伸，此外，與導(dǎo)電平面的連接距離被縮短且一致。
圖19(h)是表示一種導(dǎo)電平面形成在位于布線基板表面的中心的方環(huán)形區(qū)域內(nèi)情況的示意圖，空白處43v向兩個(gè)區(qū)域延伸，此外，與導(dǎo)電平面的連接距離被縮短且一致。
(第六實(shí)施例)在這種連接中，在前面描述的第三實(shí)施例中，電源面和地平面形成于一層。分割形狀的例子如圖20(a)和20(b)所示。
這種形狀的分割可以根據(jù)圖案排列而進(jìn)行適當(dāng)?shù)母淖儭?br> 圖20(a)是地平面43SS形成為C形以便電源平面43DD可以被C形包圍的示意圖。
圖20(b)是為了電源平面43DD的周邊可以被地平面43SS包圍而形成的地平面43SS的示意圖。
在這種連接中，在上面的實(shí)施例中，是對(duì)倒裝芯片封裝做出解釋的。然而，本發(fā)明并不局限于倒裝芯片封裝。本發(fā)明還可以應(yīng)用于含有焊接布線的封裝。
當(dāng)然，這種構(gòu)成可以應(yīng)用到芯片尺寸封裝(CSP)的情況，其中，以晶片的形式進(jìn)行安裝，并且形成如BGA的連接端子，然后進(jìn)行切割成片。
以這種連接，在形成前面描述的多層布線基板的情況下，通過(guò)重復(fù)在樹(shù)脂板上形成導(dǎo)電圖案的工序，通過(guò)光刻構(gòu)圖，依次通過(guò)光刻形成絕緣層和通孔，能夠很容易地形成多層布線基板。
當(dāng)布線層圖案形成于一個(gè)半硬化的樹(shù)脂板上并層壓和硬化時(shí)，多層布線基板也可以很容易形成，該樹(shù)脂板被稱(chēng)為半固化片。
當(dāng)多層布線形成并且被粘在半導(dǎo)體芯片上時(shí)，多層布線基板也可以形成。
當(dāng)然，本發(fā)明能夠被應(yīng)用到一種半導(dǎo)體器件上，其中半導(dǎo)體芯片被安裝在一個(gè)其上形成有導(dǎo)體圖案的軟片盒(film carrier)上，用作導(dǎo)電平面的銅箔被插入其中并且密封住。
除此之外，在上面的實(shí)施例中，靜電保護(hù)元件安裝在半導(dǎo)體芯片上。然而，靜電保護(hù)元件可以與導(dǎo)電平面集成。由于前述原因，芯片區(qū)能夠被進(jìn)一步縮小。
依照本發(fā)明，噪聲的產(chǎn)生能夠被削減，半導(dǎo)體器件能夠被小型化和高度集成。本發(fā)明能夠有效地應(yīng)用到安裝需要多個(gè)電位的半導(dǎo)體器件中去。因此，本發(fā)明能夠應(yīng)用到其上混合安裝了DRAM、SRAM和模擬電路的LSI中。所以，能夠組成一個(gè)小型化的LSI。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，其包括安裝在半導(dǎo)體基底上的半導(dǎo)體集成電路芯片，所述半導(dǎo)體集成電路芯片安裝有多個(gè)由不同的電源系統(tǒng)分隔和驅(qū)動(dòng)的電路系統(tǒng)；以及通過(guò)具有至少一個(gè)布線層的布線構(gòu)件連接到所述半導(dǎo)體集成電路芯片的電路系統(tǒng)上的外部連接端子；其中，通過(guò)靜電保護(hù)電路將所述半導(dǎo)體集成電路芯片的多個(gè)電路系統(tǒng)的電源線共接到布線構(gòu)件中提供的導(dǎo)電平面上。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述靜電保護(hù)電路形成于所述半導(dǎo)體集成電路芯片中。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面連接到地電位。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面連接到電源電位。
5.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面被分割成多個(gè)處于同一層的區(qū)域并連接到電源電位，其中針對(duì)每個(gè)所述區(qū)域分成彼此不同的電源電位。
6.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面被分成處于同一層的多個(gè)區(qū)域，并包含一連接到電源電位的區(qū)域和一連接到地電位的區(qū)域。
7.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面中形成有多層導(dǎo)電平面以在所述導(dǎo)電平面間插入絕緣層，并且至少一層導(dǎo)電平面連接到地電位。
8.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面設(shè)置在布線基板上，并且通過(guò)設(shè)置在所述布線基板上的通孔與所述半導(dǎo)體集成電路芯片電連接。
9.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面基本上形成在布線基板的全部表面上。
10.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面是一導(dǎo)電環(huán)。
11.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述導(dǎo)電平面構(gòu)成多層布線基板中的一層。
12.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述外部連接端子是用于在引出到樹(shù)脂封裝下表面的表面進(jìn)行封裝的端子。
13.如權(quán)利要求12所述的半導(dǎo)體集成電路器件，其中，所述外部連接端子是一球柵陣列。
14.如權(quán)利要求12所述的半導(dǎo)體集成電路器件，其中，所述外部連接端子是一針柵陣列。
15.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述半導(dǎo)體集成電路器件是CPS型。
16.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述靜電保護(hù)電路布置在布線構(gòu)件上。
17.如權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中，所述靜電保護(hù)電路由安裝在導(dǎo)電平面上的芯片的部分構(gòu)成。
全文摘要
一種半導(dǎo)體集成電路器件包括安裝在半導(dǎo)體基底上的半導(dǎo)體集成電路芯片，該半導(dǎo)體集成電路芯片安裝有多個(gè)電路系統(tǒng)，該多個(gè)電路系統(tǒng)由不同的電源系統(tǒng)加以分隔并驅(qū)動(dòng)，該半導(dǎo)體集成電路芯片還包含至少一個(gè)靜電保護(hù)電路；以及外部連接端子(5)，其通過(guò)具有至少一個(gè)布線層的布線構(gòu)件(4)連接到半導(dǎo)體集成電路芯片的電路系統(tǒng)上，其中，通過(guò)靜電保護(hù)電路(2)將半導(dǎo)體集成電路芯片(1)的多個(gè)電路系統(tǒng)的電源線和地線分別共接到布線構(gòu)件中提供的導(dǎo)電平面(43)上。
文檔編號(hào)H01L27/04GK1638128SQ20041008226
公開(kāi)日2005年7月13日 申請(qǐng)日期2004年11月12日 優(yōu)先權(quán)日2003年11月12日
發(fā)明者岡田康幸, 宮崎浩幸, 野畑真純 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社