專(zhuān)利名稱(chēng)：采用晶片鍵合和simox工藝的不同晶體取向自對(duì)準(zhǔn)soi的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到數(shù)字或模擬應(yīng)用的高性能金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，更確切地說(shuō)是涉及到利用襯底表面取向來(lái)提高載流子遷移率的MOSFET。
背景技術(shù)：
在當(dāng)前的半導(dǎo)體技術(shù)中，互補(bǔ)型金屬-氧化物-半導(dǎo)體(CMOS)器件如nFET(即，n溝道MOSFET)或pFET(即，p溝道MOSFET)典型地制作在具有單一晶體取向的半導(dǎo)體晶片例如Si上。特別是，大多數(shù)今天的半導(dǎo)體器件都制作在(100)晶體取向的Si上。
大家知道，對(duì)于表面晶體取向?yàn)?100)的Si，電子有高遷移率，而空穴在表面晶體取向?yàn)?110)時(shí)有高遷移率。即，在(100)Si上空穴遷移率大約比此晶體取向的相應(yīng)電子遷移率低2-4倍。為補(bǔ)償這種差異，pFET被典型地設(shè)計(jì)為具有較大的寬度，以便相對(duì)于nFET的下拉電流平衡上拉電流，從而達(dá)到均勻的電路開(kāi)關(guān)。具有較大寬度的pFET不是所希望的，因?yàn)檫@將占據(jù)大量的芯片面積。
另一方面，(110)Si的空穴遷移率為(100)Si的兩倍，因此，制作在(110)面上的pFET比制作在(100)面上的pFET表現(xiàn)出大得多的驅(qū)動(dòng)電流。不幸的是，(110)Si面的電子遷移率比(100)Si面降低很多。
從上述可以推斷，(110)Si面因優(yōu)越的空穴遷移率而對(duì)pFET器件是優(yōu)選的，但這樣的晶體取向?qū)FET器件完全不合適。而(100)Si面對(duì)nFET器件是優(yōu)選的，因?yàn)榇司w取向?qū)﹄娮舆w移率有利。
鑒于上述，需要提供集成半導(dǎo)體器件，該器件制作在不同晶體取向的襯底上而使特定的器件有優(yōu)化的性能。也需要提供制作這樣的集成半導(dǎo)體器件的方法，使nFET和pFET都制作在具有不同晶體取向的絕緣體上硅襯底上，其中襯底上制作器件的不同晶體取向半導(dǎo)體層基本上是共面的，且厚度基本相同。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種集成半導(dǎo)體器件的制作方法，使不同類(lèi)型的CMOS器件制作在特定晶體取向的絕緣體上硅(SOI)襯底上來(lái)提高每種器件的性能。
本發(fā)明的另一個(gè)目的是提供一種集成半導(dǎo)體器件的制作方法，使pFET位于(110)晶面上，而nFET位于同一SOI襯底的(100)晶面上。
本發(fā)明的再一個(gè)目的是提供一種方法，將SOI技術(shù)與CMOS技術(shù)用簡(jiǎn)單易行的工藝步驟集合在一起。
本發(fā)明還有一個(gè)目的是提供一種制作集成半導(dǎo)體結(jié)構(gòu)的方法，在此結(jié)構(gòu)中兩種CMOS器件，亦即pFET和nFET都是SOI型的。
本發(fā)明還有一個(gè)目的是提供一種制作集成半導(dǎo)體結(jié)構(gòu)的方法，此結(jié)構(gòu)包含具有不同的晶體取向的SOI襯底，其中制作器件的半導(dǎo)體層基本上是共面的，且厚度基本相同。
本發(fā)明的這些和其他目的以及優(yōu)點(diǎn)在本發(fā)明中被實(shí)現(xiàn)，包括晶片鍵合、腐蝕、腐蝕區(qū)中半導(dǎo)體層的再生長(zhǎng)以及離子注入與退火，例如，SIMOX(氧注入隔離)。具體說(shuō)來(lái)，本發(fā)明的方法首先包括提供SOI襯底，該襯底至少包含不同晶體取向的上半導(dǎo)體層和下半導(dǎo)體層。此SOI襯底是將兩個(gè)不同的半導(dǎo)體晶片鍵合在一起而成的。鍵合之后，采用選擇腐蝕工藝制作開(kāi)孔而露出SOI襯底下半導(dǎo)體層的表面。
接著，在露出下半導(dǎo)體層表面的開(kāi)孔中外延生長(zhǎng)與下半導(dǎo)體層同晶體取向的半導(dǎo)體材料。在制作半導(dǎo)體材料前可在露出的開(kāi)孔側(cè)壁上制作隔層。在半導(dǎo)體材料中用SIMOX型工藝(包括氧或氮離子注入和退火)制作絕緣埋層區(qū)。
在注入和退火后，使用平面化步驟來(lái)提供一種結(jié)構(gòu)，其中具有第二晶體取向的半導(dǎo)體材料與上半導(dǎo)體層基本上共面，且厚度基本相同。然后至少一個(gè)nFET和至少一個(gè)pFET可制作在上半導(dǎo)體層或半導(dǎo)體材料上，取決于該層的表面取向。兩種CMOS器件，亦即pFET和nFET都是SOI型的，因?yàn)樗鼈兌贾谱髟谟山^緣埋層與下半導(dǎo)體層隔離的SOI層中，亦即，上半導(dǎo)體層或再生長(zhǎng)的半導(dǎo)體材料中。


圖1表示具有不同晶體取向的半導(dǎo)體層的初始SOI襯底(剖視圖)。
圖2表示在圖1的SOI襯底中制作開(kāi)孔以露出部分下半導(dǎo)體層(剖視圖)。
圖3表示在圖2的結(jié)構(gòu)中每個(gè)開(kāi)孔露出的側(cè)壁上所含的隔層(剖視圖)。
圖4表示在圖3的下半導(dǎo)體層露出表面上制作半導(dǎo)體材料后的結(jié)構(gòu)(剖視圖)。
圖5表示用可選的附加掩模層對(duì)半導(dǎo)體材料進(jìn)行離子注入(剖視圖)。
圖6表示圖5所示結(jié)構(gòu)退火后的結(jié)構(gòu)(剖視圖)。
圖7表示從半導(dǎo)體材料除去圖形掩模后的結(jié)構(gòu)(剖視圖)。
圖8表示平面化后的結(jié)構(gòu)(剖視圖)。
圖9表示本發(fā)明的集成半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)含有的nFET和pFET制作在具有不同晶體取向但SOI厚度基本相同的共面表面上。
具體實(shí)施例方式
本發(fā)明提供了一種方法，采用晶片鍵合、離子注入和退火來(lái)制作具有不同晶體取向的SOI襯底，現(xiàn)在將參照附圖來(lái)更詳細(xì)地加以描述。在附圖中，類(lèi)似的和對(duì)應(yīng)的部分由類(lèi)似的參考數(shù)字來(lái)表示。
參見(jiàn)圖1，此圖表示可用于本發(fā)明的初始的鍵合SOI襯底10。如圖所示，鍵合的SOI襯底10包含表面介電層18、上半導(dǎo)體層16、絕緣層14以及下半導(dǎo)體層12。此鍵合襯底10還可包含在下半導(dǎo)體層12之下的可選半導(dǎo)體層(未示出)。在可選的鍵合襯底中，另一個(gè)絕緣層將下半導(dǎo)體層12與可選的半導(dǎo)體層分開(kāi)。
鍵合襯底10的表面介電層18為氧化物、氮化物、氮氧化物或其他絕緣層，可以是在晶片鍵合前存在于原始晶片之一中的，也可以是在晶片鍵合后用加熱工藝(亦即，氧化、氮化或氮氧化)或淀積而制作在上半導(dǎo)體層16上面的。無(wú)論表面介電層18的來(lái)源如何，表面介電層18的厚度為大約3-500nm，更優(yōu)選地為大約5-20nm。
上半導(dǎo)體層16由任何半導(dǎo)體材料構(gòu)成，例如，包括Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP以及其他III/V或II/VI族化合物半導(dǎo)體材料。上半導(dǎo)體層16也可包括預(yù)制SOI襯底的SOI層或?qū)盈B半導(dǎo)體層如Si/SiGe。上半導(dǎo)體層16的特點(diǎn)是具有第一晶體取向，優(yōu)選地為(110)。雖然(110)晶體取向是優(yōu)選的，上半導(dǎo)體層16也可具有(111)或(100)晶體取向。
上半導(dǎo)體層16的厚度可以改變，取決于制作鍵合襯底10所用的原始晶片。然而，上半導(dǎo)體層16的典型厚度為大約5-500nm，更優(yōu)選地為大約5-100nm。
絕緣層14位于上半導(dǎo)體層16與下半導(dǎo)體層12之間，其厚度可變，取決于制作鍵合襯底10所用的原始晶片。然而，絕緣層14的典型厚度為大約1-500nm，更優(yōu)選地為大約5-100nm。絕緣層14為氧化物或其他類(lèi)似的絕緣材料，是在晶片鍵合前制作在兩個(gè)晶片上或其中之一上的。
下半導(dǎo)體層12是由與上半導(dǎo)體層16相同或不同的任何半導(dǎo)體材料構(gòu)成的。因此，下半導(dǎo)體層12可包括，例如，Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP以及其他III/V或II/VI族化合物半導(dǎo)體材料。下半導(dǎo)體層12也可包括預(yù)制SOI襯底的SOI層或?qū)盈B半導(dǎo)體如Si/SiGe。下半導(dǎo)體層12的特點(diǎn)是具有第二晶體取向，該晶體取向不同于上半導(dǎo)體層16的第一晶體取向。由于上半導(dǎo)體層16優(yōu)選地為(110)面，下半導(dǎo)體層12的晶體取向優(yōu)選地為(100)。雖然(100)晶體取向是優(yōu)選的，下半導(dǎo)體層12可具有(111)或(110)的晶體結(jié)構(gòu)，取決于上半導(dǎo)體層16的晶體取向。
下半導(dǎo)體層12的厚度可以改變，取決于制作鍵合襯底10所用的原始晶片。在下半導(dǎo)體層下面沒(méi)有可選的半導(dǎo)體層的實(shí)施方式中，下半導(dǎo)體層12起著整個(gè)結(jié)構(gòu)的支撐片的作用。為了支撐整個(gè)晶片，下半導(dǎo)體層12的厚度為數(shù)百μm。例如，下半導(dǎo)體層12的厚度可為大約500-800μm。在下半導(dǎo)體層12下面有可選的半導(dǎo)體層的實(shí)施方式中，下半導(dǎo)體層12的厚度可為大約5nm到大約200μm，更優(yōu)選的厚度為大約5-100nm。
當(dāng)下半導(dǎo)體層12下面存在可選的半導(dǎo)體層時(shí)，可選的半導(dǎo)體層可為與下半導(dǎo)體層12相同或不同的半導(dǎo)體材料?？蛇x的半導(dǎo)體層的晶體取向典型地，但不總是，與下半導(dǎo)體層相同。此可選的半導(dǎo)體層一般厚于下半導(dǎo)體層12。當(dāng)存在可選的半導(dǎo)體層時(shí)，一絕緣層將可選的半導(dǎo)體層與下半導(dǎo)體層隔離。
圖1所示的鍵合襯底10包含兩個(gè)鍵合在一起的半導(dǎo)體晶片。用來(lái)制作鍵合襯底10的兩個(gè)晶片可包括兩個(gè)SOI晶片，其中之一包含上半導(dǎo)體層16，而另一個(gè)晶片包含下半導(dǎo)體層12；一個(gè)SOI晶片和一個(gè)體材料半導(dǎo)體晶片；兩個(gè)體材料半導(dǎo)體晶片，其中至少一個(gè)晶片上含有絕緣層14；或者一個(gè)SOI晶片和一個(gè)體材料半導(dǎo)體晶片，后者包含離子注入?yún)^(qū)如H2注入?yún)^(qū)，可用來(lái)在晶片鍵合期間使至少一個(gè)晶片的一部分分離開(kāi)。本發(fā)明擬使用兩個(gè)體材料晶片，其中之一具有H2注入?yún)^(qū)。
鍵合是這樣來(lái)實(shí)現(xiàn)的先使兩個(gè)晶片彼此緊密接觸；可選地對(duì)接觸的晶片施加外力；然后在能使兩個(gè)晶片鍵合在一起的條件下對(duì)兩個(gè)接觸的晶片加熱。加熱步驟可在存在或沒(méi)有外力的條件下進(jìn)行。加熱步驟典型地在惰性環(huán)境中，在大約600-1300℃的溫度下進(jìn)行大約2-20小時(shí)。更優(yōu)選地，鍵合步驟是在大約900-1200℃的溫度下進(jìn)行大約2-20小時(shí)。在本發(fā)明中所用的“惰性環(huán)境”一詞代表所用的氣氛為惰性氣體，如He、Ar、N2、Xe、Kr或其混合氣體。在鍵合過(guò)程中所用的優(yōu)選環(huán)境為N2。在使用氫注入的實(shí)施方式中，在鍵合前可使用溫度為大約200-500℃的預(yù)熱步驟。
在使用兩個(gè)SOI晶片的實(shí)施方式中，在鍵合后，可用平面化工藝如化學(xué)機(jī)械拋光(CMP)或研磨和腐蝕來(lái)至少除去一個(gè)SOI晶片的某些材料層。當(dāng)達(dá)到表面介電層18時(shí)停止平面化工藝。
在一個(gè)晶片包含離子注入?yún)^(qū)的實(shí)施方式中，在鍵合期間離子注入?yún)^(qū)形成多孔區(qū)，使離子注入?yún)^(qū)上面的部分晶片破裂而離開(kāi)鍵合的晶片，例如，如圖1所示。注入?yún)^(qū)典型地包含氫離子，是用技術(shù)熟練人員所熟知的離子注入條件注入晶片表面的。
在鍵合的晶片中不含介電層的實(shí)施方式中，表面介電層18可制作在鍵合的晶片上面，使用加熱工藝如氧化，或常規(guī)的淀積工藝如化學(xué)汽相沉積(CVD)、等離子體增強(qiáng)CVD、原子層淀積、化學(xué)溶液淀積以及其他類(lèi)似的淀積工藝。
然后在圖1的鍵合襯底10的預(yù)定部分上制作圖形掩模20，使之保護(hù)一部分鍵合襯底10而至少留下鍵合襯底10的另一部分不受保護(hù)。鍵合襯底10的保護(hù)部分確定了此結(jié)構(gòu)的第一器件區(qū)，而鍵合襯底10的未保護(hù)部分確定了第二器件區(qū)。圖形掩模20為氮化物或氮氧化物層，是用光刻和腐蝕制作和刻圖形的。
在本發(fā)明中用圖形掩模20來(lái)防止注入和退火步驟期間鍵合的SOI襯底被保護(hù)部分的氧化。為在最終的結(jié)構(gòu)中達(dá)到基本相同的SOI厚度，可選擇此掩模層的厚度基本上等于圖6中再生長(zhǎng)半導(dǎo)體層氧化部分的厚度減去表面介電層18的厚度。表面介電層18在后面除去圖形掩模20期間可起止蝕層的作用。
在鍵合襯底10有了圖形掩模20后，對(duì)該結(jié)構(gòu)進(jìn)行一個(gè)或多個(gè)腐蝕步驟來(lái)提供至少一個(gè)開(kāi)孔22，露出第二半導(dǎo)體層12的表面。制作圖形掩模20和腐蝕后所得的結(jié)構(gòu)，例如，如圖2所示。具體說(shuō)來(lái)，本發(fā)明此處所用的一個(gè)或多個(gè)腐蝕步驟除去了表面介電層18的未保護(hù)部分，以及下面的部分上半導(dǎo)體層16和隔開(kāi)上半導(dǎo)體層16與下半導(dǎo)體層12的部分絕緣層14。
腐蝕可利用單步腐蝕或多步腐蝕來(lái)進(jìn)行。本發(fā)明此處所用的腐蝕可包括干法腐蝕工藝如反應(yīng)離子刻蝕、離子束刻蝕、等離子體刻蝕或激光刻蝕、使用化學(xué)腐蝕劑的濕法腐蝕工藝、或其組合。此腐蝕可停止在下半導(dǎo)體層12的上表面，也可停止在稍低于下半導(dǎo)體層12上表面的區(qū)域。在本發(fā)明的優(yōu)選實(shí)施方式中，用反應(yīng)離子刻蝕(RIE)來(lái)選擇除去表面介電層18、上半導(dǎo)體層16和絕緣層14的未保護(hù)部分。
注意，腐蝕后開(kāi)孔22露出的側(cè)壁24包括表面介電層18、上半導(dǎo)體層16、絕緣層14以及下半導(dǎo)體層12的余下部分。如圖所示，層18、16和14露出的側(cè)壁與掩模20的最外邊對(duì)準(zhǔn)。
在保留掩模20時(shí)，在例如圖3所示結(jié)構(gòu)的至少一個(gè)開(kāi)孔22中，在露出的側(cè)壁24上制作隔層26。用淀積和腐蝕制作的隔層26是由絕緣材料如氧化物制成的。在本發(fā)明中，隔層26被用作選擇外延的阻擋掩模來(lái)防止從腐蝕側(cè)壁露出的上半導(dǎo)體層16的外延，以保證外延后在腐蝕區(qū)中有優(yōu)質(zhì)的單晶。
在制作隔層26后，在例如圖4所示結(jié)構(gòu)的下半導(dǎo)體層12露出的表面上選擇制作半導(dǎo)體材料28。按照本發(fā)明，半導(dǎo)體材料28的晶體取向與下半導(dǎo)體層12相同。
半導(dǎo)體材料28可包括任何含硅半導(dǎo)體材料，如Si、應(yīng)變的Si、SiGe、SiC、SiGeC或其組合，都可用選擇外延生長(zhǎng)法制作。在某些優(yōu)選的實(shí)施方式中，半導(dǎo)體材料28由Si構(gòu)成。在本發(fā)明中，半導(dǎo)體材料28可稱(chēng)為再生長(zhǎng)半導(dǎo)體材料層。用外延工藝制作的半導(dǎo)體材料28可生長(zhǎng)得高于圖形掩模20的上表面，然后用拋光降至圖形掩模20的上表面，以消除任何可能的小晶面生長(zhǎng)。注意，半導(dǎo)體材料28可不同于下半導(dǎo)體材料12。因此，例如，SiGe合金可生長(zhǎng)在Si層上。在附圖中，半導(dǎo)體材料28和半導(dǎo)體層12是由同樣的半導(dǎo)體材料構(gòu)成的，其間顯然不存在真正的界面。如果材料不同，在半導(dǎo)體材料層28與下半導(dǎo)體層12間會(huì)有界面存在。
在此處，可在圖4所示結(jié)構(gòu)的露出表面上制作可選的圖形注入掩模30。在此實(shí)施方式中，先在此結(jié)構(gòu)的露出表面施加光致抗蝕劑層，然后使用光刻包括抗蝕劑的曝光和顯影來(lái)制作可選的圖形注入掩模30。注意，可選的圖形注入掩模的側(cè)壁可在前面的腐蝕步驟中形成的開(kāi)孔側(cè)壁上稍有延伸。圖5表示所得的包含可選的圖形掩模30的結(jié)構(gòu)。
使用或不用可選的圖形掩模30，離子32例如氧或氮被注入半導(dǎo)體材料層28的露出部分，使得在半導(dǎo)體材料層28中形成一注入?yún)^(qū)34。參見(jiàn)圖5。注入?yún)^(qū)34的深度可設(shè)計(jì)得使圖6中退火后的絕緣埋層材料區(qū)36的上表面(最終的氧化物埋層上表面)基本上與絕緣層14的上表面相平。注意，此注入?yún)^(qū)將基本上與退火步驟后的絕緣埋層36的上表面區(qū)持平(參見(jiàn)圖6)。此注入?yún)^(qū)包含高濃度的離子，在以后的高溫退火步驟中能形成絕緣埋層。在本發(fā)明的這一階段進(jìn)行的離子注入可包括各種熟知的離子注入條件，例如，可包括下面的條件大劑量離子注入這里所用的“大劑量”一詞代表大約4E17cm-2以上的離子劑量，更優(yōu)選地為大約4E17-2E18cm-2的離子劑量。除了使用大劑量時(shí)，此注入典型地是在能量為大約10-1000keV的離子注入設(shè)備中進(jìn)行的。更優(yōu)選地，此注入是用大約60-250keV的能量進(jìn)行的。
此注入，可稱(chēng)為底部離子注入，是在大約200-800℃的溫度下在大約0.05-500mAcm-2的束流密度下進(jìn)行的。更優(yōu)選地，此底部離子注入可在大約200-600℃的溫度下在大約4-8mAcm-2的束流密度下進(jìn)行。
如果需要，可在底部離子注入后接著進(jìn)行第二次注入，這是用大約1E14-1E16cm-2的劑量進(jìn)行的，更為優(yōu)選的劑量是大約1E15-4E15cm-2。第二次注入的能量為大約40keV或以上，更優(yōu)選地為大約120-450keV。
此第二次注入是在溫度為大約4K-200℃，束流密度為大約0.05-10mAcm-2下進(jìn)行的。更優(yōu)選地，第二次注入可在溫度為大約25-100℃，束流密度為大約0.5-5.0mAcm-2下進(jìn)行。
注意，第二次注入在底部離子注入步驟所引起的損傷區(qū)下面形成了一個(gè)無(wú)定形區(qū)。在以后的退火期間，此無(wú)定形區(qū)和損傷區(qū)轉(zhuǎn)變?yōu)榻^緣埋層區(qū)。
小劑量離子注入這里所用的“小劑量”一詞對(duì)于本發(fā)明的這個(gè)實(shí)施方式代表大約4E17cm-2以下的離子劑量，更優(yōu)選地為大約1E17-3.9E17cm-2的離子劑量。此小劑量注入是在能量為大約40-500keV下進(jìn)行的，更優(yōu)選地為大約60-250keV。
此小劑量注入，可稱(chēng)為底部離子注入，是在大約100-800℃的溫度下進(jìn)行的。更優(yōu)選地，此底部離子注入可在大約200-650℃的溫度下進(jìn)行。小劑量注入所用的束流密度為大約0.05-500mAcm-2。
如果需要，可在底部小劑量離子注入后接著進(jìn)行第二次注入，采用上述的條件進(jìn)行。
還要強(qiáng)調(diào)的是，上述類(lèi)型的離子注入是示范性的，決不是對(duì)本發(fā)明范圍的限制。而本發(fā)明考慮了所有的常規(guī)離子注入，這些都是在常規(guī)的SIMOX工藝中典型使用的。
離子注入后，典型地用技術(shù)熟練人員所熟知的常規(guī)去抗蝕劑工藝來(lái)除去可選的圖形掩模30。接著，對(duì)包含注入?yún)^(qū)34的結(jié)構(gòu)進(jìn)行高溫退火，使注入?yún)^(qū)34能轉(zhuǎn)變?yōu)閮?yōu)質(zhì)的絕緣埋層36。具體說(shuō)來(lái)，本發(fā)明的退火步驟是在大約700-1400℃的溫度下進(jìn)行的，大約1100-1300℃是更優(yōu)選的。
而且，本發(fā)明的退火步驟是在氧化環(huán)境中進(jìn)行的。退火步驟所用的氧化環(huán)境包含至少一種含氧氣體如O2、NO、N2O、臭氧、空氣以及其他類(lèi)型的含氧氣體。含氧氣體可彼此混合(如O2與NO的混合氣)，也可為采用惰性氣體如He、Ar、N2、Xe、Kr或Ne稀釋的氣體。
退火步驟進(jìn)行的時(shí)間是可變的，典型的范圍為大約1-100小時(shí)，更優(yōu)選地為大約2-24小時(shí)。退火步驟可在單一的目標(biāo)溫度或采用不同升降溫速率和恒溫時(shí)間的各種升溫和恒溫循環(huán)。
因?yàn)橥嘶鹗窃谘趸h(huán)境中進(jìn)行的，半導(dǎo)體材料28的上部氧化而在其中形成表面氧化區(qū)38。注意，因存在圖形掩模20防止了上半導(dǎo)體層16被氧化。表面氧化區(qū)38的體積幾乎為氧化前的硅的兩倍。
接著，從圖6所示的結(jié)構(gòu)選擇除去圖形掩模20而停止在表面介電層18上。在本發(fā)明中用濕法化學(xué)腐蝕工藝來(lái)除去圖形掩模20，其中所用的腐蝕劑為，例如，熱磷酸。熱磷酸對(duì)SiN構(gòu)成的圖形掩模20是特別有用的，因?yàn)樗鼘?duì)氧化物選擇腐蝕SiN。腐蝕后所得的結(jié)構(gòu)，例如，如圖7所示。
現(xiàn)在參見(jiàn)圖8，表面氧化層38，亦即，再生長(zhǎng)半導(dǎo)體材料的氧化區(qū)與表面介電層18以及可選地，部分隔層26一起對(duì)半導(dǎo)體材料層選擇清除。本發(fā)明的這一步可稱(chēng)為平面化工藝，因?yàn)樵摬襟E提供了圖8所示的平面結(jié)構(gòu)。
具體說(shuō)來(lái)，在本發(fā)明中可使用對(duì)半導(dǎo)體材料選擇清除氧化物的濕法化學(xué)腐蝕工藝?？捎糜诒景l(fā)明這一步驟來(lái)選擇清除氧化物的一種腐蝕劑實(shí)例為緩沖的HF。SOI層，亦即，上半導(dǎo)體層16和半導(dǎo)體材料28上的隔層26也可除去。因?yàn)楦魧?6典型地位于隔離區(qū)(而非有源器件區(qū))，隔層凹陷或被除去都是可以接受的?？稍谥谱鳒喜鄹綦x區(qū)期間取代或修正清除隔層。
注意，在圖8中示出了標(biāo)作100的第一器件區(qū)和標(biāo)作102的第二器件區(qū)。第一器件區(qū)包含上半導(dǎo)體層16，而第二器件區(qū)102包含半導(dǎo)體材料層28。兩個(gè)有源區(qū)都是SOI區(qū)，因?yàn)榻^緣區(qū)將有源區(qū)與下半導(dǎo)體層12隔開(kāi)。如同所說(shuō)明的那樣，圖8的結(jié)構(gòu)包含具有第二晶體取向的再生長(zhǎng)半導(dǎo)體材料28，該層基本上與上半導(dǎo)體層16共面且厚度基本相同，而上半導(dǎo)體層16具有與第二晶體取向不同的第一晶體取向。
在提供了基本為平面的表面后，典型地制作隔離區(qū)40，如淺溝道隔離區(qū)，使第一半導(dǎo)體器件區(qū)100與第二半導(dǎo)體器件區(qū)102隔離。隔離區(qū)40制作在有隔層的區(qū)域中，所用的工藝步驟是技術(shù)熟練人員所熟知的，例如，確定溝槽并腐蝕；可選地用擴(kuò)散阻擋層襯入溝槽；以及用溝槽介電材料如氧化物填充溝槽。溝槽填充后，可對(duì)此結(jié)構(gòu)平面化，并可執(zhí)行可選的致密工藝步驟來(lái)使溝槽介電材料致密。
所得含隔離區(qū)40的基本為平面的結(jié)構(gòu)，例如，如圖9所示。此圖也表示了集成結(jié)構(gòu)，該結(jié)構(gòu)是在部分第一半導(dǎo)體層16上制作了第一半導(dǎo)體器件50和在再生長(zhǎng)半導(dǎo)體材料28上制作了第二半導(dǎo)體器件52后所形成的。盡管所示者是在每個(gè)器件區(qū)只有一個(gè)半導(dǎo)體器件，本發(fā)明試圖在指定的器件區(qū)制作每種類(lèi)型的多個(gè)器件。
在本發(fā)明的其他實(shí)施方式中，隔離區(qū)40制作在圖8所示的區(qū)域100和102中，使許多pFET或nFET可制作在原來(lái)由隔層26隔開(kāi)的每個(gè)區(qū)域中。
按照本發(fā)明，第一半導(dǎo)體器件可為pFET或nFET，而第二半導(dǎo)體器件可為nFET或pFET，但第一半導(dǎo)體器件必須與第二半導(dǎo)體器件不同，且具體的器件必須制作在提供高性能器件的晶體取向上。此pFET和nFET是用技術(shù)熟練人員所熟知的標(biāo)準(zhǔn)CMOS工藝制作的。每個(gè)FET都包含柵極介電層、柵極導(dǎo)體、在柵極導(dǎo)體上面的任選硬掩模、至少在柵極導(dǎo)體側(cè)面上的隔層、以及擴(kuò)散區(qū)。在圖9中擴(kuò)散區(qū)標(biāo)為54。
注意，pFET制作在具有(110)或(111)晶體取向的半導(dǎo)體材料上，而nFET制作在具有(100)或(111)晶體取向的半導(dǎo)體表面上。
雖然已用其優(yōu)選的實(shí)施方式對(duì)本發(fā)明作了部分地說(shuō)明或描述，技術(shù)熟練人員將會(huì)理解，可在形式或詳細(xì)內(nèi)容上作出前述的和其他的改變而不背離本發(fā)明的構(gòu)思和范圍。因此，本發(fā)明在權(quán)利要求的范圍內(nèi)，將不只限于所描述和說(shuō)明的形式和詳情。
權(quán)利要求
1.一種制作集成半導(dǎo)體結(jié)構(gòu)的方法，包括提供SOI襯底，該襯底包含由絕緣層隔離的第一晶體取向的上半導(dǎo)體層和第二晶體取向的下半導(dǎo)體層，所述第一晶體取向與所述第二晶體取向不同；在SOI襯底中至少制作一個(gè)開(kāi)孔來(lái)露出下半導(dǎo)體層表面；在所述露出的下半導(dǎo)體層表面上生長(zhǎng)半導(dǎo)體材料，所述半導(dǎo)體材料的晶體取向與第二晶體取向相同；用離子注入和退火在所述半導(dǎo)體材料中制作絕緣埋層區(qū)，所述絕緣埋層區(qū)將半導(dǎo)體材料與下半導(dǎo)體層隔離；以及對(duì)注入后的半導(dǎo)體材料平面化來(lái)提供一種結(jié)構(gòu)，其中具有第二晶體取向的半導(dǎo)體材料與上半導(dǎo)體層基本上共面并有基本相同的厚度。
2.權(quán)利要求1的方法，其中所述提供SOI襯底包括將兩個(gè)晶片鍵合在一起，其中至少一個(gè)晶片包含上半導(dǎo)體層，而另一個(gè)晶片包含下半導(dǎo)體層。
3.權(quán)利要求1的方法，其中所述SOI襯底還包含制作在其上的表面介電層。
4.權(quán)利要求1的方法，其中所述至少制作一個(gè)開(kāi)孔包括在SOI襯底上制作圖形掩模和腐蝕。
5.權(quán)利要求1的方法，還包括在所述生長(zhǎng)半導(dǎo)體材料之前，在至少一個(gè)開(kāi)孔露出的側(cè)壁上制作隔層。
6.權(quán)利要求5的方法，其中所述隔層是用淀積和腐蝕來(lái)制作的。
7.權(quán)利要求1的方法，其中所述生長(zhǎng)半導(dǎo)體材料包括選擇外延生長(zhǎng)工藝。
8.權(quán)利要求1的方法，其中所述離子注入包括在半導(dǎo)體材料中注入氧或氮離子。
9.權(quán)利要求1的方法，其中所述離子注入包括底部離子注入步驟。
10.權(quán)利要求9的方法，還包括在底部離子注入步驟后的第二離子注入步驟。
11.權(quán)利要求1的方法，其中所述退火是在大約700-1400℃的溫度下在氧化環(huán)境中進(jìn)行的。
12.權(quán)利要求1的方法，其中所述氧化環(huán)境包括可選地采用惰性氣體稀釋的含氧氣體。
13.權(quán)利要求1的方法，其中所述平面化至少包含一個(gè)選擇除去氧化物的腐蝕步驟。
14.權(quán)利要求1的方法，還包括在所述結(jié)構(gòu)上制作至少一個(gè)pFET和至少一個(gè)nFET。
15.權(quán)利要求14的方法，其中所述至少一個(gè)pFET位于(110)晶面上，而所述至少一個(gè)nFET位于(100)晶面上。
16.權(quán)利要求1的方法，其中所述上半導(dǎo)體層具有(110)的表面取向，而所述半導(dǎo)體材料具有(100)的表面取向。
17.權(quán)利要求16的方法，還包括在(110)表面上制作至少一個(gè)pFET和在(100)表面上制作至少一個(gè)nFET。
18.一種集成半導(dǎo)體結(jié)構(gòu)，包含至少一個(gè)SOI襯底，該襯底包含第一晶體取向的上半導(dǎo)體層和第二晶體取向的半導(dǎo)體材料，其中半導(dǎo)體材料與上半導(dǎo)體層基本上共面且厚度基本相同，所述第一晶體取向與第二晶體取向不同。
19.權(quán)利要求18的集成半導(dǎo)體結(jié)構(gòu)，其中所述上半導(dǎo)體層和所述半導(dǎo)體材料由絕緣區(qū)與下半導(dǎo)體層隔離。
20.權(quán)利要求18的集成半導(dǎo)體結(jié)構(gòu)，其中所述上半導(dǎo)體層具有(110)表面取向，而所述半導(dǎo)體材料具有(100)表面取向。
21.權(quán)利要求20的集成半導(dǎo)體結(jié)構(gòu)，還包含至少一個(gè)位于(110)表面取向的pFET和至少一個(gè)位于(100)表面取向的nFET。
22.權(quán)利要求18的集成半導(dǎo)體結(jié)構(gòu)，其中所述上半導(dǎo)體層具有(100)表面取向，而所述半導(dǎo)體材料具有(110)表面取向。
23.權(quán)利要求22的集成半導(dǎo)體結(jié)構(gòu)，還包含至少一個(gè)位于(110)表面取向的pFET和至少一個(gè)位于(100)表面取向的nFET。
24.權(quán)利要求18的集成半導(dǎo)體結(jié)構(gòu)，還包含至少一個(gè)pFET和至少一個(gè)nFET，每個(gè)器件位于上半導(dǎo)體層或位于半導(dǎo)體材料上，所述位置取決于晶體取向。
25.權(quán)利要求24的集成半導(dǎo)體結(jié)構(gòu)，其中所述至少一個(gè)pFET位于(110)或(111)晶體取向，而所述至少一個(gè)nFET位于(100)或(111)晶體取向。
全文摘要
本發(fā)明提供制作在具有不同晶體取向的SOI襯底上的集成半導(dǎo)體器件，對(duì)特定的器件可提供優(yōu)化的性能。具體說(shuō)來(lái)，所提供的集成半導(dǎo)體結(jié)構(gòu)至少包含一個(gè)SOI襯底，該襯底具有第一晶體取向的上半導(dǎo)體層和第二晶體取向的半導(dǎo)體材料，其中半導(dǎo)體材料層與上半導(dǎo)體層基本上是共面的并有基本相同的厚度，并且第一晶體取向與第二晶體取向不同。此SOI襯底由晶片鍵合、離子注入和退火制成。
文檔編號(hào)H01L21/70GK1581497SQ20041005881
公開(kāi)日2005年2月16日 申請(qǐng)日期2004年7月30日 優(yōu)先權(quán)日2003年8月5日
發(fā)明者凱思琳·W·瓜利尼, 楊美基, 師利仁, 楊敏 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司