專利名稱：具有低標(biāo)準(zhǔn)偏差的高值分裂多晶p電阻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體襯底上形成多晶硅電阻器的結(jié)構(gòu)和工藝，并且，更具體地涉及雙層多晶硅高值電阻器結(jié)構(gòu)。
背景技術(shù)：
與其它電路器件一起在同一晶片上形成高值多晶硅電阻器是困難的。一個(gè)原因是多晶硅層或多層的厚度由其它器件所需的特性來決定。例如，所沉積的多晶硅必須也形成有源器件的柵和/或發(fā)射極、低值電阻器和電容器極板。這需要典型地大于200納米(nm)的厚度。
如圖1所示，多晶硅電阻率是摻雜的非線性函數(shù)，其中電阻率在摻雜濃度增加時(shí)快速減小。注入的摻雜劑的濃度控制使得很難實(shí)現(xiàn)大于大約0.060歐姆厘米的電阻率。因?yàn)?，隨著摻雜濃度減小(比較圖1中的點(diǎn)a和點(diǎn)b)，電阻率隨摻雜濃度的變化速率急劇增加，使得電阻率以及最終的電阻難以控制。這兩方面的局限將實(shí)際的表面電阻限制成不高于2000歐姆每平方太多。因此，兆歐姆電阻器將消耗很多空間，并且將極大地增加管芯尺寸。
形成高值多晶硅電阻器的嘗試已經(jīng)使用離子注入和減小的多晶硅厚度，但成功有限。其它結(jié)構(gòu)已經(jīng)使用多層多晶硅。但是這些結(jié)構(gòu)常常要求除對(duì)于同一晶片上的核心器件所需的那些步驟和工藝之外的許多額外的步驟和工藝，并且所得到的電阻器具有器件和工藝控制的限制。
在授予Dah-Chih Lin等人的美國(guó)專利6,211,031中描述了一種這樣的嘗試。該發(fā)明描述了一種使用兩層的分裂或雙值多晶硅工藝。第一層被沉積并圖案化，以露出下面的電介質(zhì)襯底。第二多晶硅層被沉積在第一層和電介質(zhì)的上方。形成兩個(gè)平行的電阻器。如果多晶硅電阻率太高，則電阻器端部接觸結(jié)構(gòu)將形成整流接觸。其中沒有建議或公開提供低歐姆端部結(jié)構(gòu)的處理。腐蝕在薄多晶硅層上終止而不穿透的接觸孔的工藝也是困難的。
在授予Yu-Ming Tsui等人的美國(guó)專利6,054,359中可發(fā)現(xiàn)另一種方法。該專利描述了薄多晶硅層，在該較薄層上有較厚多晶硅層。薄層被原位摻雜，而較厚層未被摻雜。兩層的組合形成了電阻器。這種特殊的發(fā)明尤其受到形成所形成的電阻器的端部結(jié)構(gòu)一部分的未摻雜層的損害。結(jié)果是電阻器的較高歐姆端部接觸。
現(xiàn)有技術(shù)沒有涉及向薄多晶硅電阻器中集成硅化物或金屬觸點(diǎn)的技術(shù)問題。在硅化物的情形中，形成反應(yīng)將消耗薄多晶層的大部分，如果不是全部的話。對(duì)于接觸腐蝕，所需的過度腐蝕可以完全穿透多晶層。上述問題的每一個(gè)可使電阻器不能工作或不可靠。由于這些原因，現(xiàn)有技術(shù)常常被迫接受高阻抗的端部結(jié)構(gòu)甚至是非歐姆連接。
因此，仍然需要提供高值多晶硅集成電路電阻器，該電阻器具有對(duì)現(xiàn)有工藝的兼容性，采用很少的(如果有的話)附加的工藝步驟，采用很好控制的對(duì)于金屬化層具有較低歐姆電阻的電阻器端部結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種對(duì)于典型的CMOS、雙極或BiCMOS工藝流程需要一個(gè)附加的單一掩模步驟的高值多晶硅電阻器。另一個(gè)目的是改善電阻器值的控制，同時(shí)提高多晶硅電阻(在特定情形下)大于一個(gè)數(shù)量級(jí)的水平。
在上面引用的Steven Leibiger的相關(guān)申請(qǐng)中，一個(gè)較厚的多晶硅層被沉積在硅襯底上形成的場(chǎng)氧化物上。該較厚的層最終可以用于形成高值電阻器的端部，采用一個(gè)第二多晶硅層形成柵、發(fā)射極、低值電阻器和電容器極板。
在Leibiger申請(qǐng)中，本發(fā)明的第二個(gè)目的是從兩個(gè)分別沉積的多晶硅層構(gòu)造高值電阻器，其方式是由僅一層形成內(nèi)稟電阻器，而由兩個(gè)自對(duì)準(zhǔn)的疊層形成電阻器端部。這使得內(nèi)稟電阻器更薄，并且更輕微地被摻雜，以實(shí)現(xiàn)高表面電阻值(大于2000歐姆每平方)，而端部多晶硅疊層可以厚到容易地承受正常的處理，如接觸腐蝕、硅化物形成、或其它已有的步驟。端部也可以相反地被注入比電阻器本體更重?fù)诫s，使得可以實(shí)現(xiàn)多晶層和硅化物或接觸材料之間的歐姆連接。
發(fā)現(xiàn)第二多晶硅層的厚度減小到小于1000埃正如可以預(yù)見到的那樣提高電阻，該第二多晶硅層的厚度減小主要決定了Leibeiger申請(qǐng)中的電阻值，然而更薄的層也可以顯著減小電阻自身的標(biāo)準(zhǔn)偏差。也已經(jīng)發(fā)現(xiàn)第二層的寬度減小正如可以預(yù)見的那樣可以提高電阻，但也增加了電阻的標(biāo)準(zhǔn)偏差。然而，即使采用減小的第二層寬度，較薄的厚度仍然減小電阻的標(biāo)準(zhǔn)偏差。
對(duì)于較薄的多晶硅電阻器所實(shí)現(xiàn)的變化上的減小的原因與幾何形狀和材料性質(zhì)的平衡有關(guān)。多晶硅電阻器的電阻由下式表示R＝(ρ*L)/A等式1其中R是結(jié)構(gòu)的電阻，ρ是電阻率(材料性質(zhì))，L是電阻器的長(zhǎng)度，A是電阻器的截面積。截面積(A)是電阻器的厚度與寬度之積。正如上面討論的那樣，該結(jié)構(gòu)的電阻率可以通過改變摻雜劑濃度來提高。然而，隨著摻雜濃度減小，電阻率隨摻雜濃度的變化率急劇增加，使得難以控制電阻率(以及最終的電阻)。通過減小該結(jié)構(gòu)的厚度，電阻可以與摻雜劑濃度無關(guān)地提高(上述等式1中的A減小)。對(duì)于相同的注入劑量，薄多晶層具有較高的摻雜濃度(摻雜劑物質(zhì)/單位體積)。同樣，該層的電阻率比厚多晶層低。由這種低電阻率材料產(chǎn)生的結(jié)構(gòu)具有小得多的變化，因?yàn)殡娮杪市甭蕼p小(圖1)，并且電阻器本體和端部之間的濃度驅(qū)動(dòng)的擴(kuò)散減少。
本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，盡管以下的詳細(xì)描述將參照示例性的實(shí)施方式、附圖、以及所用的方法來進(jìn)行，但本發(fā)明不只限于這些實(shí)施方式和所用的方法。本發(fā)明具有寬的范圍，并且希望只由所附權(quán)利要求來限定。


圖1是表面電阻率與摻雜濃度關(guān)系的曲線；圖2是表示由疊層覆蓋的晶片區(qū)域的截面圖，其頂層是多晶硅；圖3是圖1中多晶硅被腐蝕以露出下面的場(chǎng)氧化物的結(jié)構(gòu)；圖4是由圖3得到的結(jié)構(gòu)，第二多晶硅層被沉積在疊層上。該層可以或可以不使用原位或離子注入技術(shù)而摻雜；圖5表示兩層多晶硅都被腐蝕和圖案化的圖4的結(jié)構(gòu)；圖6是電阻器的端部接觸被選擇性地注入或相反被摻雜的圖5的結(jié)構(gòu)；圖7是硅化物層已經(jīng)被形成在雙多晶硅端部結(jié)構(gòu)上的圖6的結(jié)構(gòu)；圖8是電介質(zhì)和金屬連接已經(jīng)被施加以形成最終的電阻器的圖7的結(jié)構(gòu)，以及圖9是具有端部以及包含5段彎曲的細(xì)長(zhǎng)本體的電阻器22的形貌圖。
具體實(shí)施例方式
按照Leibiger申請(qǐng)構(gòu)建表面電阻率在2K歐姆每平方和23K歐姆每平方之間的高值電阻器。一些電阻器被構(gòu)建成具有決定電阻率的多晶層，如下面討論的那樣，多晶層的厚度為3700埃()。另一些電阻器被構(gòu)建成具有1000埃的厚度。較厚的多晶硅支柱(leg)是300埃的α-Si以及3400埃的多晶硅，構(gòu)成3700埃的厚度。
對(duì)于具有1000?；?700埃的層的電阻器觀察到另外的反常。如果電阻器被制作成寬度2微米、長(zhǎng)度100微米的50個(gè)方塊，則具有5段彎曲的電阻器具有一致地比沒有彎曲或有10段彎曲的相同電阻器更低的電阻標(biāo)準(zhǔn)偏差。
采用示例性的1000埃層以及大約4％的表面電阻標(biāo)準(zhǔn)偏差構(gòu)建12K歐姆每平方的電阻器。相反，除了3700埃的層之外以同樣方式制成的6K歐姆每平方電阻器具有從11％到高至43％范圍內(nèi)的標(biāo)準(zhǔn)偏差。對(duì)于1000埃的層，1M歐姆數(shù)量級(jí)的電阻器具有+/-5％的標(biāo)準(zhǔn)偏差，與之相比，采用3700埃層的0.3M歐姆電阻器為+/-121％。這些電阻器具有上面討論的相同形狀參數(shù)(2×100微米)，沒有彎曲。
采用1000埃層的12K歐姆電阻器具有-2700ppm的電阻溫度系數(shù)(TCR)。然而，與3700埃層相比，對(duì)于1000埃層隨電阻提高的變化率較低。
圖2表示來自工藝流程的包括隔離場(chǎng)氧化物4和場(chǎng)氧化物8頂部上沉積的多晶硅層6的疊層2。盡管不同于圖2中的情形，但在多晶硅下面可以有超過一層的氧化物。該多晶硅層將是所形成的高值電阻器的最終端部接觸結(jié)構(gòu)的底部，并且該層也可以被用于其它結(jié)構(gòu)的其它部分中，如CMOS晶體管的柵或NPN晶體管的發(fā)射極。也可以作為外延沉積的一部分而形成該層。
圖3表示經(jīng)腐蝕或圖案化以露出下面的氧化物層10的圖2的結(jié)構(gòu)。該圖案化包括采用抗蝕劑遮蔽該結(jié)構(gòu)的一些部分，對(duì)抗蝕劑的一部分進(jìn)行照相曝光，然后腐蝕掉未受保護(hù)的多晶硅區(qū)域。這樣的材料以及光學(xué)加工(例如步進(jìn)和重復(fù)等)在本領(lǐng)域是公知的。該步驟中的腐蝕工藝可以另外用在工藝流程中，或者可以專用于高值電阻器形成。例如，可以是同一工序，該工序用于對(duì)雙極器件有源區(qū)開口以允許在單晶基底區(qū)上外延生長(zhǎng)。在該情形中，不需要額外的處理。
圖4表示在沉積頂部多晶硅層14之后圖3的結(jié)構(gòu)。注意該層覆蓋了第一多晶硅層的水平和垂直表面，以及所有的露出的氧化物。該第二多晶層可以比第一層薄很多，并且當(dāng)厚度為1000?；蚋r(shí)，該第二多晶層表現(xiàn)出如上面討論的那樣未預(yù)見到的所得電阻器電阻的標(biāo)準(zhǔn)偏差的改善。它可以在標(biāo)準(zhǔn)的多晶硅系統(tǒng)中沉積，或者可以被設(shè)置為外延生長(zhǎng)步驟的一部分。在該工序中，可以使用或不使用鍺。如果第二層沒有在沉積工藝中被原位摻雜，則該第二多晶硅層可以采用離子注入步驟來?yè)诫s。注入可以被選擇性地應(yīng)用，或者可以在整個(gè)晶片上以覆蓋方式應(yīng)用。覆蓋不需要圖案化。與摻雜方法無關(guān)，厚度和雜質(zhì)濃度將設(shè)置成使得第二多晶硅層的最終表面電阻將超過2000歐姆每平方。
圖4的結(jié)構(gòu)被遮蔽和圖案化，如圖5所示。這里使用的多晶硅限定和腐蝕步驟是已有的工藝流程的一部分，即使該工藝流程未使用電阻器，因此沒有額外的復(fù)雜性。在圖5中可以看到兩個(gè)多晶電阻器端部和單個(gè)的多晶內(nèi)稟電阻器14。在端部結(jié)構(gòu)12A和12B已經(jīng)被遮蔽并且采用在工藝中較早使用的相同n或p型材料在較高劑量下注入之后，將成為電阻器的接觸點(diǎn)的端部結(jié)構(gòu)如圖6所示。也可不需要該注入步驟，并且也可以與已有的工藝步驟相同，如CMOS源和漏注入。
圖7表示選擇性圖案化的硅化物層16和17，該硅化物層可以在電阻器端部結(jié)構(gòu)上形成。該硅化物層是可選的，并且可以覆蓋整個(gè)雙多晶硅層，或者如所示的那樣覆蓋僅一部分。重要的是，如果使用，則硅化物層被構(gòu)建在較厚(相對(duì)于現(xiàn)有技術(shù))的多晶雙層上。這排除了與直接位于薄多晶層上的硅化物層相關(guān)的問題。該硅化物層可以采用鈦、鎢、鈷、鉑或其它金屬、使用熟悉硅處理技術(shù)的那些技術(shù)人員能夠很好理解的方法而制成。
圖8表示完成的電阻器結(jié)構(gòu)，具有電介質(zhì)絕緣層18和選擇性設(shè)置的金屬化阱20，該金屬化阱將電阻器端部互連接到與芯片電路的其余部分互連接的金屬化區(qū)22。注意觸點(diǎn)在雙多晶硅電阻器端部而不是單一的多晶硅內(nèi)稟電阻器上方被腐蝕。這允許已有的接觸腐蝕工藝步驟不需要修改就可用于該結(jié)構(gòu)，并具有充分的工藝裕度。這些阱可以由鎢、銅、鋁或鈦或其組合或本領(lǐng)域已知的其它這樣的金屬來填充。
圖9從頂表面表示電阻器，其中電阻器從端部到端部22沿其長(zhǎng)度有5段彎曲24或回轉(zhuǎn)。
應(yīng)當(dāng)理解，上述實(shí)施方式是作為例子而在本文中給出，可以有許多變化和替代。因此，本發(fā)明應(yīng)當(dāng)被更寬地看成僅由所附權(quán)利要求書中提及的那樣來限定。
權(quán)利要求
1.一種形成在半導(dǎo)體晶片上的高值多晶硅電阻器，該高值電阻器包括至少一個(gè)氧化物層，制作在所述至少一個(gè)氧化物層上的第一多晶硅層，所述第一多晶硅層具有露出至少一個(gè)氧化物層的圖案化且被腐蝕的開口，該被腐蝕的開口的外圍限定了垂直邊緣，整個(gè)覆蓋所述第一多晶硅層表面、垂直邊緣以及被腐蝕的開口中任何露出的氧化物而沉積的厚度約1000埃的第二多晶硅層，在露出的氧化物上的所述第二多晶硅層以及垂直邊緣被圖案化且被腐蝕以限定高值電阻器的外邊緣和長(zhǎng)度，并且在第一多晶硅層上的所述第二多晶硅層被圖案化且被腐蝕以限定高值電阻器的端部，覆蓋該高值電阻器和端部的電介質(zhì)，以及通過電介質(zhì)到達(dá)每個(gè)端部從而電連接該高值電阻器的金屬觸點(diǎn)。
2.根據(jù)權(quán)利要求1的高值電阻器，還包括向第二多晶硅層中的注入，其中所述第二多晶硅層自身的表面電阻超過2000歐姆每平方。
3.根據(jù)權(quán)利要求1的高值電阻器，其中所述第二多晶硅層包括摻雜的層，其中該層在外延沉積工藝期間被原位摻雜，并且被摻雜的第二多晶硅層的表面電阻超過2000歐姆每平方。
4.根據(jù)權(quán)利要求1的高值電阻器，還包括向高值電阻器的端部的注入，以提高端部的摻雜水平。
5.根據(jù)權(quán)利要求1的高值電阻器，還包括在至少一個(gè)端部上制作的自對(duì)準(zhǔn)硅化物層。
6.根據(jù)權(quán)利要求5的高值電阻器，其中所述硅化物層由選自以下材料構(gòu)成的組之中的一種材料組成，包括鈦、鎢、鈷、鉑、或者本領(lǐng)域公知的用于硅化物層的金屬。
7.根據(jù)權(quán)利要求1的高值電阻器，其中所述金屬觸點(diǎn)是金屬柱塞。
8.根據(jù)權(quán)利要求7的高值電阻器，其中所述金屬柱塞是鎢、銅、鋁或鈦或其組合。
9.根據(jù)權(quán)利要求1的高值電阻器，其中所述電阻器被設(shè)置成細(xì)長(zhǎng)的形式，沿電阻器的長(zhǎng)度具有至少一段彎曲。
10.根據(jù)權(quán)利要求1的高值電阻器，其中所述第二多晶硅層的厚度小于1000埃。
11.一種用于在半導(dǎo)體晶片上制作高值多晶硅電阻器的工藝，該工藝包括以下步驟形成至少一個(gè)氧化物層，在所述至少一個(gè)氧化物層上制作第一多晶硅層，在所述第一多晶硅層中圖案化且腐蝕一個(gè)開口，露出至少一個(gè)氧化物層，該開口具有限定垂直邊緣的外圍，整個(gè)覆蓋所述第一多晶硅層表面、垂直邊緣以及腐蝕的開口中任何露出的氧化物而制作厚度約1000埃的第二多晶硅層，圖案化且腐蝕露出的氧化物上的所述第二多晶硅層以及垂直邊緣，以限定高值電阻器的外邊緣和長(zhǎng)度，圖案化且腐蝕第一多晶硅層上的所述第二多晶硅層，以限定高值電阻器的端部，采用電介質(zhì)覆蓋該高值電阻器和端部，以及形成通過電介質(zhì)到達(dá)每個(gè)端部從而電連接該高值電阻器的金屬觸點(diǎn)。
12.根據(jù)權(quán)利要求11的工藝，還包括將電阻器制作成細(xì)長(zhǎng)形式的步驟，沿電阻器的長(zhǎng)度具有至少一段彎曲。
13.根據(jù)權(quán)利要求11的工藝，還包括以下步驟向所述第二多晶硅層中注入，其中所述第二多晶硅層自身的表面電阻超過2000歐姆每平方。
14.根據(jù)權(quán)利要求11的工藝，還包括在外延沉積工藝期間對(duì)所述第二多晶硅層原位摻雜的步驟，從而形成表面電阻率超過2000歐姆每平方的摻雜第二多晶硅層。
15.根據(jù)權(quán)利要求11的工藝，其中制作第一多晶硅層是外延基底BiCMOS工藝的一部分，其中第一多晶硅層為CMOS或其它有源或無源電器件結(jié)構(gòu)形成保護(hù)層。
16.根據(jù)權(quán)利要求11的工藝，還包括向高值電阻器的端部中注入以提高端部中的摻雜水平的步驟。
17.根據(jù)權(quán)利要求11的工藝，還包括以下步驟在至少一個(gè)端部上制作自對(duì)準(zhǔn)的硅化物層。
18.根據(jù)權(quán)利要求17的工藝，其中所述硅化物層由選自以下材料構(gòu)成的組之中的一種材料組成，包括鈦、鎢、鈷、鉑、或者本領(lǐng)域公知的用于硅化物層的金屬。
19.根據(jù)權(quán)利要求11的工藝，其中所述金屬觸點(diǎn)是金屬柱塞。
20.根據(jù)權(quán)利要求19的工藝，其中所述金屬柱塞是鎢、銅、鋁或鈦或其組合。
21.根據(jù)權(quán)利要求11的工藝，其中所述第二多晶硅層的厚度小于1000埃。
全文摘要
公開了一種由兩層多晶硅構(gòu)成的電阻器結(jié)構(gòu)。該內(nèi)稟器件采用頂層制成，該頂層或者是專門沉積的，或者作為已有工藝步驟如BiCMOS流程中的基體外延生長(zhǎng)的一部分形成。該多晶層可以通過合適地設(shè)置注入劑量、或者通過原位摻雜方法而使其表面電阻較高(大于2000歐姆每平方)而制成。在本發(fā)明中，該層被設(shè)置成大約1000埃或更小的厚度。與較厚的層制成的電阻器相比，采用這樣的厚度形成的這種電阻器已經(jīng)表現(xiàn)出較好的電阻標(biāo)準(zhǔn)偏差。此外，按細(xì)長(zhǎng)形式制成的實(shí)際的電阻器當(dāng)在該形式中結(jié)合5段彎曲時(shí)表現(xiàn)出更好的電阻標(biāo)準(zhǔn)偏差。該電阻器端部由附加的底部多晶層以自對(duì)準(zhǔn)的方式由已經(jīng)是處理工序中一部分的沉積形成。最終的結(jié)果是內(nèi)稟的電阻器本體由單個(gè)多晶層形成，而端部由兩層產(chǎn)生。這些端部足夠厚，使得可以向該結(jié)構(gòu)中加入標(biāo)準(zhǔn)的硅化物和接觸腐蝕處理，而不需特殊的處理。此外，可以向電阻器端部結(jié)合專門或已有的注入，以確保實(shí)現(xiàn)從多晶硅到硅化物或觸點(diǎn)金屬的歐姆接觸。這些步驟可以產(chǎn)生一致的、低電阻的、歐姆端部接觸的、以及大于2000歐姆每平方的內(nèi)稟電阻的、容易制作的電阻器結(jié)構(gòu)。
文檔編號(hào)H01L27/06GK1879194SQ200380109385
公開日2006年12月13日 申請(qǐng)日期2003年12月17日 優(yōu)先權(quán)日2003年1月31日
發(fā)明者詹姆斯·邁克爾·歐爾森 申請(qǐng)人:快捷半導(dǎo)體有限公司