技術(shù)編號：6809835
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及在半導(dǎo)體襯底上形成多晶硅電阻器的結(jié)構(gòu)和工藝，并且，更具體地涉及雙層多晶硅高值電阻器結(jié)構(gòu)。背景技術(shù) 與其它電路器件一起在同一晶片上形成高值多晶硅電阻器是困難的。一個原因是多晶硅層或多層的厚度由其它器件所需的特性來決定。例如，所沉積的多晶硅必須也形成有源器件的柵和/或發(fā)射極、低值電阻器和電容器極板。這需要典型地大于200納米(nm)的厚度。如圖1所示，多晶硅電阻率是摻雜的非線性函數(shù)，其中電阻率在摻雜濃度增加時快速減小。注入的摻雜劑的濃度控制使得很難實...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。