專利名稱：在半導體器件中形成淺溝槽隔離結構的方法
技術領域：
本發(fā)明涉及集成半導體電路的制造方法。具體地，本發(fā)明涉及淺溝槽隔離結構的制造方法。
背景技術：
在高密度封裝集成電路制造技術中，圍繞有源器件制造淺溝槽隔離結構(STI)是防止載板從基板穿透到相鄰器件的有效方法。形成STI結構的常用工藝如圖1所示。在圖1A中，墊氧化物層12和氮化硅層14依次形成在半導體基板10的頂部。在圖1B中，通過對覆蓋層12、14和半導體基板10的光致成像掩膜工藝以及非等向性蝕刻形成一淺溝槽16。在圖1C中，通過熱氧化在裸露的硅基板上形成一薄的氧化物襯層18。隨后，通過氧化物沉積工藝在溝槽16中填入氧化物材料，接下來的化學機械拋光步驟(CMP)可以使得如圖1D所示的結構成為可能。圖1E示出了氮化硅層14去除后的結構。氧化腐蝕后形成的隔離結構如圖1F所示。
當隔離結構制成后，就可以制造半導體器件，如EEPROM單元。圖2示出了制成一半的EEPROM單元。制作EEPROM單元的第一步是在硅基板30上形成一層薄的門電路氧化物層32。隨后由CVD沉積而成的多晶硅層34形成用于EEPROM48的浮動門電路。然后形成具有控制門電路功能的氧氮化物(ONO)層36和第二層多晶硅層38。眾所周知，在本技術領域中，如果EEPROM單元的耦合率越高，EEPROM單元的編程和擦寫效率就越高。耦合率是控制門電路38和浮動門電路48之間的第一電容(未示出)與浮動門電路48和硅基板30之間第二電容(未示出)的比率。因為第一、第二電容串聯(lián)，所以在其它因素相同的條件下，高的耦合率意味著浮動門電路48和基板30之間的壓降越大，電子就能夠更便捷地通過門電路氧化物32，從而使得EEPROM單元的編程和擦寫更快。
多年來，人們研發(fā)出多種方法來改善EEPROM單元的耦合率。兩種常用的方法是提高第一電容(控制門電路38與浮動門電路48之間)或者降低第二電容(浮動門電路48和基板30之間)。同樣可以理解的是，既可以通過調(diào)節(jié)電容表面區(qū)域也可以通過調(diào)節(jié)電容表面之間的距離來調(diào)節(jié)電容。增加耦合率的方法需要增加門電路氧化層32的厚度，同時在部分門電路氧化層中形成較小的通道區(qū)域以便于載板的轉(zhuǎn)移。另一種方法是減少門電路氧化物32占據(jù)的區(qū)域。再一種方法是使氧氮化物層36變薄。還希望通過增加在氧氮化物層36上所占表面區(qū)域46來增加第一電容(控制門電路38與浮動門電路48之間)。然而，以現(xiàn)有形成隔離溝槽的方法，如以上所述和圖1所示，不可能在不擴大門氧化區(qū)域44的同時擴大氧氮化物區(qū)域46，因此消除了改善耦合率時操作上的優(yōu)點。
所以，人們希望有一種隔離溝槽制造方法，允許獨立調(diào)整門電路氧化物層32所占的區(qū)域和氧氮化物層36所占的區(qū)域。
現(xiàn)有制造方法的另一個局限在于門電路導體的厚度受到墊氧化層厚度(圖1中的12)的限制。這是因為門電路導體的高度一般受到突出的隔離結構的高度(圖2中的40)限制，突出的隔離結構的高度40再由氮化硅層(圖1中14)和墊氧化物層12的總高度決定。然而，由于氮化硅層14和墊氧化物層12的熱膨脹系數(shù)系數(shù)相差很大，在隨后的制造過程中，兩層12和14的界面周圍會積聚高的應力。這種應力會在基板有效區(qū)域引起晶格錯位，從而導致漏電和器件失靈?；驹瓌t是，為了防止積聚過高應力，氮化物層14的厚度不應超過墊氧化物層12的10倍。同時，由于一般要求墊氧化物層12非常薄以快速地完成最終氧化物蝕刻并且處于受控狀態(tài)，所以也限制了氮化物層的厚度。因此，需要一種制造方法，在不增加墊氧化物層12厚度的情況下，仍可以形成較高的隔離結構。
IC塊制造商面臨的另一個問題是，墊氧化物層12一旦蝕刻完后，有效區(qū)域中會露出的基板尖角(圖1F中22，圖2中42)。因為應力趨于集中在淺溝槽尖角上，露出的尖尖角42在成品器件中會引起連接泄漏，從而導致器件失靈。因此希望有一種隔離結構的制造方法，可以減少尖角的形成和暴露。

發(fā)明內(nèi)容
為了克服上述制造工藝帶來的局限性，本發(fā)明提供獨特的四層工藝來形成隔離溝槽結構。在本發(fā)明較佳實施方案中，隔離溝槽制造工藝從在硅基板上形成多層結構開始，這些工序包括形成一層薄的墊氧化物，一層氮化硅，一層厚的硅氧化物和隨后形成一層更厚的氮化硅。通過光致成像掩膜工藝和非等向性蝕刻工藝在硅基板中形成溝槽。然后將氧化硅物質(zhì)沉積并填入到溝槽中。隨后蝕刻去頂層氮化硅層，露出氧化物層和填入氧化物材料以呈現(xiàn)突出結構的部分溝槽。利用余下的氮化物層作為自然的蝕刻屏障，等向蝕刻去暴露出的氧化物。氮化物層作為自然的蝕刻屏障時，蝕刻時間能得以延長從而在突出的氧化物結構上形成所需要的外形，通過增加氧氮化物表面區(qū)域而提高耦合率。一旦在氧化物結構上形成所需要的外形，用氮化蝕刻去除氮化硅層。短時的氧化蝕刻用來去除余留的薄的墊氧化層，使得突出的隔離結構的頂部區(qū)域比底部區(qū)域更小，從而能制造高耦合率的EEPROM單元。而且，由于使用多層結構，消除了對突出的隔離結構厚度的約束，因為頂層氮化物層的厚度不再受到對薄的墊氧化物層要求的約束。


圖1，包括1A-1F，是一系列截面圖，示出了現(xiàn)有的淺溝槽隔離結構制造方法的各工序。
圖2是一橫截面圖，示出了根據(jù)現(xiàn)有的隔離結構制造工藝所制成一半的不易揮發(fā)存儲結構的截面圖。
圖3，包括3A-3I，是一系列截面圖，示出了本發(fā)明淺溝槽隔離結構的制造工藝一實施例的各工序。
圖4是一橫截面圖，示出了采用根據(jù)本發(fā)明方法另一實施例所制造的淺溝槽隔離結構。
具體實施例方式
參見圖3A，根據(jù)本發(fā)明形成淺溝槽隔離結構的方法從硅基板60表面的熱氧化開始，熱氧化可以在硅基板60的上部形成一層薄的墊氧化物62。第一層氮化物層64沉積在墊氧化層62的上部，厚度通常在100-500范圍之間，墊氧化物層62厚度通常在50-200范圍之間，隨后是第二層氧化硅層66的沉積，厚度通常在100-300范圍之間，以及第二層氮化硅層68，厚度通常在1000-2000范圍之間。在一般的工藝中，氮化硅層64和68以及氧化物層66通過低壓化學蒸發(fā)沉積(LPCVD)形成的。如圖3B所示，由形成于第二氮化硅層68上部的掩膜(未示出)首先形成溝槽區(qū)域，然后通過非等向蝕刻形成淺溝槽70。圖3C示出了以等向方式將溝槽暴露在氧化蝕刻助劑中側(cè)蝕的氧化物層66和62。根據(jù)所采用的制造工藝，側(cè)蝕量在30-200范圍之間。圖3D中，經(jīng)過熱氧化工藝，在露出的硅基板60表面上形成一氧化物襯層76，氧化物襯層的厚度一般在300-600范圍之間。圖3E中所示的結構通過在第二層氮化物層上沉積一層厚的氧化硅形成(未示出)，例如，以四乙基正硅酸鹽(TEOS)為源氣體，通過低壓化學蒸發(fā)沉積工藝(LPCVD)在溝槽80中填入氧化物材料。之后，通過化學機械研磨(CMP)工藝將氧化物層拋光掉，然后在溝槽填入的氧化物材料上進行的致密化處理，余留在溝槽中的氧化物材料與第二層氮化物層基本上一樣平。圖3F中，所示第二層氮化物層68已被去除，如，通過含五價磷酸熱溶液的濕蝕刻法，留下突出的氧化物結構80。參見圖3G，等向氧化蝕刻工序，如以具有四乙基正硅酸鹽(TEOS)的緩沖氧化蝕刻法，使突出的氧化物結構80變窄的同時暴露第一氮化物層64。如背景技術部分所述，具有較窄頂部的突出氧化物結構可以轉(zhuǎn)化成用于EEPROM的較高耦合率。圖3H示出了第一層氮化物層去除后，氧化物結構80的外形，以及裸露出薄的墊氧化物層62。圖3I示出了，例如，通過氫氟酸溶液中的緩沖氧化蝕刻(BOE)去除薄的墊氧化層62后，淺溝槽隔離結構的最終形態(tài)。
以上描述了形成溝槽結構的工藝過程，現(xiàn)在將介紹各層的功能。就如現(xiàn)有技術方法一樣，突出的溝槽結構80的高度主要由頂層氮化硅層68的厚度決定。然而，與現(xiàn)有技術方法不同，這個頂層氮化物層68的厚度不受墊氧化物層62厚度的限制，為了使受最終氧化蝕刻影響最小，墊氧化物層62需要保持較薄的厚度。通過使用本發(fā)明所揭示的制造方法，只要下面的氧化物層66較厚并與其有良好關系，這個頂層氮化物層68的厚度可以根據(jù)需要制得較厚。結果是，門電路導體的高度可以做的較厚而無需影響墊氧化物層62的厚度。
本發(fā)明多層結構的另一個優(yōu)點來源與第一層氮化硅層64，它可以在第二氧化物層66的等向蝕刻工序中作為自然蝕刻屏障。氮化層64可以使得氧化蝕刻工藝過程中不必關注氧化物層66的厚度。結果是，可以延長氧化蝕刻的時間從而使突出的氧化物結構80的外形更理想。希望淺溝槽隔離結構頂部的形狀更小，因為以這種結構形成的EEPROM單元有更好的耦合率。在本發(fā)明中，第一層氮化硅層64作為氧化蝕刻的自然屏障，能使可控地形成這樣的外形成為現(xiàn)實。如圖3I所示，本發(fā)明所揭示的隔離溝槽制造方法可以在隔離結構頂部與隔離結構底部之間提供較寬的距離82。
本發(fā)明的另一個特點是提出了在非等向溝槽蝕刻之后的氧化側(cè)蝕工序。氧化側(cè)蝕工序的主要目的在于露出硅基板60的尖角(圖3C中的74)。在隨后工序中形成的氧化物襯層(圖3D中的76)，不僅可以保證更好的氧化物填充，而且可以使露出的基板尖角(圖3C中的74)的外形變得更凹陷、更圓滑，這樣就不會象現(xiàn)有技術方法那樣暴露在器件的有效區(qū)域中。
在本發(fā)明另一個實施例中，第一層氮化物層64制得很薄，因此在氧化側(cè)蝕工序中可以沿著氧化物層進行側(cè)蝕，如圖3C所示。為了有較佳的結果，第一層氮化硅層的厚度可以在100-300范圍之間。圖4示出了這個工藝修改后的結果。第一層氮化物層側(cè)蝕的結果是，隔離結構88底部的侵蝕部分84更深入器件的有效區(qū)域，將有效區(qū)域的寬度從標注90減少到標注86，從而進一步提高器件的耦合率。
雖然本發(fā)明闡述了氮—氧—氮—氧(NONO)多層構造方式，但是在本技術領域中普通技術人員可以易于認識到，氮化物層的功能主要是作為CMP和氧化蝕刻的屏障層。因此，也可以采用與氮化物特性相同的其它材料。
權利要求書(按照條約第19條的修改)1.在半導體器件中形成隔離溝槽結構的方法，包括以下工序在一硅基板上依次形成一第一層氧化硅層，一第一層掩膜屏障層，一第二層氧化硅層以及一第二層掩膜屏障層；在所述硅基板上進行非等向蝕刻以形成一溝槽；在所述溝槽中填入氧化硅材料；選擇性地去除第二層掩膜屏障層，保持所述氧化硅溝槽填充物的完整性，從而形成一突出的氧化物結構；通過等向蝕刻方法去除所述第二層氧化硅層，從而所述突出的氧化物結構成形以具有頂部比底部窄的一峰狀區(qū)域；以及依次去除所述第一層掩膜屏障層和所述第一層氧化硅層。
2.如權利要求1所述的方法，其特征在于，所述第一層和第二層氧化物層都被蝕刻以露出所述硅基板的尖角區(qū)域。
3.如權利要求1所述的方法，其特征在于，在非等向溝槽蝕刻工序后，在所述露出的硅基板上形成一氧化物襯層。
4.刪除5.如權利要求3所述的方法，其特征在于，所述第一層掩膜屏障層的厚度在100-500范圍內(nèi)。
6.如權利要求3所述的方法，其特征在于，在氧化側(cè)蝕工序之后，在所述露出的硅基板上形成一氧化物襯層。
7.如權利要求1所述的方法，其特征在于，所述第一層和第二層掩膜屏障層是氮化硅物層。
8.如權利要求7所述的方法，其特征在于，通過低壓化學蒸發(fā)沉積(LPCVD)沉積形成所述第一層和第二層氮化硅物層。
9.如權利要求7所述的方法，其特征在于，所述第一層氮化硅物層的厚度在100-300范圍內(nèi)。
10.如權利要求1所述的方法，其特征在于，在溝槽填充氧化材料工序之后，所述方法還包括在所述氧化物材料上進行致密化處理；以及通過化學機械拋光法去除第二層掩膜屏障層頂部的氧化物材料。
11.如權利要求1所述的方法，其特征在于，通過硅基板的熱氧化而形成所述第一層氧化硅物層。
12.如權利要求1所述的方法，其特征在于，以TEOS為源氣體，通過LPCVD將所用的氧化物材料填充在所述溝槽中。
權利要求
1.在半導體器件中形成隔離溝槽結構的方法，包括以下工序在一硅基板上依次形成一第一層氧化硅層，一第一層掩膜屏障層，一第二層氧化硅層以及一第二層掩膜屏障層；在所述硅基板上進行非等向蝕刻以形成一溝槽；在所述溝槽中填入氧化硅材料；選擇性的去除第二層掩膜屏障層，保持所述氧化硅溝槽填充物的完整性，從而形成一突出的氧化物結構；通過等向蝕刻方法去除所述第二層氧化硅層，從而所述突出的氧化物結構成形以具有頂部比底部窄的一峰狀區(qū)域；以及依次去除所述第一層掩膜屏障層和所述第一層氧化硅層。
2.如權利要求1所述的方法，其特征在于，所述第一層和第二層氧化物層都被蝕刻以露出所述硅基板的尖角區(qū)域。
3.如權利要求1所述的方法，其特征在于，在非等向溝槽蝕刻工序后，在所述露出的硅基板上形成一氧化物襯層。
4.如權利要求3所述的方法，其特征在于，所述第一層掩膜屏障層的厚度制成為與所述氧化物襯層的厚度近似，這樣在氧化側(cè)蝕工序中，可以沿著氧化物層對第一層掩膜屏障層進行側(cè)蝕。
5.如權利要求4所述的方法，其特征在于，所述第一層掩膜屏障層的厚度在100-500范圍內(nèi)。
6.如權利要求4所述的方法，其特征在于，在氧化側(cè)蝕工序之后，在所述露出的硅基板上形成一氧化物襯層。
7.如權利要求1所述的方法，其特征在于，所述第一層和第二層掩膜屏障層是氮化硅物層。
8.如權利要求7所述的方法，其特征在于，通過低壓化學蒸發(fā)沉積(LPCVD)沉積形成所述第一層和第二層氮化硅物層。
9.如權利要求7所述的方法，其特征在于，所述第一層氮化硅物層的厚度在100-300范圍內(nèi)。
10.如權利要求1所述的方法，其特征在于，在溝槽填充氧化物材料工序之后，所述方法還包括在所述氧化物材料上進行致密化處理；以及通過化學機械拋光法去除第二層掩膜屏障層頂部的氧化物材料。
11.如權利要求1所述的方法，其特征在于，通過硅基板的熱氧化而形成所述第一層氧化硅物層。
12.如權利要求1所述的方法，其特征在于，以TEOS為源氣體，通過LPCVD將所用的氧化物材料填充在所述溝槽中。
全文摘要
一種制造淺溝槽隔離結構(圖4)的方法(圖3A－3I)，在這種方法中，一墊氧化物層(62)，一中間氮化硅層(64)，一中間氧化物層(60)和頂層氮化硅層(68)依次形成在硅基板(60)上。通過光致掩膜工藝和非等向蝕刻工藝在基板上形成溝槽(70)。一氧化物材料(80)隨后沉積在頂層氮化硅層的頂部，同時填充到溝槽中(圖3E)，然后去除頂層氮化硅層，并等向蝕刻下面的氧化物層。中間氮化物層作為一自然的蝕刻屏障，可以將氧化物材料制成所需的形狀。當中間氮化物層和墊氧化物層依次被去除后，就完成了一淺溝槽隔離結構的制造。
文檔編號H01L21/762GK1701433SQ03825402
公開日2005年11月23日 申請日期2003年9月9日 優(yōu)先權日2002年10月22日
發(fā)明者T·M·巴里, N·德戈, D·A·埃里克森, A·S·凱爾科, B·J·拉森 申請人:愛特梅爾股份有限公司