專利名稱：半導(dǎo)體器件的制造方法及制成的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別涉及具有微型MOS晶體管的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
大規(guī)模集成(LSI)電路中的MOS晶體管變得越來越精細(xì)了。一般的MOS晶體管具有在柵極側(cè)壁上的側(cè)壁間隔層、在側(cè)壁間隔層下面的源/漏延伸區(qū)、和在延伸區(qū)外部的高雜質(zhì)濃度源/漏區(qū)。一般要求側(cè)壁間隔層的厚度大于一確定值。
柵極長度縮短，并且源/漏區(qū)的結(jié)深度變淺。為了減小在晶體管截止時流過的電流，在源/漏的延伸區(qū)下面或周圍形成導(dǎo)電類型與延伸區(qū)的導(dǎo)電類型相反的空穴區(qū)。
作為微型制造工藝，源—漏電阻變得相對高，因此有漏電流難以流過的趨勢。為了增加漏極電流，希望減小源—漏電阻。因為硅化物的電阻比硅的電阻低，可以通過在源/漏區(qū)上形成硅化物區(qū)來減小源—漏電阻。
然而硅化物區(qū)可能是造成結(jié)漏電流的因素。例如，Co硅化物形成尖端，這取決于它的制造方法，并且可能形成以點圖形分布的泄漏電流源。
隨著MOS晶體管的微型制造工藝的發(fā)展，限制了MOS晶體管的性能的提高，產(chǎn)生了新的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供具有新穎結(jié)構(gòu)的半導(dǎo)體器件及其制造方法，本發(fā)明能提高MOS晶體管的特性。
本發(fā)明的另一目的是提供能增加漏極電流和抑制泄漏電流增加的半導(dǎo)體器件及其制造方法。
本發(fā)明的又一目的是提供能在不增加掩模數(shù)量的情況下提高MOS晶體管的性能的半導(dǎo)體器件及其制造方法。
根據(jù)本發(fā)明的一個方案，提供一種半導(dǎo)體器件制造方法，包括以下步驟(a)在硅襯底中限定的多個有源區(qū)中的每個有源區(qū)上形成柵極，該柵極橫穿一個相應(yīng)的有源區(qū)，并在柵極兩側(cè)的有源區(qū)中形成源/漏的延伸區(qū)；(b)在硅襯底上淀積具有不同刻蝕特性的第一和第二絕緣膜，第一和第二絕緣膜覆蓋柵極的側(cè)壁，并且各向異性刻蝕第一和第二絕緣膜，以便在每個柵極的側(cè)壁上形成側(cè)壁間隔層；(c)選擇刻蝕側(cè)壁間隔層的第一絕緣膜，以便在柵極一側(cè)和硅襯底一側(cè)上形成從第二絕緣膜的表面縮回的縮回部分；(d)采用側(cè)壁間隔層作為掩模，向硅襯底中注入離子，以便在硅襯底中形成源/漏區(qū)；和(e)在硅襯底上淀積能硅化的金屬，以便進行硅化反應(yīng)和形成硅化物區(qū)。
根據(jù)本發(fā)明的另一方案，提供一種半導(dǎo)體器件，包括具有多個有源區(qū)的硅襯底；形成在硅襯底上并橫穿有源區(qū)的一個相應(yīng)的絕緣柵極；形成在絕緣柵極的側(cè)壁上的側(cè)壁間隔層，它由具有不同刻蝕性能的第一和第二絕緣膜的疊層構(gòu)成，側(cè)壁間隔層具有在從第二絕緣膜表面縮回的第一絕緣膜的端面處的縮回部分；和形成在縮回部分下面的硅襯底的表面上的硅化物區(qū)，以及形成在硅化物區(qū)的外部區(qū)域中的硅襯底的表面上的更厚的硅化物區(qū)。
如上所述，可以降低MOS晶體管的源/漏電阻。
向n溝道MOS晶體管區(qū)中進行的傾斜離子注入，以便平衡n和p溝道MOS晶體管之間的特性。


圖1A-1X是表示根據(jù)本發(fā)明第一實施例的半導(dǎo)體制造方法的剖面圖、照片和曲線。
圖2A-2H是根據(jù)本發(fā)明第二實施例的半導(dǎo)體制造方法的剖面圖。
圖3A-3C是表示根據(jù)實施例的晶體管的結(jié)構(gòu)的示意剖面圖和表示模擬結(jié)果的曲線圖。
圖4是半導(dǎo)體集成電路器件的剖面圖。
具體實施例方式
下面參照附圖介紹本發(fā)明的優(yōu)選實施例。
圖1A-1W表示根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件制造方法。
如圖1A所示，在例如p型硅襯底1的表面上，通過熱氧化形成厚度例如為10nm的緩沖氧化硅膜2。在這個緩沖氧化硅膜2上，通過化學(xué)汽相淀積(CVD)淀積厚度例如為100-150nm的氮化硅膜3。在氮化硅膜3上涂覆光刻膠層，曝光和顯影，以形成用于形成元件隔離區(qū)的光刻膠圖形4。光刻膠圖形4具有開口5a，該開口的面積對應(yīng)元件隔離區(qū)。
如圖1B所示，采用光刻膠圖形4作為掩模，刻蝕氮化硅膜3和氧化硅膜2，并進一步刻蝕硅襯底1，以形成具有例如500nm深度的溝槽6。被構(gòu)圖的氮化硅膜3可以用作刻蝕硅襯底1時的掩模。采用CH4、CHF3、和Ar的混合氣體作為刻蝕氣體，刻蝕氮化硅膜和氧化硅膜。采用HBr和O2的混合氣體作為刻蝕氣體，對硅襯底進行刻蝕。之后除去光刻膠圖形4。
如圖1C所示，在溝槽6中露出的硅襯底1的表面上，通過熱氧化形成厚度例如為10nm的氧化硅膜7。
如圖1D所示，通過高密度等離子體(HDP)CVD淀積厚度例如為500nm的氧化硅膜9，以便掩埋形成有氧化硅膜7的溝槽6。氧化硅膜9具有粗糙表面以符合下面的粗糙表面。
如圖1E所示，通過化學(xué)機械拋光(CMP)對氧化硅膜9進行拋光，以便形成平整化表面。當(dāng)露出氮化硅膜3的表面時，停止CMP。之后在1000℃下在氮(N2)氣氛中進行退火，以使掩埋的氧化硅膜9致密化。
如圖1F所示，通過利用熱磷酸的濕刻蝕法除去用作形成溝槽的掩模和用作CMP的停止層的氮化硅膜3。
如圖1G所示，采用光刻膠圖形進行p型離子注入和n型離子注入，以便在有源區(qū)中形成p型阱10p和n型阱10n。
除去硅襯底表面上的氧化硅膜，然后通過熱氧化形成厚度例如為2nm的作為柵極絕緣膜的新的氧化硅膜11。
如圖1H所示，在柵極絕緣膜11上，利用低壓(LP)CVD在例如約600℃的溫度下形成厚度例如為100nm的多晶硅膜12。多晶硅膜12可以是非摻雜多晶硅膜或用雜質(zhì)摻雜的多晶硅膜。如果用雜質(zhì)摻雜的多晶硅膜，將磷(P)摻雜到將要形成n溝道MOS晶體管的區(qū)域中，而將硼(B)摻雜到將要形成p溝道MOS晶體管的區(qū)域中。
如圖1I所示，在多晶硅層12上涂覆光刻膠，并曝光和顯影，以形成抗蝕劑圖形13。抗蝕劑圖形13各具有與柵極形狀匹配的形狀。通過采用光刻膠圖形作為掩模，刻使多晶硅層12。通過各向異性刻蝕將將多晶硅層12構(gòu)圖成柵極形狀之后，除去光刻膠圖形13。
圖1J表示形成的柵極12的形狀。
如圖1K所示，在硅襯底的表面上涂覆光刻膠，以便形成覆蓋p溝道MOS晶體管區(qū)的光刻膠圖形14。通過向露出的n溝道MOS晶體管區(qū)中注入p型雜質(zhì)離子，例如B離子，形成空穴區(qū)16p。通過以比空穴區(qū)的雜質(zhì)濃度高的雜質(zhì)濃度注入n型雜質(zhì)離子，形成源/漏的延伸區(qū)15n。用于延伸和空穴區(qū)的離子注入的順序是任選的。這些工藝形成n溝道MOS晶體管的延伸區(qū)和包圍延伸區(qū)的空穴區(qū)。之后除去光刻膠圖形14。
如圖1L所示，形成覆蓋n溝道MOS晶體管區(qū)的光刻膠圖形17。通過向露出的p溝道MOS晶體管區(qū)中注入p和n型雜質(zhì)離子，形成延伸區(qū)15b和空穴區(qū)16n。之后除去光刻膠圖形17。其它公知工藝也可以用于形成相同結(jié)構(gòu)。
如圖4M所示，通過低壓(LP)CVD，通過原硅酸四乙酯(TEOS)和O2源氣在600℃的襯底溫度下的反應(yīng)，在硅襯底表面上淀積厚度例如為10nm的氧化硅膜18。通過LPCVD，通過SiCl2H2和NH3源氣在約600℃的襯底溫度下的反應(yīng)，在淀積的氧化硅膜18上淀積厚度例如為90nm的氮化硅膜19。
用硅烷(SiH4)、二-叔-丁基氨基硅烷(BTBAS)等代替二氯硅烷(SiCl2H2)作Si的源氣。第一層氧化硅膜18和第二層氮化硅膜19的厚度不限于上述厚度。例如，可以淀積厚度約為20nm的氧化硅膜18，并在該膜上可淀積厚度為80nm的氮化硅膜19。
如圖1N所示，通過反應(yīng)離子刻蝕(RIE)，對層疊的絕緣膜進行干刻蝕，只留下在柵極12的側(cè)壁上的疊層絕緣膜。因此在柵極12的側(cè)壁上形成厚度為100nm的側(cè)壁間隔層20。在上述例子中，側(cè)壁間隔層20用具有不同刻蝕特性的層疊絕緣膜、氧化硅膜18和氮化硅膜19構(gòu)成。
如圖1O所示，進行濕法刻蝕，以便刻蝕側(cè)壁間隔層20的層疊絕緣膜中的下絕緣膜。例如，采用HF∶H2O＝1∶200的稀釋氫氟酸水溶液進行刻蝕深期30nm的側(cè)向刻蝕約175秒，側(cè)向刻蝕量可以通過刻蝕時間來控制。例如，約20nm的側(cè)向刻蝕深度可以進行110秒。
這個刻蝕工藝不僅刻蝕了暴露于側(cè)壁間隔層20的側(cè)表面的氧化硅膜18，而且刻蝕了暴露于側(cè)壁間隔層20的上表面的氧化硅膜18。因此該側(cè)壁間隔層具有在下側(cè)表面和上表面處的縮回部分29。為了形成效縮回部分，優(yōu)選將氧化硅膜18刻蝕掉至少10nm。如果進行過量刻蝕，則可能損害側(cè)壁間隔層本身的功能。因此優(yōu)選進行側(cè)壁間隔層厚度的至多0.6倍、優(yōu)選至多0.4倍的側(cè)向刻蝕。側(cè)壁間隔層20的寬度優(yōu)選設(shè)定為30nm或更寬。
如圖1P所示，形成覆蓋p溝道MOS晶體管區(qū)的光刻膠圖形21，將n型雜質(zhì)離子如磷(P)和砷(As)注入到露出的n溝道MOS晶體管區(qū)中，形成n型擴散區(qū)22?？梢赃M行例如距離襯底法線成30度的傾斜離子注入，以便定位比側(cè)壁間隔層20更靠近柵極的源/漏區(qū)22。之后除去光刻膠圖形21。
如圖1Q所示，形成覆蓋n溝道MOS晶體管區(qū)的光刻膠圖形23，以便露出p溝道MOS晶體管區(qū)。注入硼(B)或氟化硼(BF2)離子作為p型雜質(zhì)，以便形成p型源/漏區(qū)24。作為p型雜質(zhì)的B具有比作為n型雜質(zhì)的P或As更容易擴散的性能。雖然傾斜注入n型雜質(zhì)離子，但是可以垂直注入p型雜質(zhì)離子B。之后除去光刻膠圖形23。
如圖1R所示，例如在1000℃下通過10秒的退火，激活雜質(zhì)摻雜區(qū)中的雜質(zhì)。
如圖1S所示，在形成有雜質(zhì)摻雜區(qū)的襯底上淀積能硅化的金屬，如鈷(Co)。例如，通過濺射法，采用Co靶和施加約250W的DC偏置功率，形成厚度約為5nm的Co膜30。在這種情況下，由于Co膜散射等，在縮回部分29中淀積薄Co膜30x。接著，采用TiN靶和施加約9000W的DC偏置功率，淀積厚度約為30nm的TiN膜。
如圖1T所示，通過在氮氣氛中的低溫退火，在例如約500℃下進行30秒的Co的初級硅化反應(yīng)。接著，例如通過過氧化銨和過硫酸的混合液除去TiN層和能硅化的未反應(yīng)金屬，如Co。通過在氮氣氛中在例如約700℃下進行30秒的高溫退火，進行二次硅化反應(yīng)。通過這種方式，形成低電阻硅化物層25?？墒褂霉杌嚧婀杌挕Ｒ虼嗽诠枰r底1的露出表面上和在柵極12的露出多晶硅層上形成硅化物區(qū)25和25g。
圖1U表示硅化處理的細(xì)節(jié)。側(cè)壁間隔層20由下層氧化硅膜18和上層氧化硅膜19的疊層構(gòu)成。下層氧化硅膜18具有側(cè)向刻蝕反應(yīng)部分29。通過在這種柵極結(jié)構(gòu)上的Co濺射，沿著傾斜方向飛濺的Co也進入形成在側(cè)壁間隔層20中的側(cè)向反應(yīng)部分29側(cè)內(nèi)部。由襯底表面散射的Co還可能進行側(cè)向縮回部分29。因此還在縮回部分中淀積了Co膜30X。
淀積在縮回部分29的內(nèi)部的鈷的量比淀積在硅或多晶硅的露出表面上的Co的量少。通過接下來的退火，發(fā)生硅化反應(yīng)，以便形成硅化物區(qū)25。還通過淀積在側(cè)向縮回部分的底表面上的鈷形成硅化物區(qū)25x。這個硅化物區(qū)25x降低了延伸區(qū)15的電阻。頂部縮回部分還接受了Co濺射和產(chǎn)生多晶硅柵極的硅化反應(yīng)。
能硅化和進入側(cè)向縮回部分的金屬的量隨著第一絕緣膜18的厚度而改變。如果氧化硅膜18的厚度約為20nm，則相當(dāng)大量的鈷進入縮回部分和形成相應(yīng)的硅化物區(qū)25x。如果氧化硅膜18變薄，則進入的鈷量減少。通過采用鎳代替鈷可以實現(xiàn)幾乎相同的特性。
如圖1V所示，通過CVD在襯底表面上淀積例如由氮化硅構(gòu)成的絕緣膜27。氮化硅膜27很容易進行縮回部分并掩埋縮回部分。在襯底表面上淀積氧化硅等的絕緣膜28。絕緣膜28掩埋柵極并構(gòu)成層間絕緣膜?？刹捎霉母鞣N結(jié)構(gòu)作為層間絕緣膜。
圖1W是表示由上述實施例的制造方法形成的樣品晶體管的剖面圖的掃描電子顯微鏡(SEM)照片。側(cè)壁間隔層的下層絕緣層由厚度約為20nm的氧化硅層構(gòu)成，上層絕緣膜由厚度約為80nm的氮化硅膜構(gòu)成。襯底表面上的硅化物區(qū)包括在縮回部分下面的薄硅化物區(qū)和在側(cè)壁間隔層外部的厚硅化物區(qū)。
縮回部分下面的這個薄硅化物區(qū)減小了延伸區(qū)的電阻并防止了泄漏電流增加。側(cè)壁間隔層外部的厚硅化物區(qū)有效地減小了源/漏區(qū)的電阻。
不僅在上表面而且在上側(cè)表面上對柵極進行硅化反應(yīng)，以便形成厚硅化物區(qū)。這個厚硅化物區(qū)有效地減小了柵極的電阻。
圖1X是表示圖1W中所示的樣品的特性的曲線。為了比較的目的，形成沒有縮回部分的樣品和測量其特性。在圖1X中，橫坐標(biāo)表示漏極導(dǎo)通電流Ion，縱坐標(biāo)表示漏極截止電流Ioff。
曲線#06表示沒有縮回部分的樣品的特性，曲線#7包括具有縮回部分的樣品的特性。從該曲線可以看出，提高了在相同截止電流Ioff的實施例樣品的導(dǎo)通電流Ion，即漏極電流增加了。
根據(jù)第一實施例，側(cè)壁間隔層由具有不同刻蝕特性的絕緣層的疊層構(gòu)成，下絕緣層被側(cè)向刻蝕以便露出在進入側(cè)壁間隔層中的縮回部分中的襯底表面。由于通過濺射法淀積鈷膜，因此還在縮回部分中的襯底表面上形成薄鈷膜。由于鈷膜被硅化，在側(cè)壁間隔層的外部形成厚硅化物區(qū)，并且在縮回部分下面形成薄硅化物區(qū)。
這個硅化物層減小了源/漏的延伸區(qū)域的電阻。由于延伸區(qū)上的硅化物層很薄，因此可以抑制泄漏電流的增加。
圖2A-2H是表示根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件制造方法的剖面圖。
圖2A表示經(jīng)受了圖1A-1N所示工藝的半導(dǎo)體襯底的結(jié)構(gòu)。這個結(jié)構(gòu)與圖10中所示結(jié)構(gòu)相同。在柵極12n和12p的側(cè)壁上，形成各由氧化硅層18和氮化硅層19構(gòu)成的側(cè)壁間隔層20。第一層氧化硅層18被側(cè)向刻蝕約30nm。而側(cè)向刻蝕從側(cè)壁間隔層的側(cè)表面繼續(xù)進行，還從側(cè)壁間隔層上表面進行刻蝕。因此在側(cè)壁間隔層的側(cè)表面和上表面上形成縮回部分29。
如圖2B所示，用光刻膠圖形21覆蓋p溝道MOS晶體管區(qū)。通過沿著距離襯底法線傾斜30度的方向向n溝道MOS晶體管區(qū)中注入n型雜質(zhì)如磷(P)和砷(As)，進行傾斜離子注入。例如，沿著襯底平面中對稱的四個方向進行傾斜離子注入。由于側(cè)壁間隔層20的第一層18被側(cè)向刻蝕，因此將n型雜質(zhì)離子有效地傾斜注入到縮回部分下面。因此，高雜質(zhì)濃度區(qū)22o之間的距離變短。
如圖2C所示，通過采用相同光刻膠圖形作為掩模，沿著襯底法線方向注入n型雜質(zhì)離子如磷(P)和砷(As)。因此從側(cè)壁間隔層20的旁邊形成更高雜質(zhì)濃度區(qū)22n。與第一實施例中用于形成源/漏區(qū)的傾斜離子注入相比，進行傾斜離子注入和垂直離子注入以降低源/漏電阻。然后除去光刻膠圖形21。
如圖2D所示，形成覆蓋n溝道MOS晶體管區(qū)的光刻膠圖形23。通過沿著襯底法線方向向p溝道MOS晶體管區(qū)中注入p型雜質(zhì)如硼(B)和氟化硼(BF2)，形成源/漏區(qū)24。然后除去光刻膠圖形23。
如圖2E所示，進行離子注入的半導(dǎo)體襯底經(jīng)受例如在1000℃下的激活退火10秒，以便電激活被注入的雜質(zhì)離子。
如圖2F所示，通過采用鈷靶的濺射法在襯底表面上形成鈷層30。濺射的鈷進入從側(cè)壁間隔層的側(cè)表面縮回的縮回部分中，因此也形成薄鈷層30。淀積的鈷層具有在平坦表面上的約5nm的厚度。接著，通過濺射法淀積厚度例如為30nm的TiN層31。
如圖2G所示，濺射之后，通過例如在約500℃下在氮氣氛中進行約30秒退火，進行淀積鈷層的初級硅化反應(yīng)。接著，例如通過過氧化銨和過硫酸的混合液除去TiN層和未反應(yīng)的鈷層。之后，通過例如在約700℃下在氮氣氛中進行約30秒退火，進行二次硅化反應(yīng)。通過這種方式，形成低電阻硅化物層25。可使用硅化鎳代替硅化鈷。
圖2H表示用于具有縮回部分的側(cè)壁間隔層的傾斜離子注入的細(xì)節(jié)。側(cè)壁間隔層20的下氧化硅層18具有例如約為20nm的被側(cè)向刻蝕的縮回部分。傾斜注入的n型雜質(zhì)離子在不被絕緣層阻止的情況下可能進入襯底表面上方的縮回部分中。因此可以在更靠近柵極形成雜質(zhì)摻雜區(qū)，并對應(yīng)縮回部分的高度。
與p型雜質(zhì)B的擴散相比，n型雜質(zhì)P或As的擴散是很小的。如果在相同條件下形成p和n溝道MOS晶體管，n溝道MOS晶體管的源-漏距離比p溝道MOS晶體管的長。通過進行用于n溝道MOS晶體管的傾斜離子注入，可以縮短n溝道晶體管的源-漏距離，以便可以很容易平衡CMOS晶體管的特性。
成功的硅化反應(yīng)形成在側(cè)壁間隔層外部的硅化物區(qū)25和在縮回部分下面的淺硅化物區(qū)25x?？梢赃M一步減小源-漏電阻，與第一實施例相同。
圖3A是表示具有硅化物區(qū)的源和漏區(qū)之間的電阻分布的示意圖。由于形成源/漏的延伸區(qū)和高雜質(zhì)濃度源/漏區(qū)，串聯(lián)連接了它們各自的電阻R1和R2。
由于在硅表面層中形成硅化物層，電阻R3和R4串聯(lián)連接并聯(lián)連接到電阻R1和R2的串聯(lián)連接點。電阻R5和R6在硅化物區(qū)和硅襯底的雜質(zhì)摻雜區(qū)之間分布。因此形成了圖3A中所示的電阻網(wǎng)絡(luò)，與只由電阻R1和R2構(gòu)成的電阻網(wǎng)絡(luò)相比，可以減小源和漏區(qū)之間的電阻。
圖3B是表示通過模擬獲得的漏極電流相對于柵極電壓變化的變化的曲線。在圖3B中，橫坐標(biāo)表示柵極電壓Vg，縱坐標(biāo)表示飽和漏極電流Ids。模擬參數(shù)包括柵極長度為40nm，側(cè)壁間隔層寬度為100nm，擴散層深度為21.75nm，和薄層電阻為1.011kΩ/□。這個模擬證實了縮回部分增加了飽和漏極電流Ids。
圖3C是表示電流增加因素相對于疊層的側(cè)壁間隔層的第一層的側(cè)向刻蝕量的模擬結(jié)果的曲線。橫坐標(biāo)表示單位為μm的側(cè)向刻蝕量，縱坐標(biāo)表示單位為％的電流增加因素。這個模擬證實了隨著側(cè)向刻蝕量增加，電流提高因素幾乎線形增加。
圖4是表示包括由上述實施例形成的MOS晶體管的集成電路器件的剖面圖。在硅襯底1的表面層中，形成用于隔離有源區(qū)的淺溝槽隔離(STI)9。在由STI限定的有源區(qū)中形成晶體管TR1和TR2。這些晶體管是通過上述實施例方法形成的。
形成掩埋這些晶體管的第一層間絕緣膜IL1。導(dǎo)電栓PL和第一布線層W1被掩埋在第一層間絕緣膜IL1中?？涛g停止層ES1如氮化硅膜形成在第一布線層W1上。在刻蝕停止層ES1上形成第二層間絕緣膜IL2。形成穿過第二層間絕緣膜IL2和刻蝕停止層ES1的鑲嵌結(jié)構(gòu)的第二布線層W2。
同樣，在第二層間絕緣膜IL2上，形成疊層，包括從底部依次堆疊的刻蝕停止層ES2、層間絕緣膜IL3、刻蝕停止層ES3、層間絕緣膜IL4、刻蝕停止層ES4、層間絕緣膜IL5、刻蝕停止層ES5、層間絕緣膜IL6、刻蝕停止層ES6和鈍化膜PS。形成穿過該疊層的相應(yīng)層的布線層W3、W4、W5和W6。穿過鈍化膜形成接觸焊盤PD。
通過減小構(gòu)成集成電路的每個MOS晶體管的源-漏電阻，可以構(gòu)成高性能半導(dǎo)體集成電路。
前面已經(jīng)結(jié)合優(yōu)選實施例介紹了本發(fā)明。本發(fā)明不只限于上述實施例。對于本領(lǐng)域普通技術(shù)人員來說可以對本發(fā)明做各種修改、改進、組合等。
權(quán)利要求
1.一種半導(dǎo)體器件制造方法，包括以下步驟(a)在硅襯底中限定的多個有源區(qū)中的每個有源區(qū)上形成柵極，所述柵極橫穿一個相應(yīng)的有源區(qū)，并在所述柵極兩側(cè)的有源區(qū)中形成源/漏的延伸區(qū)；(b)在硅襯底上淀積具有不同刻蝕特性的第一和第二絕緣膜，所述第一和第二絕緣膜覆蓋所述柵極的側(cè)壁，并且，各向異性刻蝕所述第一和第二絕緣膜，以便在每個柵極的側(cè)壁上形成側(cè)壁間隔層；(c)選擇刻蝕側(cè)壁間隔層的所述第一絕緣膜，以便在柵極一側(cè)和硅襯底一側(cè)上形成從所述第二絕緣膜的表面縮回的縮回部分；(d)采用側(cè)壁間隔層作為掩模，向硅襯底中注入離子，以便在硅襯底中形成源/漏區(qū)；和(e)在硅襯底上淀積能硅化的金屬，以便進行硅化反應(yīng)和形成硅化物區(qū)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件制造方法，其中，在所述步驟(c)的選擇刻蝕是各向同性刻蝕。
3.根據(jù)權(quán)利要求2的半導(dǎo)體器件制造方法，其中，所述第一絕緣膜由氧化硅構(gòu)成，所述第二絕緣膜由氮化硅構(gòu)成，所述步驟(c)利用稀釋的氫氟酸水溶液選擇地濕刻蝕氧化硅。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件制造方法，其中，所述步驟(c)將所述第一絕緣膜至少側(cè)向刻蝕掉10nm和刻蝕量至多是側(cè)壁間隔層的寬度的0.6倍。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件制造方法，其中，多個有源區(qū)包括n和p溝道區(qū)，所述步驟(d)包括將n型雜質(zhì)離子傾斜注入n溝道區(qū)中的步驟，同時只以比傾斜離子注入更靠近襯底法線的角度將p型雜質(zhì)離子注入到p溝道區(qū)中。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件制造方法，其中，所述步驟(d)包括將n型雜質(zhì)離子傾斜注入n溝道區(qū)中的步驟和將n型雜質(zhì)離子垂直注入到n溝道區(qū)中的步驟。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件制造方法，其中，所述步驟(e)在硅襯底上和硅襯底一側(cè)上的縮回部分中濺射Co或Ni，并在縮回部分下面的硅襯底上形成硅化物區(qū)，在側(cè)壁間隔層外部的硅襯底上形成較厚的硅化物區(qū)。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件制造方法，還包括以下步驟(f)在所述步驟(e)之后，在硅襯底上淀積第三絕緣膜，第三絕緣膜進入縮回部分中并掩埋縮回部分。
9.一種半導(dǎo)體器件制造方法，包括以下步驟(a)在硅襯底中限定的多個有源區(qū)中的每個有源區(qū)上形成柵極，所述柵極橫穿有源區(qū)，并在所述柵極兩側(cè)的有源區(qū)中形成源/漏的延伸區(qū)；(b)在硅襯底上淀積具有不同刻蝕特性的第一和第二絕緣膜，所述第一和第二絕緣膜覆蓋所述柵極的側(cè)壁，并且，各向異性刻蝕所述第一和第二絕緣膜，以便在每個柵極的側(cè)壁上形成側(cè)壁間隔層；(c)選擇刻蝕側(cè)壁間隔層的所述第一絕緣膜，以便在側(cè)壁間隔層的側(cè)表面和上表面上形成從所述第二絕緣膜的表面縮回的縮回部分；(d)采用側(cè)壁間隔層作為掩模，向硅襯底中注入離子，以便在硅襯底中形成源/漏區(qū)；和(f)在硅襯底上淀積第三絕緣膜，第三絕緣膜進入縮回部分中并掩埋縮回部分。
10.根據(jù)權(quán)利要求9的半導(dǎo)體器件制造方法，其中，多個有源區(qū)包括n和p溝道區(qū)，所述步驟(d)包括將n型雜質(zhì)離子傾斜注入n溝道區(qū)中，并只以比傾斜離子注入更靠近襯底法線的角度將p型雜質(zhì)離子注入到p溝道區(qū)中的步驟。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件制造方法，其中，所述步驟(d)包括將n型雜質(zhì)離子傾斜注入n溝道區(qū)中的步驟和將n型雜質(zhì)離子垂直注入到n溝道區(qū)中的步驟。。
12.根據(jù)權(quán)利要求9的半導(dǎo)體器件制造方法，還包括以下步驟(e)在所述步驟(d)之后，通過濺射在硅襯底上淀積能硅化的金屬，并進行硅化反應(yīng)和形成硅化物區(qū)。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件制造方法，其中，能硅化的金屬是鈷或鎳。
14.根據(jù)權(quán)利要求10的半導(dǎo)體器件制造方法，還包括以下步驟(e)在所述步驟(d)之后，通過濺射在硅襯底上淀積能硅化的金屬，并進行硅化反應(yīng)和形成硅化物區(qū)。
15.根據(jù)權(quán)利要求14的半導(dǎo)體器件制造方法，其中，能硅化的金屬是鈷或鎳。
16.一種半導(dǎo)體器件，包括具有多個有源區(qū)的硅襯底；形成在所述硅襯底上并橫穿有源區(qū)的一個相應(yīng)的絕緣柵極；形成在所述絕緣柵極的側(cè)壁上的側(cè)壁間隔層，所述側(cè)壁間隔層由具有不同刻蝕性能的第一和第二絕緣膜的疊層構(gòu)成，所述側(cè)壁間隔層具有在從第二絕緣膜表面縮回的第一絕緣膜的端面處的縮回部分；和形成在縮回部分下面的所述硅襯底的表面上的硅化物區(qū)，以及形成在所述硅化物區(qū)的外部區(qū)域中的所述硅襯底的表面上的較厚硅化物區(qū)。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中，所述絕緣柵極包括多晶硅層，并且與所述側(cè)壁間隔層的上部區(qū)域中的縮回部分接觸的多晶硅被硅化處理。
18.根據(jù)權(quán)利要求16的半導(dǎo)體器件，其中，還包括淀積在所述硅襯底上并掩埋縮回部分的第三絕緣膜。
19.根據(jù)權(quán)利要求17的半導(dǎo)體器件，其中，還包括淀積在所述硅襯底上并掩埋縮回部分的第三絕緣膜。
全文摘要
一種半導(dǎo)體器件制造方法包括以下步驟(a)形成橫穿有源區(qū)的一個相應(yīng)的柵極，并在柵極兩側(cè)的有源區(qū)中形成源/漏的延伸區(qū)；(b)淀積具有不同刻蝕特性的第一和第二絕緣膜，并且，各向異性刻蝕第一和第二絕緣膜，以便在柵極的側(cè)壁上形成側(cè)壁間隔層；(c)選擇刻蝕所述第一絕緣膜，以便形成縮回部分；(d)注入離子以在硅襯底中形成源/漏區(qū)；和(e)淀積能硅化的金屬，并進行硅化反應(yīng)和還在縮回部分下面形成硅化物區(qū)。
文檔編號H01L21/336GK1497708SQ0315875
公開日2004年5月19日 申請日期2003年9月22日 優(yōu)先權(quán)日2002年9月30日
發(fā)明者大田裕之 申請人:富士通株式會社