專(zhuān)利名稱(chēng)：制造半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造有電阻器電路的互補(bǔ)MOS半導(dǎo)體裝置的方法，為此需要低電壓運(yùn)轉(zhuǎn)、低功耗、和高驅(qū)動(dòng)功率。特別地，本發(fā)明涉及功率管理半導(dǎo)體裝置，諸如電壓檢測(cè)器(下文中稱(chēng)作VD)、電壓調(diào)節(jié)器(下文中稱(chēng)作VR)或開(kāi)關(guān)穩(wěn)壓器(下文中稱(chēng)作SWR)；或者模擬半導(dǎo)體裝置，諸如運(yùn)算放大器或比較器。
背景技術(shù)：
通常，使用多種互補(bǔ)MOS半導(dǎo)體裝置，其具有使用多晶硅等制成的電阻器的電阻器電路。

圖12示出有電阻器電路的傳統(tǒng)半導(dǎo)體裝置結(jié)構(gòu)的實(shí)例。形成有互補(bǔ)MOS(下文中稱(chēng)作CMOS)結(jié)構(gòu)，其包括N溝道MOS(下文中稱(chēng)作NMOS)晶體管214，其中形成于P型半導(dǎo)體襯底201的柵絕緣膜205上的柵電極221由N+型多晶硅制成；和P溝道MOS(下文中稱(chēng)作PMOS)晶體管215，其中形成為N阱區(qū)202的柵電極221也由N+型多晶硅制成。形成有雜質(zhì)擴(kuò)散層203和204作為MOS晶體管214和215的部件。形成有用于分壓的分壓電路的電阻器216和217、設(shè)定時(shí)間常數(shù)的CR電路等，其形成于場(chǎng)絕緣膜206上。這些部件構(gòu)成電阻器電路。這里，電阻器216和217分別由高濃度雜質(zhì)區(qū)208和209以及高阻區(qū)210和211組成。
在有電阻器電路的互補(bǔ)MOS(CMOS)半導(dǎo)體裝置中，由于制造操作的簡(jiǎn)易性和穩(wěn)定性，鑒于其極性，N+型多晶硅常用于柵電極。該情形中，由于柵電極和半導(dǎo)體襯底(阱)之間功函數(shù)的關(guān)系，NMOS晶體管變成表面溝道型NMOS晶體管。另一方面，在PMOS晶體管的情形中，還是由于柵電極和半導(dǎo)體襯底之間功函數(shù)的關(guān)系，閾值電壓變成大約是-1V。這樣，當(dāng)為了降低閾值電壓進(jìn)行雜質(zhì)注入時(shí)，PMOS晶體管變成埋入溝道型PMOS晶體管，其中溝道形成于襯底內(nèi)部部分，其略深于其表面。因?yàn)檩d流子通過(guò)襯底的內(nèi)部部分遷移，埋入溝道型晶體管有高遷移率的優(yōu)點(diǎn)。但是，當(dāng)閾值電壓降低時(shí)，亞閾值(subthreshold)的性能大大地變壞，從而提高漏電流。這樣，對(duì)于PMOS晶體管，與NMOS晶體管相比，很難降低電壓并縮短溝道。
并且，作為能夠在NMOS晶體管和PMOS晶體管中都能降低電壓的結(jié)構(gòu)，有同極柵結(jié)構(gòu)，其中柵電極的極性設(shè)定為等于該晶體管的。根據(jù)該結(jié)構(gòu)，N+型多晶硅用于NMOS晶體管的柵電極，P+型多晶硅用于PMOS晶體管的柵電極。這樣，每個(gè)晶體管變成表面溝道型晶體管。結(jié)果是，可以抑制漏電流，并降低電壓。然而，在成本和性能上有下列問(wèn)題。即，當(dāng)形成有不同極性的柵電極時(shí)，制造步驟的數(shù)目從而增加了，引起了制造成本和制造周期的增長(zhǎng)。另外，至于作為最基本電路元件的非門(mén)電路(inverter circuit)，通常，為了提高面積效率，NMOS晶體管和PMOS晶體管柵電極的布局這樣來(lái)做，使得通過(guò)金屬的連接被避免，并使用從NMOS晶體管到PMOS晶體管二維延續(xù)的一片多晶硅或者由多晶硅膜和高熔點(diǎn)金屬硅化物膜的疊層組成的多酸結(jié)構(gòu)。然而，當(dāng)柵電極用多晶硅制成作為單層時(shí)，由于在多晶硅中PN結(jié)的高阻抗，這是不實(shí)際的。并且，當(dāng)柵電極有多酸結(jié)構(gòu)時(shí)，在制造步驟中熱處理過(guò)程中通過(guò)高熔點(diǎn)金屬硅化物膜，N型雜質(zhì)和P型雜質(zhì)都以高速擴(kuò)散到有相反導(dǎo)電性的相應(yīng)的柵電極中。結(jié)果是，功函數(shù)改變了，閾值電壓不穩(wěn)定。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明采用下列措施。(1)制造半導(dǎo)體裝置的方法包括以下步驟通過(guò)熱氧化在半導(dǎo)體襯底上形成元件隔離絕緣膜；通過(guò)熱氧化形成柵絕緣膜；在柵絕緣膜上以500-2500的厚度淀積第一多晶硅膜；用雜質(zhì)摻雜第一多晶硅膜，使得雜質(zhì)的濃度是1×1018原子/cm3或更高以使第一多晶硅膜的導(dǎo)電類(lèi)型是P型；在具有P型的第一多晶硅膜上淀積具有500-2500厚度的高熔點(diǎn)金屬硅化物膜；在高熔點(diǎn)金屬硅化物膜上淀積具有500-3000厚度的絕緣膜；刻蝕具有P型的第一多晶硅膜、高熔點(diǎn)金屬硅化物膜、和絕緣膜以形成柵電極；在元件隔離絕緣膜上淀積具有500-2500厚度的第二多晶硅膜；用第一導(dǎo)電類(lèi)型的雜質(zhì)以1×1014-9×1018原子/cm3的濃度摻雜第二多晶硅膜的整個(gè)區(qū)域或第二多晶硅膜的第一區(qū)域；用第二導(dǎo)電類(lèi)型的雜質(zhì)以1×1014-9×1018原子/cm3的濃度摻雜第二多晶硅膜的第二區(qū)域；刻蝕第二多晶硅膜以形成由第二多晶硅膜組成的電阻器；用第一導(dǎo)電類(lèi)型的雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第一導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)；用第二導(dǎo)電類(lèi)型的雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第二導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)；用第一導(dǎo)電類(lèi)型的雜質(zhì)以1×1019原子/cm3或更高的濃度摻雜第二多晶硅膜第一區(qū)的部分或整個(gè)區(qū)；實(shí)施熱處理使得第一導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)和第二導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)有與柵電極重疊的區(qū)域；用第一導(dǎo)電類(lèi)型的雜質(zhì)以1×1019原子/cm3或更高的濃度摻雜第二多晶硅膜第一區(qū)的部分或整個(gè)區(qū)；用第二導(dǎo)電類(lèi)型的雜質(zhì)以1×1019原子/cm3或更高的濃度摻雜第二多晶硅膜第二區(qū)的部分或整個(gè)區(qū)；在半導(dǎo)體襯底之上形成中間絕緣膜；在半導(dǎo)體襯底之上的中間絕緣膜中形成接觸孔；在接觸孔中提供金屬線路。
(2)制造半導(dǎo)體裝置的方法，特征在于第一多晶硅膜的雜質(zhì)引入方法是硼的離子注入。
(3)制造半導(dǎo)體裝置的方法，特征在于第一多晶硅膜的雜質(zhì)引入方法是BF2的離子注入。
(4)制造半導(dǎo)體裝置的方法，特征在于第一多晶硅膜的雜質(zhì)引入方法是當(dāng)雜質(zhì)混入其中時(shí)淀積第一多晶硅膜的摻雜CVD法。
(5)制造半導(dǎo)體裝置的方法，特征在于淀積在高熔點(diǎn)金屬硅化物膜上的絕緣膜由氧化物膜組成。
(6)制造半導(dǎo)體裝置的方法，特征在于淀積在高熔點(diǎn)金屬硅化物膜上的絕緣膜由氮化物膜組成。
(7)制造半導(dǎo)體裝置的方法，特征在于淀積在高熔點(diǎn)金屬硅化物膜上的絕緣膜由氧化物膜、氮化物膜和不同于該氧化物膜的另外氧化物膜的疊層組成。
(8)制造半導(dǎo)體裝置的方法，特征在于同時(shí)進(jìn)行用第一導(dǎo)電類(lèi)型雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第一導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)的步驟和把第一導(dǎo)電類(lèi)型雜質(zhì)摻雜到第二多晶硅膜第一區(qū)的部分和整個(gè)區(qū)的步驟，且同時(shí)進(jìn)行用第二導(dǎo)電類(lèi)型雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第二導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)的步驟和把第二導(dǎo)電類(lèi)型雜質(zhì)摻雜到第二多晶硅膜第二區(qū)的部分和整個(gè)區(qū)的步驟。
(9)制造半導(dǎo)體裝置的方法，特征在于第一導(dǎo)電類(lèi)型的雜質(zhì)以1×1019原子/cm3或更高的濃度向第二多晶硅膜第一區(qū)的部分或整個(gè)區(qū)中的摻雜與向第一導(dǎo)電類(lèi)型MOS晶體管擴(kuò)散區(qū)的摻雜同時(shí)進(jìn)行，且第二導(dǎo)電類(lèi)型的雜質(zhì)以1×1019原子/cm3或更高的濃度向第二多晶硅膜第二區(qū)的部分或整個(gè)區(qū)中的摻雜與向第二導(dǎo)電類(lèi)型MOS晶體管擴(kuò)散區(qū)的摻雜同時(shí)進(jìn)行。
附圖簡(jiǎn)要說(shuō)明圖1是示出根據(jù)本發(fā)明實(shí)施方案的CMOS半導(dǎo)體裝置的示意橫截面圖。
圖2是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖3是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖4是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖5是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖6是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖7是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖8是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖9是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖10是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖11是示出根據(jù)本發(fā)明按步驟順序制造CMOS半導(dǎo)體裝置的方法的橫截面圖。
圖12是示出常規(guī)CMOS半導(dǎo)體裝置的一個(gè)實(shí)施例意性橫截面圖。
實(shí)施本發(fā)明的最佳樣式下文中，本發(fā)明的實(shí)施方案將用附圖詳細(xì)說(shuō)明。圖1是橫截面圖，示出根據(jù)本發(fā)明實(shí)施方案具有電阻器電路的CMOS半導(dǎo)體裝置。
本實(shí)施方案中，N型阱擴(kuò)散層區(qū)102形成于P型硅半導(dǎo)體襯底101中并具有與襯底相反的導(dǎo)電類(lèi)型。另外，對(duì)于N型MOS晶體管114，每個(gè)具有與硅半導(dǎo)體襯底101相反導(dǎo)電類(lèi)型的雜質(zhì)擴(kuò)散層形成于其中。對(duì)于P型MOS晶體管115，每個(gè)具有與N型阱擴(kuò)散層區(qū)域102相反導(dǎo)電類(lèi)型的雜質(zhì)擴(kuò)散層形成于其中。除了雜質(zhì)擴(kuò)散層外每個(gè)晶體管由柵絕緣膜105和柵電極組成。柵電極具有P+型多晶硅膜107和高熔點(diǎn)金屬硅化物膜112的疊層多酸結(jié)構(gòu)。從而氧化物絕緣膜113淀積在柵電極上，作為掩模組件。這里，氮化物膜可以用作柵電極的掩模組件。此外，P型硅半導(dǎo)體襯底在這里被使用。然而，P型阱擴(kuò)散層可以形成在N型硅襯底中，以便于構(gòu)造到那里的CMOS半導(dǎo)體裝置。
并且，本實(shí)施方案中，在場(chǎng)絕緣膜106上形成多晶硅電阻器116，其由第二多晶硅膜制成并有N型作為第一導(dǎo)電類(lèi)型；以及多晶硅電阻器117，其由第二多晶硅膜制成并具有P型作為第二導(dǎo)電類(lèi)型。這里，作為CMOS晶體管中柵電極一部分的多晶硅膜107和多晶硅電阻器116和117以分開(kāi)的步驟形成并具有不同膜厚度。形成多晶硅電阻器以薄于柵電極。例如，柵電極的膜厚度大約是2000-6000。另一方面，每個(gè)電阻器的膜厚度是500-2500。當(dāng)多晶硅電阻器薄的時(shí)候，可以設(shè)定高的薄片電阻，溫度性能變得優(yōu)選。這樣，電阻器的精確性可以進(jìn)一步提高。
N型多晶硅電阻器116包括高阻區(qū)110和高濃度雜質(zhì)區(qū)108，其提供在電阻器的兩末端部分，使得它們與線路組件之間充分接觸。高阻區(qū)110的雜質(zhì)濃度由離子注入控制，從而形成各有理想電阻值的電阻器。類(lèi)似地，P型多晶硅電阻器117包括高阻區(qū)111和高濃度雜質(zhì)區(qū)109。電阻值根據(jù)高阻區(qū)的雜質(zhì)濃度設(shè)定。
例如，薄片電阻值依賴(lài)于電阻器的使用。在通常分壓電路的情形中，使用從幾KΩ/平方-幾十KΩ/平方的薄片電阻值。這時(shí)，硼或BF2用作P-型電阻器117的雜質(zhì)，其濃度大約是1×1014-9×1018原子/cm3。磷或砷用作N型電阻器116的雜質(zhì)，其濃度大約是1×1014-9×1018原子/cm3。
并且，N型電阻器116和P型電阻器117都示于圖1。然而，考慮到這些電阻器的特征和產(chǎn)品所需要的性能，為了減少步驟的數(shù)目和成本，有一種情形，其中只有N型電阻器116和P型電阻器117中的一個(gè)被安裝。
這樣，當(dāng)柵電極被設(shè)為P+型時(shí)，PMOS晶體管變成表面溝道型PMOS晶體管。因而，即使當(dāng)閾值減小時(shí)，與埋入溝道型晶體管相比，漏電流可以被抑制。另一方面，在NMOS晶體管的情形中，當(dāng)柵電極被設(shè)為P+型時(shí)，變成埋入溝道型NMOS晶體管。這里，比硼有著更小擴(kuò)散系數(shù)的砷被用作雜質(zhì)以注入，用于減小閾值電壓。這樣，與使用N+型柵電極的PMOS晶體管相比，NMOS晶體管變成類(lèi)似于表面溝道型晶體管的狀態(tài)。此外，砷有在硅膜和氧化物膜之間的界面附近聚集的性質(zhì)。因而，NMOS晶體管進(jìn)一步達(dá)到了類(lèi)似于表面溝道型晶體管的狀態(tài)。結(jié)果是，即使當(dāng)閾值在N型MOS晶體管中減小時(shí)，漏電流也可以被抑制，低電壓操作是可能的。至于同極柵結(jié)構(gòu)，當(dāng)N型MOS晶體管和P型MOS晶體管的相應(yīng)柵電極被設(shè)為P+型時(shí)，制造步驟從而簡(jiǎn)化，成本可以降低。
另外，在圖1中，為了下述目的溝道長(zhǎng)度調(diào)制的改善、起因于熱載流子的可靠性下降的抑制、和對(duì)于模擬電路非常重要的漏耐壓的提高，使用一種MOS晶體管結(jié)構(gòu)，其是所謂的雙擴(kuò)散漏(DDD)結(jié)構(gòu)，其中與柵電極重疊的低濃度雜質(zhì)擴(kuò)散層N119和P120位于源和漏二者中，與柵電極重疊的高濃度雜質(zhì)擴(kuò)散層N+103和P+104位于源和漏中，或只在漏中。根據(jù)該結(jié)構(gòu)，高濃度雜質(zhì)擴(kuò)散層與柵電極重疊，從而有一個(gè)優(yōu)勢(shì)在于MOS操作中的寄生電容可以通過(guò)重疊做得很小。
通過(guò)選擇性地形成例如，使用離子注入法和熱處理然后提供高濃度雜質(zhì)擴(kuò)散層的低濃度雜質(zhì)擴(kuò)散層形成圖1所示的結(jié)構(gòu)。至于低濃度雜質(zhì)擴(kuò)散層，在NMOS晶體管114的N120的情形中，磷或者砷被用作雜質(zhì)，濃度大約是1×1016-1×1018原子/cm3。在PMOS晶體管115的P121的情形中，硼或BF2被用作雜質(zhì)，濃度大約是1×1016-1×1018原子/cm3。至于高濃度雜質(zhì)擴(kuò)散層，在NMOS晶體管114的N+103的情形中，磷或砷被用作雜質(zhì)，濃度是1×1019原子/cm3或更高。在PMOS晶體管115的P+型104的情形中，硼或BF2被用作雜質(zhì)，濃度大約是1×1019原子/cm3或更高。
向著輕擴(kuò)散層N119和P120與重?cái)U(kuò)散層N+103和P+104之間溝道側(cè)的橫向擴(kuò)散的量的差別通常大概是0.2μm-1μm。圖1中，PMOS晶體管115只有一側(cè)變成DDD結(jié)構(gòu)，NMOS晶體管114的兩側(cè)每一個(gè)都變成DDD結(jié)構(gòu)。然而，根據(jù)電路中使用元件的方法，可以選擇適于電路的結(jié)構(gòu)，而不管MOS晶體管的導(dǎo)電類(lèi)型。通常，當(dāng)電流方向是雙向，源和漏根據(jù)情形被置換使得耐電壓對(duì)于兩個(gè)方向都需要時(shí)，源和漏都被做成有DDD結(jié)構(gòu)。當(dāng)電流方向是單向，源和漏固定，一側(cè)，即只有漏側(cè)被做得有DDD結(jié)構(gòu)，以縮短有效溝道長(zhǎng)度。
從上述說(shuō)明，與使用N+型多晶硅單極作為柵電極制造傳統(tǒng)CMOS晶體管的方法相比，根據(jù)本發(fā)明使用P+型多晶硅單極作為柵電極制造CMOS晶體管的方法，在低壓操作和低功耗上是有效的技術(shù)。另外，半導(dǎo)體裝置包括不同于柵電極的多晶硅電阻器和偏移結(jié)構(gòu)晶體管，從而，另外使高級(jí)功能和高精確度成為可能，其對(duì)模擬電路是必需的。
其次，制造圖1中所示實(shí)施方案的半導(dǎo)體裝置的步驟將基于圖2-11說(shuō)明。
例如，磷離子注入到P型硅半導(dǎo)體襯底101中，退火在1000℃-1175℃實(shí)施3小時(shí)-20小時(shí)。這樣，磷離子擴(kuò)散以形成具有大約1×1016原子/cm3雜質(zhì)濃度的N型阱擴(kuò)散層102。接下來(lái)，場(chǎng)絕緣膜106用LOCOS法形成，柵絕緣膜105通過(guò)熱氧化以大約100-300的膜厚度形成，實(shí)施離子注入以得到預(yù)定的閾值電壓。這之后，第一多晶硅膜通過(guò)低壓CVD法以大約500-2500的膜厚度淀積。然后，硼離子或BF2離子注入到該第一多晶硅膜中，使得其離子濃度等于或高于1×1018原子/cm3，從而形成P+型多晶硅膜107(圖2)。
這里，P+多晶硅膜通過(guò)離子注入形成。然而，P+型多晶硅膜可以通過(guò)淀積多晶硅膜而諸如硼的雜質(zhì)同時(shí)混入其中的摻雜CVD法形成。這之后，作為高熔點(diǎn)金屬硅化物膜的硅化鎢膜112通過(guò)濺射法等淀積在P+型多晶硅膜上。注意，這里，硅化鎢膜被用作高熔點(diǎn)金屬硅化物。然而，硅化鉬膜、硅化鈦膜、或硅化鉑膜也可以被使用。然后，作為掩模組件以防止N型雜質(zhì)引入到P+型柵電極上的氧化物絕緣膜113通過(guò)低壓CVD法(圖3)淀積在高熔點(diǎn)金屬硅化物膜112上500-3000，并用光刻膠圖形化以形成P+型柵電極。這里，氮化物膜可以作掩模組件。然后，通過(guò)熱氧化、低壓CVD法等，氧化物膜以100-500形成到柵電極部分和半導(dǎo)體襯底的表面上(圖4)。
此外，這里，作為P+型柵電極上的絕緣膜113，有著例如300膜厚度的氧化物膜、通過(guò)CVD法形成的有500膜厚度的氮化物膜和有大約10膜厚度的熱氧化物膜的疊層結(jié)構(gòu)的絕緣膜可以被形成以形成高質(zhì)量電容器。
其次，如圖5所示，通過(guò)CVD法或?yàn)R射法，有例如1000膜厚度的第二多晶硅膜118淀積在整個(gè)表面上。然后，為了形成低濃度P型電阻器，作為P雜質(zhì)的BF2離子以，例如，1×1014原子/cm2的劑量注入到整個(gè)第二多晶硅膜118上。注意，可以用硼代替BF2。
之后，如圖6所示，第二多晶硅膜118用光刻膠119圖形化以便于以后形成低濃度N型電阻器區(qū)，磷離子以例如3×1014原子/cm2的劑量被選擇地注入。這時(shí)，為了形成穩(wěn)定性的N型電阻器，需要磷的劑量設(shè)定得等于或大于BF2的2倍。注意，可以用砷代替磷。當(dāng)用于設(shè)定P型電阻器薄片電阻值的硼事先引入到以后變成N型的多晶硅電阻器區(qū)中并以后重新注入到使用磷或砷作為N型雜質(zhì)的N型電阻器中時(shí)，薄片電阻可以有效地提高。注意，使用光刻膠等做成的相應(yīng)的掩模對(duì)P型電阻器區(qū)和N型電阻器分開(kāi)實(shí)施離子注入的方法也可以被使用。
之后，除去光刻膠119，然后用光刻膠實(shí)施圖形化，實(shí)施RIE各向異性干刻蝕，從而形成多晶硅電阻器116，具有作為第一導(dǎo)電類(lèi)型的N型；和多晶硅電阻器117，具有P型作為第二導(dǎo)電類(lèi)型，如圖7所示。
其次，如圖8所示，光刻膠119被圖形化，作為N型雜質(zhì)的砷或磷用離子注入法摻雜，使得雜質(zhì)濃度變成大約是1×1016-1×1018原子/cm3，從而形成N型低濃度雜質(zhì)區(qū)120作為NMOS晶體管的源和漏。此外，有可能第二多晶硅電阻器N型雜質(zhì)的引入在圖6中忽略，而是在圖8中N型低濃度雜質(zhì)摻雜到N型電阻器的整個(gè)區(qū)以形成高阻N型電阻器。
除去光刻膠之后，如圖9所示，新的光刻膠119被圖形化，作為P型雜質(zhì)的硼或BF2通過(guò)離子注入法摻雜，使得雜質(zhì)濃度變成大約1×1016-1×1018原子/cm3，從而形成P型低濃度雜質(zhì)區(qū)121作為PMOS晶體管的漏。這時(shí)，如有必要，低濃度雜質(zhì)擴(kuò)散層也可以在源中被形成。此外，有可能第二多晶硅電阻器P型雜質(zhì)的引入在圖5中被省略，代替的是圖9中P型低濃度雜質(zhì)摻雜到P型電阻器的整個(gè)區(qū)中以形成高阻P型電阻器。
其次，如圖10所示，用光刻膠119實(shí)施圖形化，作為N型雜質(zhì)的砷通過(guò)離子注入法以5×1015原子/cm2的劑量摻雜。結(jié)果是，在有N型作為第一導(dǎo)電類(lèi)型的第二多晶硅電阻器116中用于充分接觸鋁線路的高濃度雜質(zhì)區(qū)108和要成為NMOS晶體管源和漏的N型高濃度雜質(zhì)區(qū)103被同時(shí)形成。代替被省略了的圖4和圖8所示N型雜質(zhì)到第二多晶硅電阻器中的引入，圖9中N型高濃度雜質(zhì)可以摻雜到N型電阻器的整個(gè)區(qū)中以形成有相對(duì)低電阻的N型電阻器。
然后，光刻膠除去之后，如圖11所示，用光刻膠119實(shí)施圖形化，作為P型雜質(zhì)的BF2通過(guò)離子注入法以5×1015原子/cm2的劑量摻雜。結(jié)果是，在有P型作為第二導(dǎo)電類(lèi)型的第二多晶硅電阻器117中用于充分接觸鋁線路的高濃度雜質(zhì)區(qū)109和要成為PMOS晶體管源和漏的P型高濃度雜質(zhì)區(qū)104被同時(shí)形成。圖11中，P型高濃度雜質(zhì)可以摻雜到P型電阻器的整個(gè)區(qū)中以形成有相對(duì)低電阻的P型電阻器。
之后，雖然沒(méi)有示出，如傳統(tǒng)的半導(dǎo)體工藝那樣，中間絕緣膜的形成、接觸孔的形成、鋁線路圖形的形成以及保護(hù)膜和其圖形化的形成被實(shí)施以制造互補(bǔ)MOS半導(dǎo)體裝置。
這樣，本發(fā)明的實(shí)施方案樣式基于使用P型半導(dǎo)體襯底的實(shí)施方案說(shuō)明。即使當(dāng)襯底的極性反轉(zhuǎn)且N襯底P阱型的P+型單極柵CMOS晶體管用N型半導(dǎo)體襯底制造時(shí)，實(shí)現(xiàn)低電壓操作、低功耗、和低成本的半導(dǎo)體裝置可以如上面說(shuō)明的內(nèi)容和原理那樣被提供。
工業(yè)可應(yīng)用性如上所述，對(duì)于各包括CMOS晶體管和電阻器的模擬半導(dǎo)體裝置以及功率管理半導(dǎo)體裝置，本發(fā)明的制造方法是得到P型多酸結(jié)構(gòu)的方法，其作為P型多晶硅膜和用于由CMOS晶體管中導(dǎo)電類(lèi)型那樣劃分的NMOS晶體管和PMOS晶體管二者的相應(yīng)柵電極的高熔點(diǎn)金屬硅化物的疊層結(jié)構(gòu)；和進(jìn)一步的半導(dǎo)體裝置制造方法，其中用于分壓電路和CR電路的電阻器用作為不同于柵電極的層的多晶硅膜形成，從而可以得到更高精確度電阻器。于是，與具有N+型多晶硅柵單極的傳統(tǒng)CMOS晶體管和其中溝道與柵電極有同樣極性的傳統(tǒng)同極柵CMOS晶體管相比，在成本、制造周期和元件性能上有優(yōu)勢(shì)。此外，可以實(shí)現(xiàn)有高級(jí)功能和高精確性的模擬半導(dǎo)體裝置以及功率管理半導(dǎo)體裝置。
權(quán)利要求
1.制造半導(dǎo)體裝置的方法，包括以下步驟通過(guò)熱氧化在半導(dǎo)體襯底上形成元件隔離絕緣膜；通過(guò)熱氧化形成柵絕緣膜；在柵絕緣膜上以500-2500的厚度淀積第一多晶硅膜；用雜質(zhì)摻雜第一多晶硅膜，使得雜質(zhì)的濃度是1×1018原子/cm3或更高以使第一多晶硅膜的導(dǎo)電類(lèi)型是P型；在具有P型的第一多晶硅膜上淀積有500-2500厚度的高熔點(diǎn)金屬硅化物膜；在高熔點(diǎn)金屬硅化物膜上淀積有500-3000厚度的絕緣膜；刻蝕具有P型的第一多晶硅膜、高熔點(diǎn)金屬硅化物膜、和絕緣膜以形成柵電極；在元件隔離絕緣膜上淀積有500-2500厚度的第二多晶硅膜；用第一導(dǎo)電類(lèi)型雜質(zhì)以1×1014-9×1018原子/cm3的濃度摻雜第二多晶硅膜的整個(gè)區(qū)域或第二多晶硅膜的第一區(qū)域；用第二導(dǎo)電類(lèi)型雜質(zhì)以1×1014-9×1018原子/cm3的濃度摻雜第二多晶硅膜的第二區(qū)域；刻蝕第二多晶硅膜以形成由第二多晶硅膜組成的電阻器；用第一導(dǎo)電類(lèi)型雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第一導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)；用第二導(dǎo)電類(lèi)型雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第二導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)；用第一導(dǎo)電類(lèi)型雜質(zhì)以1×1019原子/cm3或更高的濃度摻雜第二多晶硅膜的第一區(qū)的整個(gè)區(qū)或一部分；實(shí)施熱處理，使得第一導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)和第二導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)有與柵電極重疊的區(qū)；用第一導(dǎo)電類(lèi)型雜質(zhì)以1×1019原子/cm3或更高的濃度摻雜第二多晶硅膜的第一區(qū)的整個(gè)區(qū)或一部分；用第二導(dǎo)電類(lèi)型雜質(zhì)以1×1019原子/cm3或更高的濃度摻雜第二多晶硅膜的第二區(qū)的整個(gè)區(qū)或一部分；形成中間絕緣膜于半導(dǎo)體襯底之上；在半導(dǎo)體襯底之上中間絕緣膜中形成接觸孔；以及在接觸孔中提供金屬線路。
2.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于第一多晶硅膜的雜質(zhì)引入方法是硼的離子注入。
3.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于第一多晶硅膜的雜質(zhì)引入方法是BF2的離子注入。
4.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于第一多晶硅膜的雜質(zhì)引入方法是在雜質(zhì)混入其中同時(shí)淀積第一多晶硅膜的摻雜CVD方法。
5.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于淀積在高熔點(diǎn)金屬硅化物膜上的絕緣膜由氧化物膜組成。
6.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于淀積在高熔點(diǎn)金屬硅化物膜上的絕緣膜由氮化物膜組成。
7.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于淀積在高熔點(diǎn)金屬硅化物膜上的絕緣膜由氧化物膜、氮化物膜和其它不同于該氧化物膜的氧化物膜的疊層結(jié)構(gòu)組成。
8.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于同時(shí)進(jìn)行用第一導(dǎo)電類(lèi)型雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第一導(dǎo)電類(lèi)型MOS晶體管的低濃度擴(kuò)散區(qū)的步驟和將第一導(dǎo)電類(lèi)型雜質(zhì)摻雜到第二多晶硅膜的第一區(qū)的整個(gè)區(qū)和一部分的步驟，并同時(shí)進(jìn)行用第二導(dǎo)電類(lèi)型雜質(zhì)以1×1016-1×1018原子/cm3的濃度摻雜第二導(dǎo)電類(lèi)型MOS晶體管低濃度擴(kuò)散區(qū)的步驟和將第二導(dǎo)電類(lèi)型雜質(zhì)摻雜到第二多晶硅膜第二區(qū)的整個(gè)區(qū)和所述部分中的步驟。
9.如權(quán)利要求1中說(shuō)明的制造半導(dǎo)體裝置的方法，其特征在于第一導(dǎo)電類(lèi)型雜質(zhì)以1×1019原子/cm3或更高的濃度向第二多晶硅膜第一區(qū)的整個(gè)區(qū)和所述部分中的摻雜與向第一導(dǎo)電類(lèi)型MOS晶體管的高濃度擴(kuò)散區(qū)的摻雜同時(shí)進(jìn)行，且第二導(dǎo)電類(lèi)型雜質(zhì)以1×1019原子/cm3或更高的濃度向第二多晶硅膜第二區(qū)的整個(gè)區(qū)和所述部分中的摻雜與向第二導(dǎo)電類(lèi)型MOS晶體管的高濃度擴(kuò)散區(qū)的摻雜同時(shí)進(jìn)行。
全文摘要
一種結(jié)構(gòu)的制造方法，該結(jié)構(gòu)產(chǎn)生功率管理半導(dǎo)體裝置和模擬半導(dǎo)體裝置，所述裝置能在短時(shí)期內(nèi)以低成本制造，在低功率下以低的功耗運(yùn)轉(zhuǎn)，并具有高驅(qū)動(dòng)能力和高精度的復(fù)雜功能。該方法用于制造包括CMOS和電阻器的功率管理半導(dǎo)體裝置和模擬半導(dǎo)體裝置的P型多酸結(jié)構(gòu)。P型多酸結(jié)構(gòu)是P型多晶硅層和難熔金屬硅化物層的多層結(jié)構(gòu)，其中無(wú)論CMOS是NMOS還是PMOS，CMOS柵電極的導(dǎo)電類(lèi)型是P型。用在分壓電路和CR電路中的電阻器由多晶硅在不同于柵電極層的層中形成。
文檔編號(hào)H01L27/04GK1466776SQ02802703
公開(kāi)日2004年1月7日 申請(qǐng)日期2002年6月18日 優(yōu)先權(quán)日2001年6月21日
發(fā)明者長(zhǎng)谷川尚, 小山內(nèi)潤(rùn), 潤(rùn) 申請(qǐng)人:精工電子有限公司