專利名稱：可選擇位元組的快閃電可擦可編程只讀存儲(chǔ)器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種快閃電可擦可編程只讀存儲(chǔ)器(electrically-erasableprogrammable read-only memory，EEPROM)，尤指一種具有可選擇群組的快閃電可擦可編程只讀存儲(chǔ)器。
(2)背景技術(shù)圖1(a)是標(biāo)準(zhǔn)浮動(dòng)?xùn)糯┧硌趸?floating gate tunnel oxide，F(xiàn)LOTOX)胞元20的剖面圖，浮動(dòng)?xùn)糯┧硌趸?0包括有復(fù)晶硅控制柵22(上面施加一控制電壓VCG)、復(fù)晶硅浮動(dòng)?xùn)?4、與n型區(qū)域32耦合的發(fā)射極端(有一發(fā)射極電壓VS)、集電極端(有一集電極電壓VD)、在兩個(gè)n型區(qū)域28和30上方的另一復(fù)晶硅層26，這些元件在p型基板34上方組成一個(gè)選擇晶體管。在兩個(gè)復(fù)晶硅元件22和24(控制柵和浮動(dòng)?xùn)?間形成了一個(gè)復(fù)晶硅間介電區(qū)域38，復(fù)晶硅區(qū)域24和26分別形成了兩個(gè)柵極介電區(qū)域40和44，而復(fù)晶硅元件24(浮動(dòng)?xùn)?的穿隧窗區(qū)域36則形成了穿隧介電區(qū)域42，因?yàn)榭刂茤?2和浮動(dòng)?xùn)?4有的形狀特別，所以穿隧窗區(qū)域36的形成可以讓電子穿過(guò)。
圖1(b)是浮動(dòng)?xùn)糯┧硌趸?0的符號(hào)表示法，其中浮動(dòng)?xùn)糯┧硌趸w管46與選擇晶體管48串聯(lián)，在運(yùn)作時(shí)，會(huì)開(kāi)啟選擇晶體管48使浮動(dòng)?xùn)糯┧硌趸w管46開(kāi)始運(yùn)作，還有一個(gè)集電極/發(fā)射極端50同時(shí)做為選擇晶體管48的發(fā)射極端和浮動(dòng)?xùn)糯┧硌趸w管46的集電極端。
如果要程序化浮動(dòng)?xùn)糯┧硌趸鎯?chǔ)胞元20，當(dāng)選擇柵端26被施加一正電壓時(shí)，在控制柵22和集電極端30之間施加一個(gè)相當(dāng)高的電壓脈沖，高電壓脈沖使得基板34內(nèi)開(kāi)始生成載子，并使得電子通過(guò)穿隧介電區(qū)域42，在浮動(dòng)?xùn)?4內(nèi)累積；相反地，如果要抹除存儲(chǔ)胞元20，就要在柵極22和集電極端間施加一反向電壓，這樣在浮動(dòng)?xùn)?4內(nèi)的負(fù)電子會(huì)被集電極吸引而通過(guò)薄穿隧氧化層42。
抹除和程序化的操作是利用浮動(dòng)?xùn)?4和硅基板34間發(fā)生的Fowler-Nordheim(F-N)穿隧機(jī)制，使載子穿過(guò)稱為穿隧氧化層42的薄氧化層。穿隧窗36形成穿隧氧化層42的區(qū)域，較大的穿隧窗可以增加抹除/程序化運(yùn)算的速度，但是會(huì)增加胞元尺寸，較薄的穿隧氧化區(qū)域42可以降低所需的穿隧電壓，并減少抹除/程序化運(yùn)算的時(shí)間，不過(guò)，這種存儲(chǔ)胞元的制造比較困難，也要增加對(duì)于可靠度的考慮。
因此，浮動(dòng)?xùn)糯┧硌趸?0要改進(jìn)的地方包括長(zhǎng)穿隧時(shí)間、高穿隧電壓和長(zhǎng)抹除時(shí)間。
圖2(a)是另一種重要的非揮發(fā)性存儲(chǔ)體-快閃存儲(chǔ)體的剖面圖，在快閃存儲(chǔ)胞元60中，基板76內(nèi)有沉積了一個(gè)集電極(62或64)和一個(gè)發(fā)射極(64或62)區(qū)域，在基板和集電極及發(fā)射極區(qū)域(62或64)的上方沉積了絕緣層66和68，在絕緣層66和68的上方沉積了一層浮動(dòng)?xùn)?0，使浮動(dòng)?xùn)?0與集電極或發(fā)射極區(qū)域(62或64)中的一個(gè)區(qū)域部分重疊，然后在浮動(dòng)?xùn)?0上方沉積第二絕緣層72，在浮動(dòng)?xùn)?0的上方沉積一層控制柵74，使其與不和浮動(dòng)?xùn)?0重疊的另一區(qū)域(64或62)部分重疊。
圖2(b)是以電路符號(hào)表示存儲(chǔ)胞元60的表示法。
在抹除操作時(shí)，將集電極和發(fā)射極端62和64接地，另施加高電壓于控制柵74，可以讓浮動(dòng)?xùn)?0內(nèi)的電子穿隧到控制柵74，以抹除快閃存儲(chǔ)胞元60，與圖1(a)中浮動(dòng)?xùn)糯┧硌趸?0的穿隧過(guò)程比較，在圖2(a)中快閃存儲(chǔ)胞元60的電子穿隧過(guò)程比較快，同時(shí)個(gè)別終端需要的電壓也較低，另外，在施加大約14V的電壓下，快閃存儲(chǔ)胞元60的典型抹除時(shí)間小于1毫秒，經(jīng)過(guò)修改及最適化存儲(chǔ)胞元60的尺寸之后，可以更進(jìn)一步改進(jìn)抹除時(shí)間及/或(較低)電壓。
如果要程序化存儲(chǔ)胞元，則將控制柵74設(shè)定成幾近開(kāi)啟狀態(tài)(大約2V)，將離浮動(dòng)?xùn)?0比較遠(yuǎn)的區(qū)域62所相接的終端接地，然后提供高電壓給靠浮動(dòng)?xùn)?0比較近的區(qū)域64所相接的終端，通常大約是12V，這時(shí)區(qū)域62內(nèi)產(chǎn)生的電場(chǎng)是向著遠(yuǎn)離浮動(dòng)?xùn)?0的方向，會(huì)使電子穿過(guò)通道區(qū)域，注入浮動(dòng)?xùn)?0，而讓柵極充電，使存儲(chǔ)胞元60程序化，這個(gè)過(guò)程的電子流動(dòng)被稱做熱載子注入法，在圖中以箭頭表示。
圖3(a)顯示存儲(chǔ)陣列80，其內(nèi)的數(shù)個(gè)內(nèi)連線快閃存儲(chǔ)胞元60以行列形式排列，快閃存儲(chǔ)胞元60的連接方式是將靠近浮動(dòng)?xùn)?0的終端當(dāng)成發(fā)射極端，同一列存儲(chǔ)胞元的控制柵74接到同一條的字元線(如WL0、WL1等)，列地址譯碼器82會(huì)因應(yīng)一給定的列地址控制并操作字元線，同一列存儲(chǔ)胞元的發(fā)射極端接到同一條的發(fā)射極線(如SL0、SL1等等)，發(fā)射極線同樣是由列地址譯碼器82所控制及操作，同樣地，同一行存儲(chǔ)胞元的集電極端接到同一條的位元線(如BL0、BL1等)，行地址譯碼器84會(huì)相應(yīng)一給定的行地址(Y-MUX是行地址線多路轉(zhuǎn)換器)控制并操作位元線。在讀取運(yùn)算時(shí)，傳感放大器86會(huì)放大信號(hào)，將其輸出給輸出緩沖器88；在程序化運(yùn)算時(shí)，數(shù)據(jù)先儲(chǔ)存在輸入緩沖器90內(nèi)，然后再通過(guò)行地址譯碼器84進(jìn)行儲(chǔ)存，為了要能正確地將數(shù)據(jù)寫(xiě)入存儲(chǔ)胞元，在程序化步驟之前，要先抹除儲(chǔ)存在同一列存儲(chǔ)胞元中的數(shù)據(jù)，這是因?yàn)橥涣写鎯?chǔ)胞元的控制柵接到同一條字元線，所以會(huì)被當(dāng)作是同一個(gè)群組。比較一下，在使用快閃存儲(chǔ)胞元的存儲(chǔ)陣列中，存儲(chǔ)胞元的修改必須要以大區(qū)塊為單元(這里是指一整列)，而在使用浮動(dòng)?xùn)糯┧硌趸拇鎯?chǔ)陣列中，存儲(chǔ)胞元的修改可以位元對(duì)位元為基礎(chǔ)，當(dāng)修改存儲(chǔ)胞元是以大區(qū)塊為單元時(shí)，一些不需要修改的數(shù)據(jù)還是要重新被寫(xiě)入存儲(chǔ)陣列，這個(gè)過(guò)程不僅浪費(fèi)時(shí)間也浪費(fèi)電源。
圖3(b)和圖3(a)類似，差別處在于快閃存儲(chǔ)胞元60的連接方式是將離浮動(dòng)?xùn)?0比較遠(yuǎn)的終端當(dāng)成發(fā)射極端，這種不同連接方式的結(jié)果詳述如下。
表1A和表1B詳列在抹除、程序化及讀取運(yùn)算時(shí)，列地址譯碼器82和行地址譯碼器84如何控制位元線、字元線、發(fā)射極線，表1A的運(yùn)算特征是圖2中的存儲(chǔ)胞元使用圖3(a)的快閃存儲(chǔ)陣列，而表1B的運(yùn)算特征則是圖2中的存儲(chǔ)胞元使用圖3(b)的快閃存儲(chǔ)陣列。
表1A
表1B
在表1A和表1B中的縮寫(xiě)意義如下Vs是讀取和抹除時(shí)的發(fā)射極電壓，其電壓很低，幾乎是0V；Ve是F-N穿隧時(shí)所需要的控制柵(CG)抹除電壓，其值根據(jù)所使用的制程決定，大約是15V；Vp是施加在儲(chǔ)存晶體管集電極(或是靠近浮動(dòng)?xùn)诺陌l(fā)射極)的程序化電壓，其值根據(jù)所使用的制程決定，差不多是12V；Vcgp是控制柵程序化電壓，應(yīng)該要比待抹除儲(chǔ)存晶體管的定限電壓(差不多1.5V)高，才能開(kāi)啟選擇晶體管，所以Vcgp大約是2V；Vdp0是施加在選擇的儲(chǔ)存晶體管的集電極程序化電壓，目的在以邏輯輸入數(shù)據(jù)″0″進(jìn)行程序化(即將電子存入浮動(dòng)?xùn)?FG))，其值由存儲(chǔ)陣列及存儲(chǔ)胞元的結(jié)構(gòu)決定，為12V(Vp)或0V(Vs)；Vdp1是施加在選擇的儲(chǔ)存晶體管的集電極程序化電壓，目的在以邏輯輸入數(shù)據(jù)″1″進(jìn)行程序化(即不將電子存到浮動(dòng)?xùn)?，和程序抑制的意思相同，其值與儲(chǔ)存晶體管的非選擇位元線相同，由存儲(chǔ)陣列及存儲(chǔ)胞元的結(jié)構(gòu)決定，為0V(Vs)或5V(Vcc)；Vcgr是控制柵讀取偏壓，其值根據(jù)制程及設(shè)計(jì)決定，大約是4V；Vdr是集電極讀取偏壓，大約在1.5到2V之間；Vcc是電源供應(yīng)電壓，其值根據(jù)制程及設(shè)計(jì)決定，大約是5V。
圖3(a)和圖3(b)的存儲(chǔ)陣列結(jié)構(gòu)有一個(gè)問(wèn)題，那就是即使大區(qū)塊中的部份數(shù)據(jù)不需要修改，存儲(chǔ)胞元的修改仍以整個(gè)大區(qū)塊(即列)為單元，所以不需修改的數(shù)據(jù)還是要重新寫(xiě)入存儲(chǔ)胞元，整個(gè)過(guò)程不只浪費(fèi)電源也浪費(fèi)時(shí)間。
美國(guó)專利第5,812,452號(hào)對(duì)上述問(wèn)題提供了一種可行的解決方法，在這篇專利中，每一個(gè)存儲(chǔ)胞元包括兩個(gè)晶體管一個(gè)選擇晶體管和一個(gè)儲(chǔ)存晶體管，選擇晶體管與儲(chǔ)存晶體管串聯(lián)，在存儲(chǔ)陣列中，預(yù)定數(shù)量的存儲(chǔ)胞元被分成數(shù)個(gè)區(qū)塊，藉由使用一個(gè)區(qū)塊選擇晶體管，我們可以利用區(qū)塊對(duì)區(qū)塊的方式存取或修改存儲(chǔ)胞元。
但是美國(guó)專利第5,812,452號(hào)的解決方法使每一個(gè)儲(chǔ)存的位元都需要兩個(gè)晶體管，這會(huì)增加存儲(chǔ)陣列的尺寸。
我們希望能在不需要讓每一儲(chǔ)存的位元都含有兩個(gè)晶體管而增加這么多面積的條件下，以小于大區(qū)塊的方式重新程序化電可擦可編程只讀存儲(chǔ)陣列。
(3)發(fā)明內(nèi)容本發(fā)明的目的是提供一種不需要讓每一儲(chǔ)存的位元都含有兩個(gè)晶體管而增加這么多面積的條件下，具有以小于大區(qū)塊的方式重新程序化電可擦可編程只讀存儲(chǔ)陣列的快閃電可擦可編程只讀存儲(chǔ)器。
根據(jù)本發(fā)明，一個(gè)快閃電可擦可編程只讀存儲(chǔ)器包括數(shù)組存儲(chǔ)胞元、一條或多條群組選擇線、數(shù)個(gè)第一選擇晶體管、數(shù)個(gè)第二選擇晶體管、數(shù)條第一字元線、數(shù)條第二字元線，群組選擇線提供一抹除電壓，第一和第二字元線控制第一和第二選擇晶體管，將抹除電壓與選擇的存儲(chǔ)胞元群組耦合。
利用這種方式，每一組存儲(chǔ)胞元只需要兩個(gè)選擇晶體管就可以抹除一組的存儲(chǔ)胞元，如果每一個(gè)群組是八位元的位元組，則所需要的選擇晶體管數(shù)量只有美國(guó)專利第5,812,452號(hào)習(xí)知技藝所需要的四分之一。
為更清楚理解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，下面將結(jié)合附圖對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)說(shuō)明。
(4)


圖1(a)是傳統(tǒng)浮動(dòng)?xùn)糯┧硌趸鎯?chǔ)胞元的剖面?zhèn)纫晥D；圖1(b)是圖1(a)中浮動(dòng)?xùn)糯┧硌趸鎯?chǔ)胞元的表示符號(hào)；圖2(a)是傳統(tǒng)快閃存儲(chǔ)胞元的剖面?zhèn)纫晥D；圖2(b)是圖2(a)中快閃存儲(chǔ)胞元的表示符號(hào)；圖3(a)是第一傳統(tǒng)存儲(chǔ)陣列的示意圖；圖3(b)是第二傳統(tǒng)存儲(chǔ)陣列的示意圖；圖4(a)是根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)陣列的示意圖；以及圖4(b)是根據(jù)本發(fā)明另一實(shí)施例的存儲(chǔ)陣列的示意圖。
(5)具體實(shí)施方式
圖4(a)說(shuō)明根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)陣列100，存儲(chǔ)陣列100包括幾組102的存儲(chǔ)胞元60，圖3(a)中每一群組102為八位元的位元組，所以包括了8個(gè)儲(chǔ)存晶體管，根據(jù)設(shè)計(jì)標(biāo)準(zhǔn)可以有其他的群組大小，各群組102組織成行和列，根據(jù)設(shè)計(jì)標(biāo)準(zhǔn)，存儲(chǔ)陣列100可以包括任何數(shù)量的行和列。
存儲(chǔ)陣列100和圖3(a)的存儲(chǔ)陣列80有很多的相似處，如字元線WL0、WL1等控制群組102的水平存取，位元線BL0、BL1等提供群組102內(nèi)每一位元的存取，發(fā)射極線SL0、SL1等提供發(fā)射極連接，至于傳感放大器86、輸出緩沖器88、輸入緩沖器90的功能則與前面所敘述的一樣。
不過(guò)本發(fā)明與圖3(a)的存儲(chǔ)陣列80還是有一些不同，其中之一是增加了區(qū)塊選擇晶體管(如M00A、M01A等等，通稱MA)和區(qū)塊取消(deselect)晶體管(如M00B、M01B等等，通稱MB)；第二個(gè)不同的地方是增加了字元取消線(如WL0\、WL1\等等)；第三個(gè)不同的地方是增加了區(qū)塊選擇線(如BS0、BS1等等)；這些改變還包括了列地址譯碼器104和行地址譯碼器106的更動(dòng)。
區(qū)塊選擇晶體管MA耦合于每一群組102的區(qū)塊選擇線BS和控制柵子線(subline)108之間，每一條控制柵子線108和對(duì)應(yīng)群組102的快閃存儲(chǔ)胞元控制柵耦合。
區(qū)塊取消晶體管MB耦合于區(qū)塊選擇晶體管MA和發(fā)射極線SL之間，這樣區(qū)塊取消晶體管可以耦合控制柵子線108和發(fā)射極線SL。
字元線WL控制區(qū)塊選擇晶體管MA，而字元取消線WL\控制區(qū)塊取消晶體管MB，字元線WL提供存儲(chǔ)陣列100的水平(列)存取，運(yùn)算時(shí)，提供特定的字元取消線WL\是用于提供與對(duì)應(yīng)字元線WL互補(bǔ)的邏輯位準(zhǔn)，舉例來(lái)說(shuō)，如果WL0的邏輯位準(zhǔn)是「高」，則WL0\的位準(zhǔn)是「低」，因此每一個(gè)控制柵子線108與對(duì)應(yīng)的區(qū)塊選擇線BS或?qū)?yīng)的發(fā)射極線SL耦合。
區(qū)塊選擇線BS提供存儲(chǔ)陣列100的垂直(行)存取，因此，結(jié)合特定的一條字元線WL和一條區(qū)塊選擇線BS可以對(duì)一特定區(qū)塊102進(jìn)行存取，包括讀取、程序化和抹除。
圖4(b)說(shuō)明根據(jù)本發(fā)明另一實(shí)施例的存儲(chǔ)陣列100b，存儲(chǔ)陣列100b和圖4(a)的存儲(chǔ)陣列100相似，不同處只有將靠近存儲(chǔ)陣列60浮動(dòng)?xùn)拍且贿叺膮^(qū)域形成為集電極(與位元線BL連接)，存儲(chǔ)胞元102b和存儲(chǔ)胞元102一樣，還有傳感放大器86、輸出緩沖器88、輸入緩沖器90也一樣，重新形成存儲(chǔ)胞元60集電極的主要差別在于列地址譯碼器104b和行地址譯碼器106b提供給字元線WL、字元取消線WL\、區(qū)塊選擇線BS、發(fā)射極線SL的控制電壓和圖4(a)的列地址譯碼器104和行地址譯碼器106所提供的控制電壓不同。
表2A和表2B說(shuō)明列地址譯碼器104(104b)和行地址譯碼器106(106b)如何控制位元線BL、字元線WL、字元取消線WL\、區(qū)塊選擇線BS、發(fā)射極線SL，表2A的運(yùn)算特征是圖2中的存儲(chǔ)胞元使用圖4(a)的快閃存儲(chǔ)陣列100，而表2B的運(yùn)算特征則是圖2中的存儲(chǔ)胞元使用圖4(b)的快閃存儲(chǔ)陣列100b。
在表2A和表2B中的縮寫(xiě)意義與上面有關(guān)表1A和表1B的討論部份相同，另外增加一個(gè)縮寫(xiě)Vwle是字元線抹除電壓，其值應(yīng)該大于或等于Ve加上選擇晶體管的定限電壓Vt，假設(shè)Vt差不多2V，則Vwle差不多17V，Vwle和Ve可以同時(shí)為17V，如此在儲(chǔ)存晶體管控制柵的實(shí)際電壓足夠提供F-N穿隧(如約需15V)。
表2A
表2B
如上所述，每一組102(102b)存儲(chǔ)胞元60只需要兩個(gè)選擇晶體管(MA和MB)，就可以抹除一整組102(102b)存儲(chǔ)胞元60，如果每一個(gè)群組是八位元的位元組，所需要的選擇晶體管數(shù)量只有習(xí)知技術(shù)美國(guó)專利第5,812,452號(hào)所需的四分之一，這樣可以減少存儲(chǔ)陣列100(100b)所需的空間。
根據(jù)另一實(shí)施例，我們可以將相鄰兩列存儲(chǔ)胞元102(102b)的發(fā)射極線SL結(jié)合成一條發(fā)射極線，舉個(gè)例子，在圖4(a)的存儲(chǔ)陣列100中，可以將發(fā)射極線SL0和SL1結(jié)合成一條發(fā)射極線，這樣的結(jié)合可以更進(jìn)一步減少存儲(chǔ)陣列100(100b)所需的空間。參閱表2B，請(qǐng)注意這樣的結(jié)合對(duì)存儲(chǔ)陣列100b不會(huì)有負(fù)面的影響，因?yàn)榘l(fā)射極線SL的電壓一直都是Vs(0V)；參閱表2A，請(qǐng)注意程序化電壓Vp和發(fā)射極電壓Vs不同，所以在程序化存儲(chǔ)陣列100時(shí)會(huì)使非選擇的相鄰列產(chǎn)生較多的寫(xiě)入擾動(dòng)，這種結(jié)合需要更改列地址譯碼器104(104b)的控制邏輯。
根據(jù)又一實(shí)施例，我們可以將所有的發(fā)射極線SL結(jié)合成一共用發(fā)射極，電壓永遠(yuǎn)都是Vs，請(qǐng)注意在上面所提到的寫(xiě)入擾動(dòng)，所以本實(shí)施例比較適用于存儲(chǔ)陣列100b，在這個(gè)實(shí)施例中不需要列地址譯碼器104b來(lái)控制共用發(fā)射極，這可以更進(jìn)一步降低控制邏輯的需求，并減少存儲(chǔ)陣列100b所需的空間。
權(quán)利要求
1.一種快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，包括數(shù)組存儲(chǔ)胞元，用以儲(chǔ)存信息；一條或多條群組選擇線，經(jīng)耦合以選擇性提供一群組電壓；數(shù)個(gè)第一選擇晶體管，其是耦合于該一條或多條群組選擇線和該數(shù)組存儲(chǔ)胞元之間；數(shù)個(gè)第二選擇晶體管，其是耦合于該數(shù)個(gè)第一選擇晶體管、該數(shù)組存儲(chǔ)胞元及一發(fā)射極連接之間；數(shù)條第一字元線，用以控制該數(shù)個(gè)第一選擇晶體管；以及數(shù)條第二字元線，用以控制該數(shù)個(gè)第二選擇晶體管。
2.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該數(shù)組存儲(chǔ)胞元中的每一組包括八個(gè)存儲(chǔ)胞元。
3.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該數(shù)組存儲(chǔ)胞元中的每一個(gè)存儲(chǔ)胞元包括一浮動(dòng)?xùn)藕鸵豢刂茤拧?br> 4.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該數(shù)組存儲(chǔ)胞元排列成一行或多行，該一行與多行中之一行與該一條或多條群組選擇線中之一條連結(jié)。
5.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，還包括一行譯碼器及多路轉(zhuǎn)換器電路，用以控制該一條或多條群組選擇線。
6.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該數(shù)個(gè)第一選擇晶體管中的一個(gè)有一第一終端，其與該一條或多條群組選擇線中的一條耦合；并有一第二終端，其與數(shù)個(gè)控制柵耦合，該數(shù)個(gè)控制柵對(duì)應(yīng)于該數(shù)組存儲(chǔ)胞元中的一組內(nèi)的數(shù)個(gè)存儲(chǔ)胞元。
7.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該數(shù)個(gè)第二選擇晶體管中的一個(gè)有一第一終端，其與該發(fā)射極連接耦合；并有一第二終端，其與數(shù)個(gè)控制柵耦合，該數(shù)個(gè)控制柵對(duì)應(yīng)于該數(shù)組存儲(chǔ)胞元中的一組內(nèi)的數(shù)個(gè)存儲(chǔ)胞元。
8.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該數(shù)組存儲(chǔ)胞元排列成一列或多列，該一列或多列中的一列與該數(shù)條第一字元線中的一條及該數(shù)條第二字元線中的一條連結(jié)。
9.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，還包括一列譯碼器電路，用以選擇性提供一第一電壓給該數(shù)條第一字元線，并提供一第二電壓給該數(shù)條第二字元線。
10.如權(quán)利要求9所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該列譯碼器電路還用以提供一發(fā)射極電壓給該發(fā)射極連接。
11.如權(quán)利要求9所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該列譯碼器電路還用以經(jīng)由該數(shù)條第一字元線控制該數(shù)個(gè)第一選擇晶體管，并經(jīng)由該數(shù)條第二字元線控制該數(shù)個(gè)第二選擇晶體管。
12.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該發(fā)射極連接是包括數(shù)條發(fā)射極線，該數(shù)組存儲(chǔ)胞元是排列成數(shù)列，而該數(shù)條發(fā)射極線中的一條與該數(shù)列中的一列連結(jié)。
13.如權(quán)利要求1所述的快閃電可擦可編程只讀存儲(chǔ)器，其特征在于，該發(fā)射極連接是包括數(shù)條發(fā)射極線，該數(shù)組存儲(chǔ)胞元是排列成數(shù)列，而該數(shù)條發(fā)射極線中的一條與該數(shù)列中的兩列連結(jié)。
14.一種抹除一快閃電可擦可編程只讀存儲(chǔ)器的方法，該快閃電可擦可編程只讀存儲(chǔ)器包括數(shù)個(gè)存儲(chǔ)胞元、數(shù)條字元線和數(shù)條群組選擇線，其特征在于，該方法包括以下步驟將該數(shù)個(gè)存儲(chǔ)胞元分成數(shù)個(gè)群組，排列成數(shù)列和數(shù)行；連結(jié)該數(shù)列中的每一列與該數(shù)條字元線中的兩條對(duì)應(yīng)的字元線；連結(jié)該數(shù)行中的每一行與該數(shù)條群組選擇線中的一條對(duì)應(yīng)的群組選擇線；以一抹除電壓對(duì)該數(shù)條群組選擇線中的一條群組選擇線進(jìn)行充電；以及使用該數(shù)條字元線中的兩條選擇字元線，以控制發(fā)送該抹除電壓給該數(shù)個(gè)存儲(chǔ)胞元中的一選擇群組。
全文摘要
本發(fā)明有關(guān)一種快閃電可擦可編程只讀存儲(chǔ)器，它包括數(shù)組存儲(chǔ)胞元，用以儲(chǔ)存信息；一條或多條群組選擇線，經(jīng)耦合以選擇性提供一群組電壓；數(shù)個(gè)第一選擇晶體管，其是耦合于該一條或多條群組選擇線和該數(shù)組存儲(chǔ)胞元之間；數(shù)個(gè)第二選擇晶體管，其是耦合于該數(shù)個(gè)第一選擇晶體管、該數(shù)組存儲(chǔ)胞元及一發(fā)射極連接之間；數(shù)條第一字元線，用以控制該數(shù)個(gè)第一選擇晶體管；以及數(shù)條第二字元線，用以控制該數(shù)個(gè)第二選擇晶體管。本發(fā)明具有較小的面積，其存儲(chǔ)胞元分成幾個(gè)群組，由選擇晶體管控制各組的存取，利用這種方式，可以減少選擇晶體管的數(shù)量，而不需要程序化或抹除整個(gè)陣列。
文檔編號(hào)H01L27/115GK1505051SQ02152659
公開(kāi)日2004年6月16日 申請(qǐng)日期2002年11月28日 優(yōu)先權(quán)日2002年11月28日
發(fā)明者羅克·洪, 羅克 洪 申請(qǐng)人:華邦電子股份有限公司