非易失性存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明為一種非易失性存儲器，尤指一種可降低晶胞(cell)內(nèi)部次臨界漏電流(sub-threshold leakage current)的非易失性存儲器。
【背景技術(shù)】
[0002]眾所周知，非易失性存儲器在斷電之后仍舊可以保存其數(shù)據(jù)內(nèi)容。一般來說，當非易失性存儲器制造完成并出廠后，使用者即可以編程(program)非易失性存儲器，進而將數(shù)據(jù)記錄在非易失性存儲器中。而根據(jù)編程的次數(shù)，非易失性存儲器可進一步區(qū)分為多次編程的存儲器(mult1-time programming memory,簡稱MTP存儲器)，或者一次編程的存儲器(one time programming memory,簡稱OTP存儲器)?；旧?，使用者可以對MTP存儲器進行多次的儲存數(shù)據(jù)修改。相反地，使用者僅可以編程一次OTP存儲器。一旦OTP存儲器編程完成之后，其儲存數(shù)據(jù)將無法修改。
[0003]另一種非易失式存儲器，稱為光罩式只讀存儲器(Mask ROM)。當光罩式只讀存儲器出廠后，所有的儲存數(shù)據(jù)已經(jīng)記錄在其中，使用者僅能夠讀取光罩式只讀存儲器中的儲存數(shù)據(jù)，而無法編程數(shù)據(jù)。也就是說，使用者必須先將儲存數(shù)據(jù)提供給光罩式只讀存儲器的制造商，當存儲器制造完成后送到使用者的手中時，所有的儲存數(shù)據(jù)已經(jīng)記錄在其中，并且無法再進行任何編程動作。
[0004]基本上，光罩式只讀存儲器具有低成本、高信賴度及大容量的優(yōu)點。已經(jīng)被廣泛應(yīng)用于各類電子產(chǎn)品。
[0005]請參照圖1A，其所繪示為現(xiàn)有光罩式只讀存儲器示意圖。光罩式只讀存儲器100包括字元線WLl?WLn、位元線BLl?BL4、以及(nX4)個晶胞(cell) SI，I?Sn，4，其中每個晶胞中包括一晶體管。以第η字元線WLn為例，第η字元線WLn與四條位元線BLl?BL4共可對應(yīng)出四個晶胞Sn, I?Sn, 4。其中，四個晶體管的柵極(gate)連接至第η字元線WLn,源極(source)連接至接地端G,漏極(drain)可以選擇性地連接或者不連接至對應(yīng)的位元線。
[0006]基本上，在制造光罩式只讀存儲器100的過程中，可選擇性地利用穿透洞(via)將晶體管漏極連接至對應(yīng)的位元線，并據(jù)以定義該晶胞的儲存狀態(tài)。當晶體管漏極連接至對應(yīng)的位元線時，該晶胞為第一儲存狀態(tài)(例如狀態(tài)0)，當晶體管漏極未連接至對應(yīng)的位元線時，該晶胞為第二儲存狀態(tài)(例如狀態(tài)I)。
[0007]在圖1A中，以方形黑色實心的節(jié)點(node)代表晶體管漏極連接至位元線；以方形白色空心的節(jié)點代表晶體管漏極未連接至位元線。因此，晶胞Sn，I的儲存狀態(tài)為第二儲存狀態(tài)(狀態(tài)I)，晶胞Sn，2的儲存狀態(tài)為第一儲存狀態(tài)(狀態(tài)0)，并依此類推不再贅述。
[0008]請參照圖1B，其所繪示為光罩式只讀存儲器在讀取周期時，相關(guān)信號的示意圖。其中，第X字元線WLx為選定字元線(selected word line),其他字元線WL_other則為非選定字元線(non-selected word line)。于讀取周期中的時間點t0,所有位元線BL需要預(yù)充電(pre-charge)至高電平(Hi)。當字元線BL預(yù)充電至高電平后，于時間點tl,提供高電平(Hi)至第X字元線WLx,而提供低電平(Lo)至其他字元線WL_other。于時間點t3時，即可取樣(sample)所有位元線BL上的電壓大小，并據(jù)以得知對應(yīng)晶胞的儲存狀態(tài)。
[0009]基本上,高電平(Hi)的電壓可為核心電壓(core voltage),如IV,而低電平(Lo)為接地端G的接地電壓(ground voltage)。以下以圖1A中，第η字元線WLn為選定字元線，并讀取光罩式只讀存儲器100中的數(shù)據(jù)來做說明。
[0010]首先，于時間點to時，所有位元線BLl?BL4預(yù)充電至高電平(Hi)。接著，于時間點tl，提供高電平(Hi)至第η字元線WLn，而提供低電平(Lo)至其他字元線(亦即，第一字元線WLl至第η-1字元線WLn-Ι)。
[0011]由于第一字元線WLl至第η-1字元線WLn-1皆為低電平(Lo)，因此第一字元線WLl至第η-1字元線WLn-1所對應(yīng)的晶胞SI，I?Sn_l，4皆無法動作。
[0012]再者，由于第η字元線WLn為高電平(Hi),且晶胞Sn, 2中晶體管漏極連接至對應(yīng)的第二位元線BL2,所以晶胞Sn, 2中的晶體管內(nèi)部會產(chǎn)生驅(qū)動電流(driving current),并將第二位元線BL2的電壓由高電平(Hi)拉低(pull down)至低電平(Lo)。亦即如圖1B中位元線BL的虛線所示，于時間點tl之后，第二位元線BL2上的電壓會逐漸降低至低電平(Lo)。
[0013]另外，由于第η字元線WLn為高電平(Hi)，且晶胞Sn，l、Sn，3、Sn，4的漏極并未連接至對應(yīng)的第一位元線BL1、第三位元線BL3、第四位元線BL4，所以晶胞Sn，1、Sn，3、Sn, 4中的晶體管內(nèi)部不會產(chǎn)生驅(qū)動電流，所以無法拉低(pull down)第一位元線BL1、第三位元線BL3、第四位元線BL4的電壓。亦即，如圖1B中位元線BL的實線所示，于時間點tl之后，第一位元線BL1、第三位元線BL3、第四位元線BL4會維持在高電平(Hi)。
[0014]之后，于時間點t2時，S卩可取樣位元線BLl?BL4，并判斷出位元線BLl?BL4依序為高電平(Hi)、低電平(Lo)、高電平(Hi)、高電平(Hi)的結(jié)果。并據(jù)以決定晶胞Sn，ISn, 2,Sn，3、Sn，4的儲存狀態(tài)依序為狀態(tài)1、狀態(tài)O、狀態(tài)1、狀態(tài)I。
[0015]同理，當?shù)讦?1字元線WLn-1為選定字元線時，可以獲得晶胞Sn_l，lSn_l，2、Sn-1，3、Sn-1，4的儲存狀態(tài)依序為狀態(tài)O、狀態(tài)1、狀態(tài)1、狀態(tài)O。當然，利用相同的方式，可以獲得光罩式只讀存儲器100中所有晶胞的儲存狀態(tài)，此處不再贅述。
[0016]然而，現(xiàn)有光罩式只讀存儲器100中，晶胞內(nèi)部的次臨界漏電流(sub-thresholdleakage current)會造成儲存狀態(tài)的誤判。詳細說明如下:
[0017]以圖2A所示的第一位元線BLl為例，晶胞Sn, I中晶體管漏極未連接至第一位元線BLl，晶胞SI，I?Sn-1，I中晶體管漏極皆連接至第一位元線BLl。因此，晶胞Sn，I的儲存狀態(tài)為狀態(tài)I ;其他晶胞SI，I?Sn-1, I的儲存狀態(tài)為狀態(tài)O。
[0018]于讀取周期中，當?shù)讦亲衷€WLn為選定位元線時，第η字元線WLn為高電平(Hi)。理論上，第一位元線BLl會維持在高電平(Hi)。
[0019]然而，當?shù)讦亲衷€WLn為選定位元線時，雖然晶胞SI，I?Sn_l，I不會動作，但由于晶胞SI，I?Sn-1，I中晶體管漏極皆連接至第一位元線BL1，因此晶體管漏極與源極之間的電壓差，將使得晶胞SI，I?Sn-1，I內(nèi)部產(chǎn)生次臨界漏電流(IJ。
[0020]以圖2A為例，共有(η-1)個晶胞SI，I?Sn_l，I會產(chǎn)生次臨界漏電流(I)，所以總漏電流的大小為(n-l)XIp換句話說，當字元線(WL)的數(shù)目太多時，其總漏電流的量就會很大，并導致第一位元線BLl的電壓由高電平(Hi)被拉低(pull down)至低電平(Lo)。使得應(yīng)該要被判斷為狀態(tài)I的晶胞Sn，I被誤判為狀態(tài)O。
[0021]請參照圖2B所示的讀取周期。于時間點t0時，第一位元線BLl預(yù)充電至高電平(Hi)。接著，于時間點tl，提供高電平(Hi)至第η字元線WLn，而提供低電平(Lo)至第一字元線WLl至第η-1字元線WLn-1。
[0022]由于晶胞SI，I?Sn-1, I的總漏電流的量太大，所以在時間點tl之后，第一位元線BLl上的電壓會逐漸降低至低電平(Lo)。最后，于時間點t3對第一位元線BLl進行取樣時，產(chǎn)生狀態(tài)O的誤判。
[0023]由于無法有效地降低晶胞內(nèi)部次臨界漏電流(IJ的大小。因此，為了解決晶胞內(nèi)部的次臨界漏電流(IJ所造成的誤判，需要限制字元線WL的數(shù)目。舉例來說，限制每一條位元線BL所搭配的字元線WL數(shù)目η的上限為128。當位元線BL所搭配的字元線WL的數(shù)目超過128條時，儲存狀態(tài)誤判的情況就很可能會發(fā)生。

【發(fā)明內(nèi)容】

[0024]本發(fā)明的目的在于提出一種非易失性存儲器，利用簡單的一邏輯電路搭配一控制線，且該控制線做為共享源極線(shared source line)。利用邏輯電路操作控制線上的電壓，達成抑制(suppress)晶胞內(nèi)部次臨界漏電流的目的。
[0025]本發(fā)明為一種非易失性存儲器，包含:一第一存儲單元，包括:一第一字元線；一第二字元線；一第一控制線；一第一邏輯電路，具有一第一輸入端連接至該第一字元線、一第二輸入端連接至該第二字元線、以及一輸出端連接至該第一控制線；其中，該第一字元線與該第二字元線其中之一為一選定字元線時，該輸出端提供一第一電平至該第一控制線；以及，該第一字元線與該第二字元線并非為選定字元線時，該輸出端提供一第二電平至該第一控制線；一第一位元線；一第一晶胞，具有一控制端連接至該第一字元線、一第一端連接至該第一控制線、以及一第二端選擇性地連接至該第一位元線；以及一第二晶胞，具有一控制端連接至該第二字元線、一第一端連接至該第一控制線、以及一第二端選擇性地連接至該第一位元線。
[0026]本發(fā)明另一方面為一種非易失性存儲器,包含:一位兀線；M條字兀線，M為大于2的正整數(shù)；一控制線；一邏輯電路，具有M個輸入端連接至該M