快閃記憶體自適應(yīng)演算法的方法、設(shè)備以及制成品的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是涉及計(jì)算機(jī)可讀記憶體，特別是，但不僅于，是涉及一種快閃記憶體抹除及編程的演算法的方法、設(shè)備以及制成品，其中在抹除運(yùn)算的預(yù)編程階段期間所需要的編程脈沖的數(shù)量，可用以調(diào)整在隨后程序運(yùn)算期間所使用的程序電壓。
【背景技術(shù)】
[0002]近年來發(fā)展出了數(shù)多種電子記憶體。一些范例記憶體種類為電子可抹除可編程唯讀記憶體(EEPROM)以及電子可編程唯讀記憶體(EPROM)。EEPROM可容易地抹除但是在存儲(chǔ)容量上缺乏密度，而EPROM是便宜且更密集但是不容易抹除?！翱扉W” EEPR0M，或是快閃記憶體，結(jié)合了這兩種記憶體種類的優(yōu)點(diǎn)。這種類型的記憶體使用在許多電子產(chǎn)品上，從像是汽車、工業(yè)控制系統(tǒng)等等的大型電子器件，到例如便攜式電腦(laptop)、可攜式音樂播放器、手機(jī)等等的小型可攜式電子器件。
[0003]快閃記憶體通常由許多記憶體單元所構(gòu)成，其中單一位元(bit)被維持在每一個(gè)記憶體單元中。但是更近期的技術(shù)如所知的MirrorBit?快閃記憶體，借由存儲(chǔ)兩物理上相異位元在記憶體單元的相對(duì)側(cè)邊上，以加倍了傳統(tǒng)快閃記憶體的密度。位元的讀取或?qū)懭氇?dú)立地發(fā)生在該單元的該相對(duì)側(cè)邊上的該位元。記憶體單元由形成在半導(dǎo)體襯底中的位元線所構(gòu)成。氧化物-氮化物-氧化物(oxide-nitride-oxide，0N0)介電層形成在該襯底及位元線的頂部上方。該氮化物作為電荷存儲(chǔ)層介于兩絕緣層之間。字線隨后形成在該ONO層的頂部上方，垂直于該位元線。施加電壓至該字線，用以控制柵極，隨著施加電壓至該位元線以允許從該記憶體單元陣列中位置的數(shù)據(jù)讀取或數(shù)據(jù)寫入至該記憶體單元陣列中位置。MiirorBit?快閃記憶體也可應(yīng)用于不同種類的快閃記憶體，包括NOR快閃或是NAND快閃。
【附圖說明】
[0004]描述了本發(fā)明非限制性以及非全面的實(shí)施例，并同時(shí)參考以下圖式，其中:
[0005]圖1說明一記憶體的實(shí)施例的方塊圖；
[0006]圖2顯示一記憶體的核心以及周邊部分的實(shí)施例的局部俯視圖，其可運(yùn)用在圖1的記憶體中；
[0007]圖3說明圖1的記憶體裝置的實(shí)施例的方塊圖；
[0008]圖4顯示圖1或圖3的記憶體裝置的實(shí)施例的方塊圖；以及
[0009]圖5說明根據(jù)本發(fā)明的樣態(tài)，包括圖4的記憶體裝置的系統(tǒng)的實(shí)施例的方塊圖。
[0010]實(shí)施方式
[0011]本案發(fā)明的多種實(shí)施例將詳細(xì)介紹并與圖式一同參考，其中相同符號(hào)標(biāo)示代表相同部分以及相同裝配在數(shù)個(gè)圖式中。作為參考的多種實(shí)施例并不用以限制本發(fā)明的范圍，其應(yīng)僅由此處所附的權(quán)利要求書所限制。另外，在本說明書所述的任何例子并不意在限制并且僅敘述許多可能的實(shí)施例中的一些，對(duì)于申請(qǐng)專利范圍的發(fā)明。
[0012]透過說明書以及權(quán)利要求書，以下術(shù)語至少具有與此處明確關(guān)聯(lián)的意義，除非文中另有指定。以下確認(rèn)的意義并非該術(shù)語必要的限制，而僅提供對(duì)于該術(shù)語的舉例說明?！耙弧?、“一個(gè)”以及“該”的意義包括多個(gè)基準(zhǔn)，以及“在…之中”包括“在…之中”以及“在…之上”。使用于本文的句子“在一實(shí)施例中，”并非必須涉及一些實(shí)施例，盡管可能有提到。同樣地，使用于本文的句子“在一些實(shí)施立中，”當(dāng)多次使用時(shí)，并非必須涉及一些實(shí)施例，盡管可能有提到。如本文所使用，術(shù)語“或”為包含“或”運(yùn)算子，以及同等于術(shù)語“及/或”，除非文中另有清楚的指出。術(shù)語“基于…部分…之上”、“基于…至少部分…之上”，或“基于…之上”并不僅止于并且允許為基于未描述的額外因素之上，除非文中另有清楚的指出。術(shù)語“耦合”意指至少以下兩個(gè)之一，在物件連接之間直接電性連接，或是通過一個(gè)或多個(gè)被動(dòng)或主動(dòng)中介裝置間接連接。術(shù)語“信號(hào)”意指至少一電流、電壓、電荷、溫度、數(shù)據(jù)或是其他信號(hào)。
[0013]簡(jiǎn)單來說，本發(fā)明是相關(guān)于記憶體裝置，其包括具有磁區(qū)的記憶體單元區(qū)，其中每一個(gè)磁區(qū)包括記憶體單元。該記憶體裝置還包括記憶體控制器，用以控制程序運(yùn)算以及對(duì)該記憶體單元抹除運(yùn)算。在對(duì)于該記憶體單元抹除運(yùn)算期間，發(fā)生在其中每一個(gè)未編程記憶體單元于正被抹除的磁區(qū)中的預(yù)編程，借由施加至少一個(gè)編程脈沖于程序電壓予以編程，直到程序驗(yàn)證通過。之后，基于直到該程式驗(yàn)證通過為止所施加的編程脈沖的數(shù)量調(diào)整該程序電壓。在該磁區(qū)中隨后的程序運(yùn)算期間，施加有該調(diào)整過的程序電壓的編程脈沖。
[0014]圖1顯示記憶體環(huán)境于可能運(yùn)用的本發(fā)明的實(shí)施例。并非需要繪示于該圖中的所有組件以實(shí)行本發(fā)明，以及可使用各種布置以及組件種類在不悖離本發(fā)明的精神或范圍內(nèi)。舉例來說，盡管所描述的本發(fā)明的一些實(shí)施例是于Miir0rBitTMNOR快閃記憶體的背景下，本文所描述的制成品可運(yùn)用在生產(chǎn)其他種類的微電子記憶體或裝置，例如其他各種類型的快閃記憶體。
[0015]如圖所示，記憶體100包括陣列記憶體110以及記憶體控制器130。記憶體控制器130經(jīng)安排以越過信號(hào)路徑106通信尋址數(shù)據(jù)以及程序數(shù)據(jù)。舉例來說，信號(hào)路徑106可提供8、16或更多I/O線路的數(shù)據(jù)。記憶體控制器130也配置成越過信號(hào)路徑103存取陣列記憶體110。舉例來說，記憶體控制器130可經(jīng)由信號(hào)路徑103在部分的陣列記憶體110讀取、寫入、抹除以及執(zhí)行其他運(yùn)算。另外，盡管顯示為單一線路，信號(hào)路徑130及/或信號(hào)路徑106可散布跨過多個(gè)的信號(hào)線及/或總線。
[0016]陣列記憶體110包括記憶體磁區(qū)120 (分別地識(shí)別為磁區(qū)Ι-1)，其可經(jīng)由記憶體控制器130被存取。舉例來說，記憶體磁區(qū)120可包括256、512、1024、2048或更多個(gè)具有可分別地或統(tǒng)一地存取的記憶體單元的磁區(qū)。在其他的例子中，記憶體磁區(qū)的數(shù)量及/或配置可以不相同。于一實(shí)施例中，舉例來說，磁區(qū)120可表示為更一般如記憶體區(qū)塊及/或可配置成具有不同于位元線、字線及/或磁區(qū)拓?fù)涞臉?gòu)造(configurat1n)。
[0017]記憶體控制器130包括解碼器組件132、電壓產(chǎn)生器組件134以及控制器組件136。于一實(shí)施例中，記憶體控制器130可位于與陣列記憶體110相同的晶片上。于另一實(shí)施例中，記憶體控制器130可位于不同的晶片上，或是部分的記憶體控制器130可位于另一晶片上或晶片外。舉例來說，解碼器組件132、控制器組件134以及電壓產(chǎn)生器組件136可位于不同的晶片上，但共同位于相同的電路板上。于其他的例子中，記憶體控制器130的其他實(shí)行方式是有可能的。舉例來說，記憶體控制器130可包括可編程的微控制器。
[0018]解碼器組件132可經(jīng)安排以經(jīng)由尋址信號(hào)路徑106接收記憶體位址以及根據(jù)陣列記憶體110的結(jié)構(gòu)以選擇個(gè)別磁區(qū)、陣列或單元。
[0019]解碼器組件132包括，舉例來說，多工器電路、放大器電路、組合邏輯等等，用于基于任何種類的尋址方案(addressing schemes)來選擇磁區(qū)、陣列及/或單元。舉例來說，記憶體的一部分(或是一組位元)可辨認(rèn)陣列記憶體110中的一磁區(qū)以及另一部分(或另外一組位元)可辨認(rèn)特定磁區(qū)中的一核心單元陣列。
[0020]電壓產(chǎn)生器組件134經(jīng)安排以接收一個(gè)或更多供應(yīng)電壓(未圖示)以及提供讀取、寫入、抹除、預(yù)編程、軟編程及/或欠抹除(under-erase)驗(yàn)證運(yùn)算所需要的各種參考電壓。舉例來說，電壓產(chǎn)生器組件134可包括一個(gè)或多個(gè)級(jí)聯(lián)電路(cascade circuit)、放大器電路、調(diào)整電路(regulator circuit)及/或開關(guān)電路，其可借由控制器組件136來控制。
[0021]控制器組件136經(jīng)安排以協(xié)調(diào)記憶體100的讀取、寫入、抹除以及其他運(yùn)算。于一實(shí)施例中，控制器組件136經(jīng)安排以接收并傳送來自于上游系統(tǒng)控制器(未圖示)的數(shù)據(jù)。這類的系統(tǒng)控制器可包括，舉例來說，一處理器以及一靜態(tài)隨機(jī)存取記憶體(SRAM)，其可載入可執(zhí)行處理器指令以于信號(hào)路徑106上通訊。于另外的實(shí)施例中，控制器組件136與記憶體控制器130的其他部分可嵌入或以其他方式合并進(jìn)入系統(tǒng)控制器或系統(tǒng)控制器的一部分中。該記憶體控制器可包括具有處理器可執(zhí)行碼編碼在其中的處理器可讀媒體，其中當(dāng)由在記憶體控制器130中的一個(gè)或多個(gè)處理器執(zhí)行時(shí)，致能動(dòng)作。
[0022]控制器組件136的實(shí)施例可包括