專利名稱：多值型半導(dǎo)體存儲(chǔ)器件及其錯(cuò)誤消除方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多值型半導(dǎo)體存儲(chǔ)器件和半導(dǎo)體存儲(chǔ)器件的錯(cuò)誤消除方法。
為了提高生產(chǎn)效率，人們已經(jīng)提出并使用了許多加入作為補(bǔ)救錯(cuò)誤比特的部件的ECC(糾錯(cuò)碼)電路的半導(dǎo)體存儲(chǔ)器，從而極大地方便了大規(guī)模生產(chǎn)。
另一方面，人們對(duì)大存儲(chǔ)容量的需求不斷增加，并且已經(jīng)提出了各種通過把兩比特信息寫入一個(gè)存儲(chǔ)單元中，使其具有現(xiàn)有存儲(chǔ)單元兩倍容量的多值型存儲(chǔ)器。


圖1是在現(xiàn)有的多值型存儲(chǔ)器中使用作為錯(cuò)誤比特消除方法的ECC電路一個(gè)實(shí)例的方框圖。在該圖的單元5中，數(shù)據(jù)被寫入多值系統(tǒng)中，并假定在一個(gè)存儲(chǔ)單元中寫入兩比特信息。就這種寫入方法而言，目前已經(jīng)有許多方法被公開。這里，假定存儲(chǔ)單元的閾值被調(diào)整。具體地說，兩比特?cái)?shù)據(jù)是相當(dāng)于用于一個(gè)輸出比特的兩個(gè)字的數(shù)據(jù)，鎖存電路1中保存的數(shù)據(jù)由頁面轉(zhuǎn)換信號(hào)P選擇，數(shù)據(jù)D1和數(shù)據(jù)D2從輸出電路8輸出。
再一方面，在ECC單元7中，數(shù)據(jù)被寫入多值系統(tǒng)中，并且根據(jù)已知的ECC方法以及漢明碼寫入ECC單元7中寫入的數(shù)據(jù)。通常，對(duì)n比特?cái)?shù)據(jù)長度來說，檢測和校正一比特錯(cuò)誤所需的奇偶校驗(yàn)位數(shù)目P的由下列公式(1)表示。
2p≥(n+1) (1)例如，在四比特輸出數(shù)據(jù)長度的情況下，檢測和校正一比特錯(cuò)誤所需的奇偶校驗(yàn)位數(shù)目是3比特。
下面參照?qǐng)D1說明該電路的工作過程。在單元5中，存儲(chǔ)單元中寫入的多值電平由兩個(gè)讀出放大器4通過三條數(shù)據(jù)線讀出，這三個(gè)數(shù)據(jù)段送入二進(jìn)制轉(zhuǎn)換電路3中，并在該二進(jìn)制轉(zhuǎn)換電路3中被逐一轉(zhuǎn)換成兩比特?cái)?shù)據(jù)。此時(shí)，要被校正的數(shù)據(jù)長度是4比特，它需要3個(gè)奇偶校驗(yàn)位。因此，與單元5相同的ECC單元7也具有兩個(gè)讀出放大器，并從二進(jìn)制變換電路3中輸出4比特?cái)?shù)據(jù)。此時(shí)，一個(gè)輸出數(shù)據(jù)段是無用數(shù)據(jù)。通過把單元5的四比特轉(zhuǎn)換數(shù)據(jù)和ECC單元7的三比特轉(zhuǎn)換數(shù)據(jù)輸入ECC電路6中，來檢測錯(cuò)誤，并生成糾錯(cuò)信號(hào)。該糾錯(cuò)信號(hào)送入與每個(gè)輸出對(duì)應(yīng)的校正電路2中，只有錯(cuò)誤被檢測的輸出比特的數(shù)據(jù)被校正，并且所有數(shù)據(jù)被保持在鎖存電路1中。
下面結(jié)合圖2A和圖2B、圖3和圖4分別說明該電路中使用的二進(jìn)制轉(zhuǎn)換電路3、校正電路2和ECC電路6。圖2A是顯示作為二進(jìn)制轉(zhuǎn)換電路3的一個(gè)實(shí)例的多值電平和二進(jìn)制數(shù)據(jù)的對(duì)應(yīng)關(guān)系的圖，用于把四值電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；圖2B是其轉(zhuǎn)換電路的電路圖。
如圖2A所示，當(dāng)通過控制存儲(chǔ)單元的閾值寫入兩比特?cái)?shù)據(jù)和寫入數(shù)據(jù)時(shí)，門電壓Vg1至Vg3相對(duì)于參考電壓Vt0、Vt1、Vt2、Vt3相繼施加三個(gè)門電壓電平，其關(guān)系式是Vt0＜Vg1＜Vt1＜Vg2＜Vt2＜Vg3＜Vt3。
首先，當(dāng)施加門電壓Vg1時(shí)，參考電壓Vt0時(shí)寫入的單元導(dǎo)通，但其它閾值時(shí)寫入的其它單元在該階段保持截止?fàn)顟B(tài)。當(dāng)電平變成門電壓Vg2電平值時(shí)，參考電壓Vt0、Vt1時(shí)寫入的單元導(dǎo)通，但其它閾值時(shí)寫入的其它單元保持截止?fàn)顟B(tài)。同樣，當(dāng)電平變成門電壓Vg3的電平值時(shí)，除參考電壓Vt3時(shí)寫入的單元外，其它所有單元導(dǎo)通。
圖2A示出了這種狀態(tài)與輸出比特的數(shù)據(jù)之間的對(duì)應(yīng)關(guān)系，其中，存儲(chǔ)單元的多值電平由讀出放大器4在三條數(shù)據(jù)線(1至3)中讀出，并由二進(jìn)制轉(zhuǎn)換電路3轉(zhuǎn)換成兩比特高位和低位數(shù)字?jǐn)?shù)據(jù)。也就是說，當(dāng)數(shù)據(jù)線1至3的所有數(shù)據(jù)為0時(shí)，高位和低位數(shù)字?jǐn)?shù)據(jù)為00，當(dāng)數(shù)據(jù)線1至3的數(shù)據(jù)為100時(shí)，高位和低位數(shù)字?jǐn)?shù)據(jù)為10，…，以及當(dāng)數(shù)據(jù)線1至3的所有數(shù)據(jù)為111時(shí)，高位和低位數(shù)字?jǐn)?shù)據(jù)為11。
如圖2B所示，在這種情況中，二進(jìn)制轉(zhuǎn)換電路3由反向器35和與非門電路36至38組成。數(shù)據(jù)2是低位數(shù)字?jǐn)?shù)據(jù)，數(shù)據(jù)1、3和數(shù)據(jù)2以及數(shù)據(jù)2的反向輸出經(jīng)與非門36至38的邏輯輸出是高位數(shù)字?jǐn)?shù)據(jù)。
如圖3電路圖所示，校正電路2由異或門(EOR)20構(gòu)成。EOR20的一個(gè)輸入端輸入來自ECC電路6的校正信號(hào)D1、D2，其另一個(gè)輸入端輸入來自二進(jìn)制轉(zhuǎn)換電路3的數(shù)據(jù)。當(dāng)校正信號(hào)D1、2為1時(shí)，輸入數(shù)據(jù)被反向并輸出，當(dāng)校正信號(hào)D1、2為0時(shí)，輸入數(shù)據(jù)被直接輸出。
此外，如圖4的電路圖所示，ECC電路包括或門101至103，用于對(duì)奇偶性數(shù)據(jù)0至2和讀出放大器4的高位和低位數(shù)字?jǐn)?shù)據(jù)(0,1)進(jìn)行或邏輯運(yùn)算；與非門111至114，用于對(duì)上述的或輸出和經(jīng)反向器104至110的輸出進(jìn)行與非運(yùn)算；和或門115至118，用于對(duì)與非門111至114的輸出和讀出放大器4的高位和低位數(shù)字?jǐn)?shù)據(jù)(0,1)進(jìn)行或運(yùn)算?；蜷T115至118的輸出是校正輸出。
在上述的多值型存儲(chǔ)器中，圖5的工作波形圖示出了總體的工作定時(shí)。首先，輸入數(shù)據(jù)被直接輸出的低位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字奇偶性數(shù)據(jù)，并在時(shí)刻t11從二進(jìn)制轉(zhuǎn)換電路3輸入高位數(shù)字?jǐn)?shù)據(jù)和高位數(shù)字奇偶性數(shù)據(jù)；此時(shí)，輸出校正信號(hào)(t12)，和獲得校正電路2的校正輸出數(shù)據(jù)(t13)；然后依據(jù)其輸出，輸出鎖存控制信號(hào)P；終點(diǎn)(t14)是高位/低位數(shù)字?jǐn)?shù)據(jù)的鎖存定時(shí)。
然而，在該多值型存儲(chǔ)器中，存在多值型存儲(chǔ)器的數(shù)據(jù)轉(zhuǎn)換定時(shí)方面的問題。也就是說，與現(xiàn)有技術(shù)相同，當(dāng)通過控制存儲(chǔ)單元的閾值寫入兩比特?cái)?shù)據(jù)和寫入數(shù)據(jù)時(shí)，以Vt0＜Vg1＜Vt1＜Vg2＜Vt2＜Vg3＜Vt3的關(guān)系依次施加三個(gè)電平Vg；但是，在多值型存儲(chǔ)器中，由于需要由讀出放大器4檢測這三個(gè)階段的變化和需要在二進(jìn)制轉(zhuǎn)換電路3中將其轉(zhuǎn)換成兩比特?cái)?shù)據(jù)，因此在所有數(shù)據(jù)被建立之前(圖5中的t11)不可能向外輸出輸出數(shù)據(jù)，和不可能進(jìn)行ECC電路2的糾錯(cuò)工作。其結(jié)果是存取時(shí)間太長。
此外，如果在該多值型存儲(chǔ)器中應(yīng)用由ECC電路執(zhí)行的錯(cuò)誤比特消除方法，則與普通單元系統(tǒng)相比，降低了補(bǔ)救率(saving rate)。其原因如下在普通的一比特存儲(chǔ)單元和一個(gè)單元系統(tǒng)中，從一比特存儲(chǔ)單元讀出的數(shù)據(jù)或者是1或者是0；如果存在一個(gè)錯(cuò)誤存儲(chǔ)單元，就1比特為錯(cuò)誤的情況而言，則可以由ECC電路糾正錯(cuò)誤。相反，在多值型存儲(chǔ)器中，如果錯(cuò)誤在一個(gè)存儲(chǔ)單元中發(fā)生，則從一個(gè)存儲(chǔ)單元讀出的數(shù)據(jù)有多個(gè)；因此如果一個(gè)存儲(chǔ)單元有錯(cuò)誤，則多個(gè)數(shù)據(jù)段可能是錯(cuò)誤數(shù)據(jù)段，因此錯(cuò)誤比特不可能由ECC電路2消除。
本發(fā)明的目的是提供一種能夠由ECC電路縮短存取時(shí)間和消除錯(cuò)誤比特的多值型半導(dǎo)體存儲(chǔ)器，和其錯(cuò)誤消除方法。
本發(fā)明的多值型半導(dǎo)體器件包括一個(gè)具有多個(gè)存儲(chǔ)裝置的多值型存儲(chǔ)器，用于依據(jù)多個(gè)參考電壓電平判斷一個(gè)存儲(chǔ)單元中存儲(chǔ)的電壓值和獲得輸出數(shù)據(jù)；一個(gè)二進(jìn)制轉(zhuǎn)換電路，用于把多值型存儲(chǔ)器的輸出電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；一個(gè)ECC電路，用于輸入來自二進(jìn)制轉(zhuǎn)換電路的多個(gè)數(shù)據(jù)段，輸出多個(gè)數(shù)據(jù)段，和從這些多個(gè)輸出數(shù)據(jù)段中檢測數(shù)據(jù)錯(cuò)誤；一個(gè)校正電路，用于依據(jù)ECC電路的輸出把錯(cuò)誤數(shù)據(jù)校正成正確數(shù)據(jù)；存儲(chǔ)和轉(zhuǎn)換電路，用于把一個(gè)存儲(chǔ)單元中寫入的多個(gè)數(shù)據(jù)段分割成高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組，并首先讀出低位數(shù)字?jǐn)?shù)據(jù)組；和一個(gè)錯(cuò)誤消除電路，用于通過分割多個(gè)高位數(shù)字?jǐn)?shù)據(jù)組和多個(gè)低位數(shù)字?jǐn)?shù)據(jù)組的每一個(gè)來檢測錯(cuò)誤和校正錯(cuò)誤。
在本發(fā)明中，分別設(shè)置高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組的錯(cuò)誤消除電路。該高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組的錯(cuò)誤消除電路是通過分割多個(gè)低位數(shù)字?jǐn)?shù)據(jù)組和多個(gè)高位數(shù)字?jǐn)?shù)據(jù)組的每一個(gè)來設(shè)置的。另外，二進(jìn)制轉(zhuǎn)換電路由把電壓電平轉(zhuǎn)換成與電壓順序一致的格雷碼的電路組成。
本發(fā)明的多值型半導(dǎo)體器件的錯(cuò)誤消除方法包括以下步驟把一個(gè)存儲(chǔ)單元中寫入的多個(gè)數(shù)據(jù)段分割成高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組；首先讀出低位數(shù)字?jǐn)?shù)據(jù)組；然后讀出高位數(shù)字?jǐn)?shù)據(jù)組；按照數(shù)據(jù)輸出順序檢測高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組每一個(gè)的錯(cuò)誤和校正其錯(cuò)誤。
此外，在該錯(cuò)誤消除方法中，由控制信號(hào)分別轉(zhuǎn)換高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組，并消除低位數(shù)字?jǐn)?shù)據(jù)組中的錯(cuò)誤，稍后消除高位數(shù)字?jǐn)?shù)據(jù)組中的錯(cuò)誤，其中每個(gè)錯(cuò)誤消除電路被共同使用。
在本發(fā)明的多值型半導(dǎo)體器件中，把讀出放大器讀出的數(shù)據(jù)和從二進(jìn)制轉(zhuǎn)換電路輸出的數(shù)據(jù)分成低位數(shù)字?jǐn)?shù)據(jù)和高位數(shù)字?jǐn)?shù)據(jù)，低位和高位數(shù)據(jù)分別送入ECC電路中；如果一個(gè)存儲(chǔ)單元因損壞等原因而出現(xiàn)錯(cuò)誤，則由ECC防止錯(cuò)誤是有效的，因而可以避免讀出數(shù)據(jù)的ECC補(bǔ)救率的降低。
此外，由于寫入存儲(chǔ)單元的狀態(tài)賦值和轉(zhuǎn)換后的數(shù)據(jù)的期望值被分成高位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字?jǐn)?shù)據(jù)，因此可以以數(shù)據(jù)讀出順序執(zhí)行ECC補(bǔ)救處理，并可以縮短從讀出操作開始直到來自輸出電路的ECC電路補(bǔ)救的數(shù)據(jù)的輸出開始的時(shí)間。也就是說，數(shù)據(jù)輸出序列從ECC補(bǔ)救并首先讀出的數(shù)據(jù)輸出開始，所以數(shù)據(jù)輸出可以提前開始。
此外，讀出的高位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字?jǐn)?shù)據(jù)可以共同地補(bǔ)救在相同的ECC電路中，并且ECC電路的尺寸可以限制到最小的程度；如果每一個(gè)存儲(chǔ)單元讀出數(shù)據(jù)的數(shù)量增加，電路尺寸保持原尺寸而不改變；當(dāng)補(bǔ)救相同數(shù)量的數(shù)據(jù)段時(shí)，與未使用多值型存儲(chǔ)器的存儲(chǔ)器件相比，ECC電路尺寸可以是相等的或者是較小的。
圖1是現(xiàn)有的多值型半導(dǎo)體存儲(chǔ)器件的方框圖；圖2A是顯示了圖1的多值電平與二進(jìn)制數(shù)據(jù)的對(duì)應(yīng)關(guān)系的圖，用于把多值型電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；圖2B是二進(jìn)制轉(zhuǎn)換電路3的電路圖；圖3是圖1的校正電路2的一個(gè)實(shí)例的電路圖；圖4是顯示圖1的ECC電路6的一個(gè)實(shí)例的電路圖；圖5是解釋圖1中電路工作的工作波形圖；圖6是顯示本發(fā)明第一實(shí)施例的多值型半導(dǎo)體存儲(chǔ)器件的方框圖；圖7A是顯示了圖6的多值電平與二進(jìn)制數(shù)據(jù)的對(duì)應(yīng)關(guān)系的圖，用于把多值型電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；圖7B是二進(jìn)制轉(zhuǎn)換電路3的電路圖；圖8是顯示圖6的ECC電路6的一個(gè)實(shí)例的電路圖；圖9是解釋圖6中電路工作的工作波形圖；圖10是顯示本發(fā)明第二實(shí)施例的多值型半導(dǎo)體存儲(chǔ)器件的方框圖。
下面說明本發(fā)明的優(yōu)選實(shí)施例。圖6是顯示本發(fā)明第一實(shí)施例的多值型半導(dǎo)體存儲(chǔ)器件的方框圖；圖7A是顯示了圖6的多值電平與二進(jìn)制數(shù)據(jù)的對(duì)應(yīng)關(guān)系的圖，用于把多值型電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；圖7B是二進(jìn)制轉(zhuǎn)換電路3的電路圖；圖8是顯示圖6的ECC電路6的一個(gè)實(shí)例的電路圖；圖9是解釋圖6中電路工作的工作波形圖。在這個(gè)實(shí)施例中，不使用現(xiàn)有技術(shù)的ECC電路，而是使用用于高位數(shù)字?jǐn)?shù)據(jù)的ECC電路61和用于低位數(shù)字?jǐn)?shù)據(jù)的ECC電路62；此外，校正電路2由校正電路21至24組成，鎖存電路1由鎖存電路11、12組成，輸出電路8由輸出電路81和82組成。
在該實(shí)施例中，作為多值的輸出數(shù)據(jù)被賦予閾值的四狀態(tài)，如圖7A所示。這里，與圖2A所示的現(xiàn)有技術(shù)情況相比，交換了對(duì)于每個(gè)閾值的輸出數(shù)據(jù)的高位和低位數(shù)字?jǐn)?shù)據(jù)。也就是說，在Vg1的門電壓電平上，0和1由具有Vt0閾值的存儲(chǔ)單元和具有Vt1至Vt3閾值的存儲(chǔ)單元識(shí)別；在Vg2的門電壓電平上，0和1由具有Vt0、Vt1閾值的存儲(chǔ)單元和具有Vt2、Vt3閾值的存儲(chǔ)單元識(shí)別；在Vg3的門電壓電平上，0和1由具有Vt0至Vt2閾值的存儲(chǔ)單元和具有Vt3閾值的存儲(chǔ)單元識(shí)別。
因此，當(dāng)門電壓電平依次變成Vg1、Vg2、Vg3時(shí)，在Vg2的門電壓電平上，0和1由具有Vt0、Vt1閾值的存儲(chǔ)單元和具有Vt2、Vt3閾值的存儲(chǔ)單元識(shí)別，其輸出可以作為低位數(shù)字?jǐn)?shù)據(jù)來直接應(yīng)用，而且在到達(dá)VG3閾值電平之前可以啟動(dòng)數(shù)據(jù)輸出。該實(shí)施例的碼對(duì)應(yīng)格雷碼。
至于ECC電路61、62中的奇偶校驗(yàn)位，通過每個(gè)輸出比特的高位和低位數(shù)字?jǐn)?shù)據(jù)的異或運(yùn)算，至此，在ECC單元7中寫入關(guān)于奇偶校驗(yàn)位的數(shù)據(jù)；也就是說，錯(cuò)誤在ECC電路6中檢測，但在本實(shí)施例中，每個(gè)輸出比特的互高位數(shù)字?jǐn)?shù)據(jù)的異或運(yùn)算和每個(gè)低位數(shù)字?jǐn)?shù)據(jù)的異或運(yùn)算的結(jié)果被寫入一個(gè)ECC電路7中。
在本實(shí)施例的錯(cuò)誤消除方法中，選擇性地設(shè)置關(guān)于高位和低位數(shù)字?jǐn)?shù)據(jù)的ECC電路以防止錯(cuò)誤，這與現(xiàn)有技術(shù)根本不同。在圖6中是在用于高位數(shù)字?jǐn)?shù)據(jù)的ECC電路62和用于低位數(shù)字?jǐn)?shù)據(jù)的ECC電路61中分別消除錯(cuò)誤。
根據(jù)圖7A，在已經(jīng)施加存儲(chǔ)單元的門電壓Vg1的情況下，當(dāng)數(shù)據(jù)建立狀態(tài)變成Vg2的電平時(shí)，低位數(shù)字?jǐn)?shù)據(jù)從二進(jìn)制轉(zhuǎn)換電路3輸出，相似地，低位奇偶性也被確定。每個(gè)信號(hào)被饋入低位數(shù)字?jǐn)?shù)據(jù)的ECC電路61，輸出信號(hào)是糾錯(cuò)信號(hào)D10t、D20t，它們饋入用于校正輸出比特D1、D2的低位數(shù)字?jǐn)?shù)據(jù)的校正電路21、23。例如，如果在D1的低位數(shù)字?jǐn)?shù)據(jù)中檢測到錯(cuò)誤，則選擇D10t，而且在校正電路21中只校正這一數(shù)據(jù)。
此后，當(dāng)Vg2的電平變成Vg3時(shí)，則已經(jīng)建立了三個(gè)狀態(tài)，并且建立了高位數(shù)字?jǐn)?shù)據(jù)。同樣地，也建立了高位數(shù)字奇偶性，高位數(shù)字?jǐn)?shù)據(jù)的ECC電路傳送糾錯(cuò)信號(hào)D11t、D21t的輸出，所以可以校正輸出比特D1、D2的高位數(shù)字?jǐn)?shù)據(jù)。
下面說明糾錯(cuò)過程。例如，要寫入的存儲(chǔ)單元5的閾值為Vt1。假定由于擴(kuò)散問題使閾值電平降低到Vt0的電平。當(dāng)存儲(chǔ)單元的門電壓為Vg2時(shí)，根據(jù)圖7A輸出0，它與輸出數(shù)據(jù)低位數(shù)字?jǐn)?shù)據(jù)的數(shù)值0相一致，所以它在ECC電路中不判斷為錯(cuò)誤。當(dāng)門電壓進(jìn)一步變成Vg3的電平時(shí)，建立三個(gè)狀態(tài)和輸出0，它在用于高位數(shù)字的ECC電路中被判斷為是錯(cuò)誤，并把0改寫為1以致校正到正常輸出。
順便說明，盡管要寫入存儲(chǔ)單元的閾值為Vt3，如果存儲(chǔ)單元因處于漏電狀態(tài)的某些原因而損壞，在Vg2的門電壓電平上，0被輸出和判定，但錯(cuò)誤在用于低位數(shù)字的ECC電路中被判定并且被糾正為正常的1。當(dāng)在Vg3電平上建立三個(gè)狀態(tài)時(shí)，同樣輸出和判斷0，但由用于高位數(shù)字的ECC電路把輸出的0校正為正常的1。
該實(shí)施例的二進(jìn)制轉(zhuǎn)換電路3由圖7B所示的或非門30組成，數(shù)據(jù)2作為低位數(shù)字?jǐn)?shù)據(jù)直接輸出，數(shù)據(jù)1和數(shù)據(jù)3的異或輸出作為高位數(shù)字?jǐn)?shù)據(jù)輸出。如圖8的電路所示，ECC電路61、62由以下部件組成或門91、92，用于進(jìn)行奇偶數(shù)據(jù)0、1和讀出放大器4的高位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字?jǐn)?shù)據(jù)(0,1)的或運(yùn)算；與非門95、96，用于進(jìn)行這些或輸出和它們經(jīng)反向器93、94的輸出的與非運(yùn)算；和或門97、98，用于進(jìn)行與非門95、96的輸出和讀出放大器的高位和低位數(shù)字?jǐn)?shù)據(jù)(0,1)的或運(yùn)算；或門97、98的輸出是校正輸出。
該實(shí)施例的工作定時(shí)被顯示在圖9的工作波形圖中。首先，在輸入時(shí)刻t1，低位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字奇偶數(shù)據(jù)從二進(jìn)制轉(zhuǎn)換電路3輸入，當(dāng)校正信號(hào)在時(shí)刻t2輸出時(shí)，則在時(shí)刻t3從校正電路2獲得校正輸出數(shù)據(jù)；依據(jù)其輸出，輸出用于低位數(shù)字?jǐn)?shù)據(jù)的鎖存控制信號(hào)p1，其最終時(shí)刻t4是低位數(shù)字?jǐn)?shù)據(jù)的鎖存定時(shí)。然后，當(dāng)高位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字奇偶數(shù)據(jù)在時(shí)刻t5從二進(jìn)制轉(zhuǎn)換電路3輸入時(shí)，輸出校正信號(hào)(t6)，獲得來自校正電路2的校正輸出數(shù)據(jù)(t7)；并依據(jù)其輸出，輸出用于高位數(shù)字?jǐn)?shù)據(jù)的鎖存控制信號(hào)p2，其最終時(shí)刻(t8)是高位數(shù)字?jǐn)?shù)據(jù)的鎖存定時(shí)。
在這種方式中，根據(jù)該實(shí)施例，首先低位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字奇偶數(shù)據(jù)從二進(jìn)制轉(zhuǎn)換電路3經(jīng)讀出放大器4送給ECC電路61，但是由于二進(jìn)制轉(zhuǎn)換電路3是直通的，使數(shù)據(jù)實(shí)際上從讀出放大器4直接送入ECC電路61，因此建立了數(shù)據(jù)。因而，通過利用該時(shí)間，首先由ECC電路補(bǔ)救低位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字奇偶數(shù)據(jù)；然后在高位數(shù)字?jǐn)?shù)據(jù)和高位數(shù)字奇偶數(shù)據(jù)被建立之后，由ECC補(bǔ)救高位數(shù)字?jǐn)?shù)據(jù)和高位數(shù)字奇偶數(shù)據(jù)。也就是說，與所有的低位數(shù)字?jǐn)?shù)據(jù)和高位數(shù)字?jǐn)?shù)據(jù)的讀出完成之后由ECC補(bǔ)救的現(xiàn)有技術(shù)相比，低位數(shù)字?jǐn)?shù)據(jù)可以提前輸出。例如，在某些多值型半導(dǎo)體存儲(chǔ)器中，讀出時(shí)間已經(jīng)縮短200至300ns。
圖10是本發(fā)明第二實(shí)施例的多值型半導(dǎo)體存儲(chǔ)器的方框圖。在圖6所示的第一實(shí)施例的電路中，ECC電路的尺寸大于圖1所示的傳統(tǒng)電路尺寸，因此；通過在高位和低位數(shù)字轉(zhuǎn)換電路10A、B中把ECC電路63的輸入轉(zhuǎn)換到低位數(shù)字?jǐn)?shù)據(jù)或高位數(shù)字?jǐn)?shù)據(jù)來共享用于檢測低位數(shù)字?jǐn)?shù)據(jù)的錯(cuò)誤數(shù)據(jù)的ECC電路；檢測到的錯(cuò)誤數(shù)據(jù)在校正電路2中校正；校正電路2輸出中的低位數(shù)字?jǐn)?shù)據(jù)由鎖存控制信號(hào)p1鎖存；高位數(shù)字?jǐn)?shù)據(jù)由鎖存控制信號(hào)p2鎖存。
與之相反，在第二實(shí)施例中，從用于高位和低位數(shù)字轉(zhuǎn)換電路10A、B選擇的奇偶性的存儲(chǔ)單元5和存儲(chǔ)單元7讀出的低位數(shù)字?jǐn)?shù)據(jù)被傳送到ECC電路63；“H”信號(hào)從ECC電路63傳送到校正電路2，校正電路2接收在ECC電路63中判斷是錯(cuò)誤的低位數(shù)字?jǐn)?shù)據(jù)；校正電路2校正的數(shù)據(jù)依據(jù)鎖存控制信號(hào)p1被鎖存在鎖存電路1中。然后，當(dāng)p2為“L”時(shí)，高位數(shù)字?jǐn)?shù)據(jù)在高位和低位數(shù)字轉(zhuǎn)換電路10A、B中轉(zhuǎn)換，其錯(cuò)誤數(shù)據(jù)像低位數(shù)字?jǐn)?shù)據(jù)那樣在ECC電路中被檢測，并在校正電路2中校正。首先校正最先建立的低位數(shù)字?jǐn)?shù)據(jù)，在首先輸出低位數(shù)字?jǐn)?shù)據(jù)之后，校正和向外輸出高位數(shù)字?jǐn)?shù)據(jù)。
在該實(shí)施例中，讀出的高位數(shù)字?jǐn)?shù)據(jù)和低位數(shù)字?jǐn)?shù)據(jù)可以共同補(bǔ)救在同一個(gè)ECC電路63中。從而可以使ECC電路的尺寸限定到最小程度，而且如果每一存儲(chǔ)單元的讀出數(shù)據(jù)增加電路尺寸不改變而是保持原樣，當(dāng)從同樣數(shù)目的數(shù)據(jù)段中消除錯(cuò)誤時(shí)，該ECC電路尺寸等于或小于未使用多值型存儲(chǔ)器的存儲(chǔ)器件的尺寸。
權(quán)利要求
1．一種多值型半導(dǎo)體器件，包括一個(gè)具有多個(gè)存儲(chǔ)裝置的多值型存儲(chǔ)器，用于依據(jù)多個(gè)參考電壓電平判斷一個(gè)存儲(chǔ)單元中存儲(chǔ)的電壓值并獲得輸出數(shù)據(jù)；一個(gè)二進(jìn)制轉(zhuǎn)換電路，用于把多值型存儲(chǔ)器的輸出電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；一個(gè)ECC電路，用于輸入來自二進(jìn)制轉(zhuǎn)換電路的多個(gè)數(shù)據(jù)段，輸出多個(gè)數(shù)據(jù)段，和從這些多個(gè)輸出數(shù)據(jù)段中檢測數(shù)據(jù)錯(cuò)誤；一個(gè)校正電路，用于依據(jù)所述的ECC電路的輸出把所述的錯(cuò)誤數(shù)據(jù)校正成正確數(shù)據(jù)；存儲(chǔ)和轉(zhuǎn)換電路，用于把所述的一個(gè)存儲(chǔ)單元中寫入的多個(gè)數(shù)據(jù)段分割成高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組，并首先讀出低位數(shù)字?jǐn)?shù)據(jù)組；和一個(gè)錯(cuò)誤消除電路，用于通過分割多個(gè)高位數(shù)字?jǐn)?shù)據(jù)組和多個(gè)低位數(shù)字?jǐn)?shù)據(jù)組的每一個(gè)來檢測錯(cuò)誤和校正錯(cuò)誤。
2．根據(jù)根據(jù)權(quán)利要求1所述的多值型半導(dǎo)體器件，其中所述高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組的錯(cuò)誤消除電路被分別設(shè)置。
3．根據(jù)根據(jù)權(quán)利要求1所述的多值型半導(dǎo)體器件，其中所述的高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組的錯(cuò)誤消除電路是通過分割多個(gè)低位數(shù)字?jǐn)?shù)據(jù)組和多個(gè)高位數(shù)字?jǐn)?shù)據(jù)組的每一個(gè)來設(shè)置的。
4．根據(jù)根據(jù)權(quán)利要求1所述的多值型半導(dǎo)體器件，其中二進(jìn)制轉(zhuǎn)換電路由把電壓電平轉(zhuǎn)換成與電壓順序一致的格雷碼的電路組成。
5．一種多值型半導(dǎo)體器件的錯(cuò)誤消除方法，所述的多值型半導(dǎo)體存儲(chǔ)器件包括一個(gè)具有多個(gè)存儲(chǔ)裝置的多值型存儲(chǔ)器，用于依據(jù)多個(gè)參考電壓電平判斷一個(gè)存儲(chǔ)單元中存儲(chǔ)的電壓值并獲得輸出數(shù)據(jù)；一個(gè)二進(jìn)制轉(zhuǎn)換電路，用于把多值型存儲(chǔ)器的輸出電平轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)；一個(gè)ECC電路，用于輸入來自二進(jìn)制轉(zhuǎn)換電路的多個(gè)數(shù)據(jù)段，輸出多個(gè)數(shù)據(jù)段，和從這些多個(gè)輸出數(shù)據(jù)段中檢測數(shù)據(jù)錯(cuò)誤；一個(gè)校正電路，用于依據(jù)所述的ECC電路的輸出把所述的錯(cuò)誤數(shù)據(jù)校正成正確數(shù)據(jù)；存儲(chǔ)和轉(zhuǎn)換電路，用于把所述的一個(gè)存儲(chǔ)單元中寫入的多個(gè)數(shù)據(jù)段分割成高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組，并首先讀出低位數(shù)字?jǐn)?shù)據(jù)組；和一個(gè)錯(cuò)誤消除電路，用于通過分割多個(gè)高位數(shù)字?jǐn)?shù)據(jù)組和多個(gè)低位數(shù)字?jǐn)?shù)據(jù)組的每一個(gè)來檢測錯(cuò)誤和校正錯(cuò)誤；該方法包括以下步驟把一個(gè)存儲(chǔ)單元中寫入的多個(gè)數(shù)據(jù)段分割成高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組；首先讀出低位數(shù)字?jǐn)?shù)據(jù)組；然后讀出高位數(shù)字?jǐn)?shù)據(jù)組；按照數(shù)據(jù)輸出順序檢測高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組每一個(gè)的錯(cuò)誤和校正其錯(cuò)誤。
6．根據(jù)權(quán)利要求5所述的多值型半導(dǎo)體器件的錯(cuò)誤消除方法，其中所述的檢測錯(cuò)誤和校正錯(cuò)誤的步驟包括由控制信號(hào)逐一轉(zhuǎn)換所述的高位數(shù)字?jǐn)?shù)據(jù)組和低位數(shù)字?jǐn)?shù)據(jù)組，和消除低位數(shù)字?jǐn)?shù)據(jù)組中的錯(cuò)誤；稍后消除高位數(shù)字?jǐn)?shù)據(jù)組中的錯(cuò)誤，其中每個(gè)錯(cuò)誤消除電路被公共使用。
全文摘要
由ECC補(bǔ)救的數(shù)據(jù)被分成低位數(shù)字?jǐn)?shù)據(jù)和高位數(shù)字?jǐn)?shù)據(jù)以作為二進(jìn)制電路的輸出,通過在ECC電路中以首先建立的數(shù)據(jù)輸入序列補(bǔ)救數(shù)據(jù),ECC電路能夠補(bǔ)救讀出所有數(shù)據(jù)之前傳遞的每個(gè)低位和高位數(shù)字?jǐn)?shù)據(jù),從而縮短了補(bǔ)救處理時(shí)間。
文檔編號(hào)G11C11/56GK1231481SQ9910282
公開日1999年10月13日 申請(qǐng)日期1999年3月5日 優(yōu)先權(quán)日1998年3月5日
發(fā)明者江川外海 申請(qǐng)人:日本電氣株式會(huì)社