本發(fā)明涉及一種驅(qū)動電路，且特別涉及一種運(yùn)用于非易失性存儲器的驅(qū)動電路。

背景技術(shù)：

眾所周知，非易失性存儲器可在電源消失之后，仍可保存數(shù)據(jù)，因此非易失性存儲器已經(jīng)廣泛的運(yùn)用于電子產(chǎn)品中。再者，非易失性存儲器中包括多個非易失性存儲單元(non-volatilecell)排列而成非易失性存儲單元陣列(non-volatilecellarray)，而每個非易失性存儲單元中皆包含浮動?xùn)啪w管(floatinggatetransistor)。

另外，非易失性存儲器中還包括電壓供應(yīng)電路(voltagesupplyingcircuit)與驅(qū)動電路(drivingcircuit)。為了讓非易失性存儲器具備極低功耗(ultralowpowerconsumption)的性能，因此電壓供應(yīng)電路需要在非易失性存儲器的各操作模式(operationmode)下提供適當(dāng)?shù)南到y(tǒng)電壓至驅(qū)動電路，使得驅(qū)動電路提供適當(dāng)?shù)倪壿嬰娖街练且资源鎯卧嚵小?/p>

舉例來說，根據(jù)非易失性存儲單元陣列的操作模式，驅(qū)動電路提供適當(dāng)?shù)倪壿嬰娖絹聿倏胤且资源鎯卧嚵羞M(jìn)行讀取操作(readoperation)或者編程操作(programoperation)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的是提出一種運(yùn)用于非易失性存儲器中的驅(qū)動電路，根據(jù)非易失性存儲器的工作模式，提供對應(yīng)的操作電壓至非易失性存儲器的存儲單元陣列。

本發(fā)明有關(guān)于一種驅(qū)動電路，連接至非易失性存儲單元陣列，該驅(qū)動電路包括驅(qū)動級，該驅(qū)動級包括：第一電平切換器，具有第一輸入端接收第一控制信號，第一反相輸入端接收反相的第一控制信號，第一輸出端與第二輸出端；以及第二電平切換器，具有第二輸入端接收第二控制信號，第二反相輸入端接收反相的第二控制信號，第三輸出端與第四輸出端，其中該第一輸出端直接連接至該第三輸出端，用以產(chǎn)生輸出信號，且該第二輸出端直接連接至該第四輸出端，用以產(chǎn)生反相的輸出信號；其中，該第一電平切換器與該第二電平切換器根據(jù)致能信號組，于第一操作模式時，致能該第一電平切換器，且于第二操作模式時，致能該第二電平切換器。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。

附圖說明

圖1所示為本發(fā)明運(yùn)用于非易失性存儲器的驅(qū)動電路方塊圖的一個實(shí)施例。

圖2a與圖2b所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第一個范例，及驅(qū)動電路于各種操作模式下的供應(yīng)電壓及其相關(guān)信號的信號范圍示意圖。

圖3a與圖3b所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第二個范例，及驅(qū)動電路于各種操作模式下的供應(yīng)電壓及其相關(guān)信號的信號范圍示意圖。

圖4a與圖4b所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第三個范例，及驅(qū)動電路于各種操作模式下的供應(yīng)電壓及其相關(guān)信號的信號范圍示意圖。

圖5a所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第四個范例。

圖5b與圖5c為第一下拉電路與第二下拉電路示意圖。

符號說明

100：驅(qū)動電路

102、104：控制電路

106：致能電路

110：控制級

120：驅(qū)動級

122、124：電平切換器

125、26：下拉電路

130：非易失性存儲單元陣列

具體實(shí)施方式

請參照圖1，其所示為本發(fā)明運(yùn)用于非易失性存儲器的驅(qū)動電路方塊圖的一個實(shí)施例。如圖1所示，非易失性存儲單元陣列130連接至驅(qū)動電路100用以接收輸出信號out與反相的輸出信號zout。

驅(qū)動電路100包括：控制級(controlstage)110與驅(qū)動級(drivingstage)120?？刂萍?10包括第一控制電路(controlcircuit)102、第二控制電路104與致能電路(enablingcircuit)106。再者，驅(qū)動級120包括：第一電平切換器(levelshifter)122與第二電平切換器124。

另外，非易失性存儲器中還包括電壓供應(yīng)電路(voltagesupplyingcircuit，未示出)可提供多個供應(yīng)電壓至驅(qū)動電路100。舉例來說，電壓供應(yīng)電路提供第一供應(yīng)電壓vdd、第二供應(yīng)電壓vpp、第三供應(yīng)電壓vnn、第四供應(yīng)電壓vm至驅(qū)動電路100。

第一控制電路102連接至第一供應(yīng)電壓vdd，且第一控制電路102接收第一輸入信號in1與反相的第一輸入信號zin1，并轉(zhuǎn)換為第一控制信號ctl1a與反相的第一控制信號ctl1b。第二控制電路104連接至第一供應(yīng)電壓vdd，且第二控制電路104接收第二輸入信號in2與反相的第二輸入信號zin2，并轉(zhuǎn)換為第二控制信號ctl2a與反相的第二控制信號ctl2b。其中，第一控制信號ctl1a、反相的第一控制信號ctl1b、第二控制信號ctl2a與反相的第二控制信號ctl2b的信號范圍介于第一供應(yīng)電壓vdd與接地電壓gnd(0v)之間。

致能電路106接收第一輸入信號in1、反相的第一輸入信號zin1、第二輸入信號in2與反相的第二輸入信號zin2并產(chǎn)生致能信號組。其中，致能信號組包括第一致能信號en1、第二致能信號en2、第三致能信號en3、反相的第三致能信號en3i與第四致能信號en4。致能電路106連接至電壓供應(yīng)電路以接收第一供應(yīng)電壓vdd、第二供應(yīng)電壓vpp、第三供應(yīng)電壓vnn、第四供應(yīng)電壓vm。

再者，驅(qū)動級120中的第一電平切換器122具有第一輸出端與第二輸出端，而第二電平切換器124具有第一輸出端與第二輸出端。第一電平切換器122的第一輸出端直接連接(directlyconnected)至第二電平切換器124的第一輸出端，并可產(chǎn)生輸出信號out。第一電平切換器122的第二輸出端直接連接至第二電平切換器124的第二輸出端，并可產(chǎn)生反相的輸出信號zout。另外，驅(qū)動級120接收致能信號組、第一控制信號ctl1a、反相的第一控制信號ctl1b、第二控制信號ctl2a與反相的第二控制信號ctl2b。

在正常操作時，致能信號組可以致能第一電平切換器122與第二電平切換器124其中之一。舉例來說，當(dāng)?shù)谝浑娖角袚Q器122被致能時，第一電平切換器122根據(jù)第一控制信號ctl1a與反相的第一控制信號ctl1b產(chǎn)生輸出信號out與反相的輸出信號zout。當(dāng)?shù)诙娖角袚Q器124被致能時，第二電平切換器124根據(jù)第二控制信號ctl2a與反相的第二控制信號ctl2b產(chǎn)生輸出信號out與反相的輸出信號zout。

當(dāng)驅(qū)動電路100操作于第一操作模式時，第一控制電路102動作而第二控制電路104不動作。此時，第一控制電路102將第一輸入信號in1與反相的第一輸入信號zin1轉(zhuǎn)換為第一控制信號ctl1a與反相的第一控信號ctl1b；而第二控制電路104不會將第二輸入信號in2與反相的第二輸入信號zin2轉(zhuǎn)換為第二控制信號ctl2a與反相的第二控信號ctl2b。另外，致能電路106根據(jù)第一輸入信號in1與反相的第一輸入信號zin1而產(chǎn)生致能信號組至驅(qū)動級120，使得第一電平切換器122被致能(enable)而產(chǎn)生輸出信號out與反相的輸出信號zout，而第二電平切換器124則被禁能(disable)。

當(dāng)驅(qū)動電路100操作于第二操作模式時，第二控制電路104動作而第一控制電路102不動作。此時，第二控制電路104將第二輸入信號in2與反相的第二輸入信號zin2轉(zhuǎn)換為第二控制信號ctl2a與反相的第二控信號ctl2b；而第一控制電路102不會將第一輸入信號in1與反相的第一輸入信號zin1轉(zhuǎn)換為第一控制信號ctl1a與反相的第一控信號ctl1b。另外，致能電路106根據(jù)第二輸入信號in2與反相的第二輸入信號zin2而產(chǎn)生致能信號組至驅(qū)動級120，使得第二電平切換器124被致能(enable)而產(chǎn)生輸出信號out與反相的輸出信號zout，而第一電平切換器122則被禁能(disable)。

請參照圖2a，其所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第一個范例。

第一電平切換器122包括多個p型晶體管mpz1、mpz2、mpz3、mpz4、mpz5、mpz6，以及多個n型晶體管mnz1、mnz2、mnz3、mnz4。其中，晶體管mpz1源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)z1；晶體管mpz3源極連接至晶體管mpz1漏極、柵極接收第一致能信號en1、漏極連接至節(jié)點(diǎn)z2；晶體管mpz5源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)z2；晶體管mnz3漏極連接至節(jié)點(diǎn)z2、柵極接收第三致能信號en3；晶體管mnz1漏極連接至晶體管mnz3源極、柵極接收第一控制信號ctl1a、源極連接至第三供應(yīng)電壓vnn。

再者，晶體管mpz2源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)z2；晶體管mpz4源極連接至晶體管mpz2漏極、柵極接收第一致能信號en1、漏極連接至節(jié)點(diǎn)z1；晶體管mpz6源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)z1；晶體管mnz4漏極連接至節(jié)點(diǎn)z1、柵極接收第三致能信號en3；晶體管mnz2漏極連接至晶體管mnz4源極、柵極接收反相的第一控制信號ctl1b、源極連接至第三供應(yīng)電壓vnn。

第二電平切換器124包括多個p型晶體管mpy1、mpy2、mpy3、mpy4、mpy5、mpy6、mpy7、mpy8，以及多個n型晶體管mny1、mny2、mny3、mny4。其中，晶體管mpy1源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)y1；晶體管mpy3源極連接至晶體管mpy1漏極、柵極接收第二致能信號en2、漏極連接至節(jié)點(diǎn)y2；晶體管mpy7源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)y2；晶體管mpy5源極連接至節(jié)點(diǎn)y2、柵極接收反相的第四致能信號en4；晶體管mny3漏極連接至晶體管mpy5漏極、柵極接收第三致能信號en3；晶體管mny1漏極連接至晶體管mny3源極、柵極接收第二控制信號ctl2a、源極連接至第三供應(yīng)電壓vnn。

再者，晶體管mpy2源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)y2；晶體管mpy4源極連接至晶體管mpy2漏極、柵極接收第二致能信號en2、漏極連接至節(jié)點(diǎn)y1；晶體管mpy8源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)y1；晶體管mpy6源極連接至節(jié)點(diǎn)y1、柵極接收第四致能信號en4；晶體管mny4漏極連接至晶體管mpy6漏極、柵極接收第三致能信號en3；晶體管mny2漏極連接至晶體管mny4源極、柵極接收反相的第二控制信號ctl2b、源極連接至第三供應(yīng)電壓vnn。

再者，節(jié)點(diǎn)z1與節(jié)點(diǎn)y1直接連接，并成為驅(qū)動級120的輸出端，以產(chǎn)生輸出信號out；節(jié)點(diǎn)z2與節(jié)點(diǎn)y2直接連接，并成為驅(qū)動級120的反相輸出端，以產(chǎn)生反相的輸出信號zout。

由于本發(fā)明的驅(qū)動電路100可控制具備極低功耗的非易失性存儲器陣列130。因此，需要進(jìn)一步地設(shè)計(jì)二個電平切換器中p型晶體管與n型晶體管之間的尺寸比例(sizeratio)。舉例來說，于第一操作模式時，第一電平切換器122產(chǎn)生的輸出信號out與反相的輸出信號zout操作在較低的信號范圍。于第二操作模式時，第二電平切換器124產(chǎn)生的輸出信號out與反相的輸出信號zout操作在較高的信號范圍。因此，假設(shè)第一電平切換器122中p型晶體管與n型晶體管之間的尺寸比例為第一尺寸比例；第二電平切換器124中p型晶體管與n型晶體管之間的尺寸比例為第二尺寸比例。則第一尺寸比例大于第二尺寸比例。

另外，當(dāng)驅(qū)動電路100操作在不同的操作模式時，電壓供應(yīng)電路會提供不同大小(magnitude)的第一供應(yīng)電壓vdd、第二供應(yīng)電壓vpp與第三供應(yīng)電壓vnn與第四供應(yīng)電壓vm。

請參照圖2b，其所示為圖2a驅(qū)動電路于各種操作模式下的供應(yīng)電壓及其相關(guān)信號的信號范圍示意圖。

于第一操作模式時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd小于(vthn+|vthp|)，例如0.8v的第一供應(yīng)電壓vdd。其中，vthn為n型晶體管的閾值電壓(thresholdvoltage)，vthp為p型晶體管的閾值電壓。再者，第二供應(yīng)電壓vpp等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vnn等于接地電壓(vnn＝0v)。

再者，第一致能信號en1、反相的第三致能信號en3i、第四致能信號en4為低電平(0v)；第二致能信號en2與第三致能信號en3為高電平(vdd)。因此，第一電平切換器122被致能，第二電平切換器124被禁能。

于正常操作時，當(dāng)?shù)谝豢刂菩盘朿tl1a為高電平(vdd)且反相的第一控制信號ctl1b為低電平(0v)時，晶體管mnz1、mnz3、mnz4、mpz2、mpz3、mpz4開啟(turnon)，晶體管mpz1、mpz5、mpz6、mnz2關(guān)閉(turnoff)。使得節(jié)點(diǎn)z1為第二供應(yīng)電壓vpp(vpp＝vdd)，輸出信號out為vdd，節(jié)點(diǎn)z2為第三供應(yīng)電壓vnn(vnn＝0)，反相的輸出信號zout為0v。

當(dāng)?shù)谝豢刂菩盘朿tl1a為低電平(0v)且反相的第一控制信號ctl1b為高電平(vdd)時，晶體管mnz2、mnz3、mnz4、mpz1、mpz3、mpz4開啟(turnon)，晶體管mpz2、mpz5、mpz6、mnz1關(guān)閉(turnoff)。使得節(jié)點(diǎn)z1為第三供應(yīng)電壓vnn(vnn＝0v)，輸出信號out為0v，節(jié)點(diǎn)z2為第二供應(yīng)電壓vpp(vpp＝vdd)，反相的輸出信號zout為vdd。明顯地，由于第一供應(yīng)電壓vdd的大小為0.8v，因此輸出信號out與反相的輸出信號zout的信號范圍在0v～0.8v之間。

驅(qū)動電路100于第二操作模式時包括三個相位(phase)。于第二操作模式的第一相位(i)時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd大于或等于(vthn+|vthp|)，例如1.0v的第一供應(yīng)電壓vdd(vdd＝1v)。第二供應(yīng)電壓vpp的大小等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vnn等于0v。再者，第一致能信號en1、第二致能信號en2、第三致能信號en3、第四致能信號en4為低電平(0v)；反相的第三致能信號en3i為高電平(vdd)。因此，第一電平切換器122與第二電平切換器124皆被禁能。

于第二操作模式的第一相位(i)時，二極管式(diodeconnected)連接的晶體管mpx7、mpx8、mpy7、mpy8幾乎可以將輸出信號out與反相的輸出信號zout預(yù)充電(precharge)至高電平(vdd)。因此，第二操作模式的第一相位(i)可稱為預(yù)充電相位(prechargephase)。

于第二操作模式的第二相位(ii)時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd大于或等于(vthn+|vthp|)，例如1.0v的第一供應(yīng)電壓vdd(vdd＝1v)。第二供應(yīng)電壓vpp的大小等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vnn等于0v。再者，第一致能信號en1、第二致能信號en2、反相的第三致能信號en3i、第四致能信號en4為低電平(0v)；第三致能信號en3為高電平(vdd)。因此，第一電平切換器122與第二電平切換器124皆被致能。

于第二操作模式的第二相位(ii)時，第一電平切換器122與第二電平切換器124會初始化(initialize)內(nèi)部節(jié)點(diǎn)的偏壓(biasvoltage)。因此，第二操作模式的第二相位(ii)可稱為初始化相位(initializationphase)。

于第二操作模式的第三相位(iii)時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd大于或等于(vthn+|vthp|)，例如1.0v的第一供應(yīng)電壓vdd(vdd＝1v)。第二供應(yīng)電壓vpp的大小會提高至v1，其為供應(yīng)電壓vdd的n倍(vpp＝v1＝n×vdd)。第三供應(yīng)電壓vnn等于0v。第四供應(yīng)電壓vm的大小會提高至v2，其為供應(yīng)電壓vdd的m倍(vm＝v2＝m×vdd)。在本發(fā)明的實(shí)施例中，且n大于m。舉例來說，n為3且m為2時，第二供應(yīng)電壓vpp即為3v(vpp＝v1＝3×1v＝3v)，第四供應(yīng)電壓vm即為2v(vm＝v2＝2×1v＝2v)。

再者，第一致能信號en1、第三致能信號en3為高電平(v1)；第二致能信號en2、反相的第三致能信號en3i、第四致能信號en4為低電平(v2)。因此，第一電平切換器122被禁能，第二電平切換器124被致能。

于第二操作模式的第三相位(iii)為正常操作相位。當(dāng)?shù)诙刂菩盘朿tl2a為高電平(vdd)且反相的第二控制信號ctl2b為低電平(0v)時，晶體管mny1、mny3、mny4、mpy2、mpy3、mpy4、mpy5、mpy6、mpy7開啟(turnon)，晶體管mpy1、mpy8、mny2關(guān)閉(turnoff)。使得節(jié)點(diǎn)y1為第二供應(yīng)電壓vpp(vpp＝v1)，輸出信號out為v1；節(jié)點(diǎn)y2為第四供應(yīng)電壓vm(vm＝v2)，反相的輸出信號zout為v2。

當(dāng)?shù)诙刂菩盘朿tl2a為低電平(0v)且反相的第二控制信號ctl2b為高電平(vdd)時，晶體管mny2、mny3、mny4、mpy1、mpy3、mpy4、mpy5、mpy6、mpy8開啟(turnon)，晶體管mpy2、mpy7、mny1關(guān)閉(turnoff)。使得節(jié)點(diǎn)y1為第四供應(yīng)電壓vm(vm＝v2)，輸出信號out為v2；節(jié)點(diǎn)y2為第二供應(yīng)電壓vpp(vpp＝v1)，反相的輸出信號zout為v1。由于第二供應(yīng)電壓vpp為3v且第四供應(yīng)電壓vm為2v，所以輸出信號out與反相的輸出信號zout的信號范圍在2v～3v之間。

請參照圖3a，其所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第二個范例。其中，第二電平切換器124與圖2a相同，不再贅述。

第一電平切換器122包括多個p型晶體管mpw1、mpw2、mpw3、mpw4，以及多個n型晶體管mnw1、mnw2、mnw3、mnw4。其中，晶體管mpw1源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)w1、漏極連接至節(jié)點(diǎn)w2；晶體管mpw3源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)w2；晶體管mnw3漏極連接至節(jié)點(diǎn)w2、柵極接收第三致能信號en3；晶體管mnw1漏極連接至晶體管mnw3源極、柵極接收第一控制信號ctl1a、源極連接至第三供應(yīng)電壓vnn。

再者，晶體管mpw2源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)w2、漏極連接至節(jié)點(diǎn)w1；晶體管mpw4源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)w1；晶體管mnw4漏極連接至節(jié)點(diǎn)w1、柵極接收第三致能信號en3；晶體管mnw2漏極連接至晶體管mnw4源極、柵極接收反相的第一控制信號ctl1b、源極連接至第三供應(yīng)電壓vnn。

再者，節(jié)點(diǎn)w1與節(jié)點(diǎn)y1直接連接，并成為驅(qū)動級120的輸出端，以產(chǎn)生輸出信號out；節(jié)點(diǎn)w2與節(jié)點(diǎn)y2直接連接，并成為驅(qū)動級120的反相輸出端，以產(chǎn)生反相的輸出信號zout。

同理，由于本發(fā)明的驅(qū)動電路100可控制具備極低功耗的非易失性存儲器陣列130。因此，需要進(jìn)一步地設(shè)計(jì)二個電平切換器中p型晶體管與n型晶體管之間的尺寸比例。也即，第一電平切換器122中p型晶體管與n型晶體管之間的尺寸比例為第一尺寸比例；第二電平切換器124中p型晶體管與n型晶體管之間的尺寸比例為第二尺寸比例。則第一尺寸比例大于第二尺寸比例。

另外，當(dāng)驅(qū)動電路100操作在不同的操作模式時，電壓供應(yīng)電路會提供不同大小(magnitude)的第一供應(yīng)電壓vdd、第二供應(yīng)電壓vpp與第三供應(yīng)電壓vnn與第四供應(yīng)電壓vm。

請參照圖3b，其所示為圖3a驅(qū)動電路于各種操作模式下的供應(yīng)電壓及其相關(guān)信號的信號范圍示意圖。

于第一操作模式時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd小于(vthn+|vthp|)，例如0.8v的第一供應(yīng)電壓vdd。其中，vthn為n型晶體管的閾值電壓(thresholdvoltage)，vthp為p型晶體管的閾值電壓。再者，第二供應(yīng)電壓vpp等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vm等于接地電壓(vm＝0v)。

再者，第一致能信號en1無作用(don’tcare)。反相的第三致能信號en3i與第四致能信號en4為低電平(0v)，且第二致能信號en2與第三致能信號en3為高電平(vdd)。因此，第二電平切換器124被禁能。

再者，當(dāng)?shù)谝豢刂菩盘朿tl1a為高電平(vdd)且反相的第一控制信號ctl1b為低電平(0v)時，晶體管mnw1、mnw3、mnw4、mpw2開啟(turnon)，晶體管mpw1、mpw3、mpw4、mnw2關(guān)閉(turnoff)。使得節(jié)點(diǎn)w1為第二供應(yīng)電壓vpp(vpp＝vdd)，輸出信號out為vpp，節(jié)點(diǎn)w2為第三供應(yīng)電壓vnn(vnn＝0)，反相的輸出信號zout為0v。

當(dāng)?shù)谝豢刂菩盘朿tl1a為低電平(0v)且反相的第一控制信號ctl1b為高電平(vdd)時，晶體管mnw2、mnw3、mnw4、mpw1開啟(turnon)，晶體管mpw2、mpw3、mpw4、mnw1關(guān)閉(turnoff)。使得節(jié)點(diǎn)w1為第三供應(yīng)電壓vnn(vnn＝0)，輸出信號out為0v，節(jié)點(diǎn)w2為第二供應(yīng)電壓vpp(vpp＝vdd)，反相的輸出信號zout為vdd。明顯地，由于第一供應(yīng)電壓vdd的大小為0.8v，因此輸出信號out與反相的輸出信號zout的信號范圍在0v～0.8v之間。

驅(qū)動電路100于第二操作模式時包括三個相位(phase)。于第二操作模式的第一相位(i)時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd大于或等于(vthn+|vthp|)，例如1.0v的第一供應(yīng)電壓vdd(vdd＝1v)。第二供應(yīng)電壓vpp的大小等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vnn等于0v。再者，第二致能信號en2、第三致能信號en3、第四致能信號en4為低電平(0v)；反相的第三致能信號en3i為高電平(vdd)。因此，第二電平切換器124被禁能。再者，第一控制信號ctl1a與反相的第一控制信號ctl1b會維持在低電平(0v)。

于第二操作模式的第一相位(i)時，二極管式(diodeconnected)連接的晶體管mpw3、mpw4、mpy7、mpy8幾乎可以將輸出信號out與反相的輸出信號zout預(yù)充電(precharge)至高電平(vdd)。因此，第二操作模式的第一相位(i)可稱為預(yù)充電相位(prechargephase)。

于第二操作模式的第二相位(ii)時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd大于或等于(vthn+|vthp|)，例如1.0v的第一供應(yīng)電壓vdd(vdd＝1v)。第二供應(yīng)電壓vpp的大小等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vnn等于0v。再者，第一致能信號en1無作用(don’tcare)；第二致能信號en2、反相的第三致能信號en3i、第四致能信號en4為低電平(0v)；第三致能信號en3為高電平(vdd)。因此，第二電平切換器124被致能。再者，第一控制信號ctl1a與反相的第一控制信號ctl1b會維持在低電平(0v)。

于第二操作模式的第二相位(ii)時，第一電平切換器122與第二電平切換器124會初始化(initialize)內(nèi)部節(jié)點(diǎn)的偏壓(biasvoltage)。因此，第二操作模式的第二相位(ii)可稱為初始化相位(initializationphase)。

于第二操作模式的第三相位(iii)時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd大于或等于(vthn+|vthp|)，例如1.0v的第一供應(yīng)電壓vdd(vdd＝1v)。第二供應(yīng)電壓vpp的大小會提高至v1，其為供應(yīng)電壓vdd的n倍(vpp＝v1＝n×vdd)。第三供應(yīng)電壓vnn等于0v。第四供應(yīng)電壓vm的大小會提高至v2，其為供應(yīng)電壓vdd的m倍(vm＝v2＝m×vdd)。在本發(fā)明的實(shí)施例中，且n大于m。舉例來說，n為3且m為2時，第二供應(yīng)電壓vpp即為3v(vpp＝v1＝3×1v＝3v)，第四供應(yīng)電壓vm即為2v(vm＝v2＝2×1v＝2v)。

再者，第一致能信號en1無作用(don’tcare)；第三致能信號en3為高電平(v1)；第二致能信號en2、反相的第三致能信號en3i、第四致能信號en4為低電平(v2)。因此，第二電平切換器124被致能。再者，第一控制信號ctl1a與反相的第一控制信號ctl1b會維持在低電平(0v)。

于第二操作模式的第三相位(iii)為正常操作相位。當(dāng)?shù)诙刂菩盘朿tl2a為高電平(vdd)且反相的第二控制信號ctl2b為低電平(0v)時，晶體管mny1、mny3、mny4、mpy2、mpy3、mpy4、mpy5、mpy6、mpy7開啟(turnon)，晶體管mpy1、mpy8、mny2關(guān)閉(turnoff)。使得節(jié)點(diǎn)y1為第二供應(yīng)電壓vpp(vpp＝v1)，輸出信號out為v1；節(jié)點(diǎn)y2為第四供應(yīng)電壓vm(vm＝v2)，反相的輸出信號zout為v2。

當(dāng)?shù)诙刂菩盘朿tl2a為低電平(0v)且反相的第二控制信號ctl2b為高電平(vdd)時，晶體管mny2、mny3、mny4、mpy1、mpy3、mpy4、mpy5、mpy6、mpy8開啟(turnon)，晶體管mpy2、mpy7、mny1關(guān)閉(turnoff)。使得節(jié)點(diǎn)y1為第四供應(yīng)電壓vm(vm＝v2)，輸出信號out為v2；節(jié)點(diǎn)y2為第二供應(yīng)電壓vpp(vpp＝v1)，反相的輸出信號zout為v1。由于第二供應(yīng)電壓vpp為3v且第四供應(yīng)電壓vm為2v，所以輸出信號out與反相的輸出信號zout的信號范圍在2v～3v之間。

請參照圖4a，其所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第三個范例。其中，第二電平切換器124與圖2a相同，不再贅述。

第一電平切換器122包括多個p型晶體管mpx1、mpx2、mpx3、mpx4、mpx5、mpx6、mpx7、mpx8，以及多個n型晶體管mnx1、mnx2、mnx3、mnx4。其中，晶體管mpx1源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)x1；晶體管mpx3源極連接至晶體管mpx1漏極、柵極接收第一致能信號en1、漏極連接至節(jié)點(diǎn)x2；晶體管mpx7源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)x2；晶體管mpx5源極連接至節(jié)點(diǎn)x2、柵極接收第四致能信號en4；晶體管mnx3漏極連接至晶體管mpx5漏極、柵極接收第三致能信號en3；晶體管mnx1漏極連接至晶體管mnx3源極、柵極接收第一控制信號ctl1a、源極連接至第三供應(yīng)電壓vnn。

再者，晶體管mpx2源極連接至第二供應(yīng)電壓vpp、柵極連接至節(jié)點(diǎn)x2；晶體管mpx4源極連接至晶體管mpx2漏極、柵極接收第一致能信號en1、漏極連接至節(jié)點(diǎn)x1；晶體管mpx8源極接收反相的第三致能信號en3i、柵極與漏極連接至節(jié)點(diǎn)x1；晶體管mpx6源極連接至節(jié)點(diǎn)x1、柵極接收第四致能信號en4；晶體管mnx4漏極連接至晶體管mpx6漏極、柵極接收第三致能信號en3；晶體管mnx2漏極連接至晶體管mnx4源極、柵極接收反相的第一控制信號ctl1b、源極連接至第三供應(yīng)電壓vnn。

再者，節(jié)點(diǎn)x1與節(jié)點(diǎn)y1直接連接，并成為驅(qū)動級120的輸出端，以產(chǎn)生輸出信號out；節(jié)點(diǎn)x2與節(jié)點(diǎn)y2直接連接，并成為驅(qū)動級120的反相輸出端，以產(chǎn)生反相的輸出信號zout。

由于本發(fā)明的驅(qū)動電路100可控制具備極低功耗的非易失性存儲器陣列130。因此，需要進(jìn)一步地設(shè)計(jì)二個電平切換器中p型晶體管與n型晶體管之間的尺寸比例。亦即，第一電平切換器122中p型晶體管與n型晶體管之間的尺寸比例為第一尺寸比例；第二電平切換器124中p型晶體管與n型晶體管之間的尺寸比例為第二尺寸比例。則第一尺寸比例大于第二尺寸比例。

另外，當(dāng)驅(qū)動電路100操作在不同的操作模式時，電壓供應(yīng)電路會提供不同大小(magnitude)的第一供應(yīng)電壓vdd、第二供應(yīng)電壓vpp與第三供應(yīng)電壓vnn與第四供應(yīng)電壓vm。

請參照圖4b，其所示為圖4a驅(qū)動電路于各種操作模式下的供應(yīng)電壓及其相關(guān)信號的信號范圍示意圖。

于第一操作模式時，電壓供應(yīng)電路提供的第一供應(yīng)電壓vdd小于(vthn+|vthp|)，例如0.8v的第一供應(yīng)電壓vdd。其中，vthn為n型晶體管的閾值電壓(thresholdvoltage)，vthp為p型晶體管的閾值電壓。再者，第二供應(yīng)電壓vpp等于第一供應(yīng)電壓vdd(vpp＝vdd)。第三供應(yīng)電壓vnn等于接地電壓(vnn＝0v)。

再者，第一致能信號en1、反相的第三致能信號en3i、第四致能信號en4為低電平(0v)；第二致能信號en2與第三致能信號en3為高電平(vdd)。因此，第一電平切換器122被致能，第二電平切換器124被禁能。

于正常操作時，當(dāng)?shù)谝豢刂菩盘朿tl1a為高電平(vdd)且反相的第一控制信號ctl1b為低電平(0v)時，晶體管mnx1、mnx3、mnx4、mpx2、mpx3、mpx4、mpx6開啟(turnon)，晶體管mpx1、mpx7、mpx8、mnx2關(guān)閉(turnoff)。使得節(jié)點(diǎn)x1為第二供應(yīng)電壓vpp(vpp＝vdd)，輸出信號out為vdd，節(jié)點(diǎn)x2為第三供應(yīng)電壓vnn(vnn＝0)，反相的輸出信號zout為0v。

當(dāng)?shù)谝豢刂菩盘朿tl1a為低電平(0v)且反相的第一控制信號ctl1b為高電平(vdd)時，晶體管mnx2、mnx3、mnx4、mpx1、mpx3、mpx4、mpx5、mpx6開啟(turnon)，晶體管mpx2、mpx7、mpx8、mnx1關(guān)閉(turnoff)。使得節(jié)點(diǎn)x1為第三供應(yīng)電壓vnn(vnn＝0v)，輸出信號out為0v，節(jié)點(diǎn)x2為第二供應(yīng)電壓vpp(vpp＝vdd)，反相的輸出信號zout為vdd。明顯地，由于第一供應(yīng)電壓vdd的大小為0.8v，因此輸出信號out與反相的輸出信號zout的信號范圍在0v～0.8v之間。

相同地，驅(qū)動電路100于第二操作模式時包括三個相位(phase)。驅(qū)動級120中第二電平切換器124的操作與前述第一個范例的驅(qū)動級相同，因此不再贅述。

由以上的說明可知，本發(fā)明的驅(qū)動電路100根據(jù)不同的操作模式，提供不同的邏輯電平來操控非易失性存儲單元陣列130。舉例來說，本發(fā)明的第一操作模式利用信號范圍較窄的邏輯電平來進(jìn)行讀取操作(readoperation)；而第二操作模式利用信號范圍較寬的邏輯電平來進(jìn)行讀取操作編程操作(programoperation)。

再者，驅(qū)動電路100的驅(qū)動級120中，利用第一電平切換器122與第二電平切換器124來操作。眾所周知，第一電平切換器122與第二電平切換器124屬于一種交叉栓鎖器(crosscouplelatch)。換句話說，在此領(lǐng)域的技術(shù)人員也可以利用第一交叉栓鎖器(crosscouplelatch)與第二交叉栓鎖器來取代電平切換器并實(shí)現(xiàn)本發(fā)明的驅(qū)動級。

再者，由于驅(qū)動級120中的第一電平切換器122是運(yùn)在第一操作模式，用以產(chǎn)生信號范圍較窄的邏輯電平。因此，可在第一電平切換器122中增加下拉電路(pulldowncircuit)，使得輸出信號out與反相的輸出信號zout提供準(zhǔn)確的接地電壓(0v)。

請參照圖5a，其所示為本發(fā)明實(shí)施例中驅(qū)動電路內(nèi)驅(qū)動級的第四個范例。相較于圖4a的第三范例，僅有在第一電平切換器122中增加第一下拉電路125與第二下拉電路126。

第一下拉電路125連接于節(jié)點(diǎn)x2與第三供應(yīng)電壓vnn之間。第二下拉電路126連接于節(jié)點(diǎn)x1與第三供應(yīng)電壓vnn之間。在第一操作模式時，當(dāng)輸出信號out為vpp且反相的輸出信號zout為0v時，第一下拉電路125會動作而第二下拉電路126不會動作。如此，可以使得節(jié)點(diǎn)x2被下拉至0v而使得晶體管mpx2完全開啟，并提供vpp至節(jié)點(diǎn)x1。

再者，當(dāng)輸出信號out為0v且反相的輸出信號zout為vpp時，第二下拉電路126會動作而第一下拉電路125不會動作。如此，可以使得節(jié)點(diǎn)x1被下拉至0v而使得晶體管mpx1完全開啟，并提供vpp至節(jié)點(diǎn)x2。

請參照圖5b與圖5c，其為第一下拉電路與第二下拉電路示意圖。第一下拉電路125包括n型晶體管mnx5、mnx6。晶體管mnx5漏極連接至節(jié)點(diǎn)x2、柵極接收第三致能信號en3；晶體管mnx6漏極連接至晶體管mnx5源極、柵極接收第一控制信號ctl1a、源極接收第三供應(yīng)電壓vnn。

第二下拉電路126包括n型晶體管mnx7、mnx8。晶體管mnx7漏極連接至節(jié)點(diǎn)x1、柵極接收第三致能信號en3；晶體管mnx8漏極連接至晶體管mnx7源極、柵極接收反相的第一控制信號ctl1b、源極接收第三供應(yīng)電壓vnn。

相同地，圖5a中的第一下拉電路125與第二下拉電路126也可以運(yùn)用于圖2a或者圖2a中的第一電平切換器122。此處不再贅述。

由以上說明可知，本發(fā)明的優(yōu)點(diǎn)是提出一種運(yùn)用于非易失性存儲器的驅(qū)動電路。本發(fā)明的驅(qū)動電路100根據(jù)不同的操作模式，提供不同的邏輯電平來操控非易失性存儲單元陣列130。因此，可以讓非易失性存儲器具備極低功耗(ultralowpowerconsumption)的性能。

綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)當(dāng)可以作各種更動與潤飾。因此，本發(fā)明的保護(hù)范圍應(yīng)當(dāng)視所附權(quán)利要求所界定的為準(zhǔn)。