1.一種測試3D NAND字線電阻的方法，所述3D NAND包括多層存儲結(jié)構(gòu)，每層所述存儲結(jié)構(gòu)包括多個存儲單元，每層所述多個存儲單元的控制柵通過字線連接，所述字線兩端分別設(shè)有用于連接的第一接觸孔和第二接觸孔，其特征在于，所述方法包括：
步驟S1，將所述3D NAND減薄至暴露每層所述字線的所述第一接觸孔和所述第二接觸孔；
步驟S2，在所述字線的第一端，形成金屬墊覆蓋每層所述字線的所述第一接觸孔，以將每層所述字線的第一端電連接；
步驟S3，在所述字線的第二端，選取一層待測試字線，在所述待測試字線的所述第二接觸孔上標(biāo)記出待測點(diǎn)；
步驟S4，使用導(dǎo)電膠將所述金屬墊引出至臨近所述待測點(diǎn)的位置；
步驟S5，選取所述導(dǎo)電膠上臨近所述待測點(diǎn)的一量測點(diǎn)，使用探針量取所述量測點(diǎn)與所述待測點(diǎn)之間的電阻值，作為所述待測試字線的所述第一端和所述第二端之間的電阻值。
2.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S1中，減薄所述3D NAND后，還包括：
對減薄后的所述3D NAND進(jìn)行表面清潔工藝。
3.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，采用聚焦離子束切割工藝沉積形成所述金屬墊。
4.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，所述金屬墊的材質(zhì)為鉑金或鎢。
5.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S3中，采用聚焦離子束切割工藝標(biāo)記所述待測點(diǎn)。
6.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S4中，采用導(dǎo)電銅膠帶將所述金屬墊引出至臨近所述待測點(diǎn)的位置。
7.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S5中，采用納米探針量取所述量測點(diǎn)與所述待測點(diǎn)之間的電阻值。
8.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S5中，所述待測試字線的所述第一端和所述第二端之間的距離為6mm。
9.如權(quán)利要求1所述的方法，其特征在于，在所述步驟S5中，所述量測點(diǎn)與所述待測點(diǎn)之間的距離小于300μm。