相關(guān)申請的交叉參考

本非臨時(shí)專利申請要求向韓國知識產(chǎn)權(quán)局于2015年11月12日提交的第10-2015-0158944號韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于此。

本發(fā)明涉及半導(dǎo)體存儲裝置，并且更具體地，涉及包括多平面結(jié)構(gòu)的非易失性存儲裝置。

背景技術(shù)：

存儲裝置是根據(jù)諸如計(jì)算機(jī)、智能手機(jī)和智能板的主機(jī)裝置的控制而存儲數(shù)據(jù)的裝置。存儲裝置包括將數(shù)據(jù)存儲在諸如硬盤驅(qū)動器(hdd)、固態(tài)硬盤(ssd)的磁盤中的裝置以及將數(shù)據(jù)存儲在諸如內(nèi)存卡(具體地，非易失性存儲裝置)的半導(dǎo)體存儲器中的裝置。

非易失性存儲裝置可以包括只讀存儲器(rom)、可編程rom(prom)、電可編程rom(eprom)、電可擦除可編程rom(eeprom)、閃存裝置、相變r(jià)am(pram)、磁性ram(mram)、電阻式ram(rram)、和鐵電ram(fram)。

近年來，已經(jīng)對包括三維堆疊的多個(gè)存儲單元的半導(dǎo)體存儲裝置進(jìn)行多種研究，以改善半導(dǎo)體存儲裝置的集成密度。三維存儲裝置可以包括多個(gè)平面。

技術(shù)實(shí)現(xiàn)要素：

本公開涉及包括多平面結(jié)構(gòu)的非易失性存儲裝置，該多平面結(jié)構(gòu)獨(dú)立地選擇每個(gè)平面中的多個(gè)單元串。

根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置，包括：存儲單元陣列，所述存儲單元陣列具有第一平面和第二平面；以及地址譯碼器，所述地址譯碼器通過第一串選擇線連接至所述第一平面，并且通過第二串選擇線連接至所述第二平面。地址譯碼器將串選擇信號和串未選擇信號提供給所述第一串選擇線和所述第二串選擇線。所述地址譯碼器，所述地址譯碼器基于對應(yīng)于所述第一平面和所述第二平面的不同串選擇線地址，而獨(dú)立地將所述串選擇信號和所述串未選擇信號提供給每個(gè)平面中的所述第一串選擇線和所述第二串選擇線。

根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置包括：具有多個(gè)平面的存儲單元陣列；以及通過多條串選擇線連接至所述多個(gè)平面中的每個(gè)平面的地址譯碼器。所述地址譯碼器將串選擇信號和串未選擇信號提供給所述多個(gè)平面中的每個(gè)平面。所述地址譯碼器可以將所述多個(gè)平面劃分為多組，并且基于對應(yīng)于所述多組中的每一組的不同串選擇線地址而獨(dú)立地提供所述串選擇信號和所述串未選擇信號。

根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置包括存儲單元陣列，所述存儲單元陣列具有第一存儲單元串的第一平面和第二存儲單元串的第二平面。所述第一存儲單元串和所述第二存儲單元串中的每個(gè)都包括串聯(lián)地電連接的多個(gè)存儲單元。所述第一存儲單元串根據(jù)施加給第一串選擇線的信號而被選擇或不選擇以用于訪問所述第一存儲單元串的存儲單元，所述第二存儲單元串根據(jù)施加給第二串選擇線的信號而被選擇或不選擇以用于訪問所述第二存儲單元串的存儲單元。所述第一串選擇線中沒有與所述第二串選擇線中的任一條相同的串選擇線。所述地址譯碼器根據(jù)接收到的要被訪問的存儲單元的地址而控制施加給所述第一串選擇線和所述第二串選擇線的信號。

附圖說明

下文中參照本公開的非限制性實(shí)施例的附圖更詳細(xì)地描述了本公開的上述和其他特征，其中，在所有的不同示圖中，相同的參考標(biāo)號指的是相同的部件。附圖沒有必要按比例繪制，相反，重點(diǎn)放置在本公開的原理方面。附圖中：

圖1是根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置的框圖；

圖2是圖1的存儲單元陣列的框圖；

圖3是示出與圖2中的存儲塊相對應(yīng)的實(shí)施例的透視圖；

圖4是根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置的單元串選擇結(jié)構(gòu)的電路圖；

圖5示出了根據(jù)本公開的示例性實(shí)施例的串選擇線開關(guān)和開關(guān)控制器的單元串選擇方法；

圖6示出了圖5中的單元串選擇線開關(guān)和開關(guān)控制器的實(shí)施例；

圖7示出了圖5中的單元串選擇線開關(guān)和開關(guān)控制器的另一實(shí)施例；

圖8示出了圖5中的單元串選擇線開關(guān)和開關(guān)控制器的另一實(shí)施例；

圖9示出了圖5中的單元串選擇線開關(guān)和開關(guān)控制器的另一實(shí)施例；

圖10是根據(jù)本公開的示例性實(shí)施例的ssd的框圖；

圖11是根據(jù)本公開的示例性實(shí)施例的emmc的框圖；

圖12是根據(jù)本公開的示例性實(shí)施例的ufs系統(tǒng)的框圖；以及

圖13是根據(jù)本公開的示例性實(shí)施例的移動裝置的框圖。

具體實(shí)施方式

以下將對本發(fā)明的概念進(jìn)行更加全面的描述，使得本領(lǐng)域技術(shù)領(lǐng)域可以容易地理解本發(fā)明的概念。

在本公開的示例性實(shí)施例中，提供了三維(3d)存儲陣列。在存儲單元的陣列的一個(gè)或多個(gè)物理級上以單片的方式形成3d存儲陣列，其中，該存儲單元具有設(shè)置在硅襯底上的有源區(qū)。與這些存儲單元的操作相關(guān)聯(lián)的電路可以位于襯底上或襯底內(nèi)。術(shù)語“單片”表示陣列的每個(gè)級中的多層直接沉積在陣列的每個(gè)底層級的多層。

在本公開的示例性實(shí)施例中，3d存儲陣列包括垂直定位的垂直nand串，使得至少一個(gè)存儲單元位于另一存儲單元上方。至少一個(gè)存儲單元可以包括電荷捕獲層。每個(gè)垂直nand串可以包括位于存儲單元上方的至少一個(gè)選擇晶體管，其中，至少一個(gè)選擇晶體管具有與存儲單元相同的結(jié)構(gòu)，并且以單片的形式與存儲單元一起被形成。

以下專利文獻(xiàn)描述了用于三維存儲陣列的適當(dāng)配置，其中，三維存儲陣列被配置為多個(gè)級，以及在級之間共享的字線和/位線：第7,679,133號、第8,553,466號、第8,654,587號、第8,559,235號美國專利和第2011/0233648號美國專利公開，其全部內(nèi)容通過引用結(jié)合于此。

圖1是根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置100的框圖；如圖所示，非易失性存儲裝置100包括存儲單元陣列110、地址譯碼器120、輸入/輸出(i/o)電路130、控制邏輯140和電壓生成器150。

存儲單元陣列110通過字線wl連接至地址譯碼器120。存儲陣列單元陣列110通過位線bl連接至i/o電路130。存儲單元陣列110包括至少一個(gè)平面。例如，存儲單元陣列110可以包括第一平面111和第二平面112。平面111和112中的每一個(gè)都包括多個(gè)存儲塊blk1至blkz。存儲塊blk1至blkz中的每一個(gè)都包括多個(gè)nand單元串。在示例性實(shí)施例中，可以通過多條串選擇線ssl或多條接地選擇線gsl來選擇多個(gè)單元串。

在垂直方向上可以形成每個(gè)單元串的溝道。在存儲單元陣列110中，多條字線可以在垂直方向上堆疊并且可以在垂直方向上形成每個(gè)單元串的溝道。其中存儲單元陣列110被形成為具有上述的單元串結(jié)構(gòu)的存儲裝置可以被稱為垂直非易失性存儲裝置或三維非易失性存儲裝置。每個(gè)單元串都包括在垂直于襯底的方向上堆疊的至少一個(gè)接地選擇晶體管、多個(gè)存儲單元和至少一個(gè)串選擇晶體管。存儲單元陣列110的多個(gè)存儲單元中的每個(gè)可以用作單電平單元(slc)或多電平單元(mlc)。

電壓生成器150生成電壓以響應(yīng)于控制邏輯140的控制而提供給地址譯碼器120。例如，在編程操作期間，電壓生成器150響應(yīng)于控制邏輯140的控制而生成諸如編程電壓vpgm、通過電壓vpass、和編程校驗(yàn)電壓vfy的字線電壓，并且將生成的字線電壓提供給地址譯碼器120。在另一示例中，在讀操作期間，電壓生成器150響應(yīng)于控制邏輯140的控制而生成諸如選擇讀電壓vr和未選擇讀電壓vread的字線電壓，并且將生成的字線電壓提供給地址譯碼器120。在每個(gè)示例中，地址譯碼器120可以根據(jù)控制邏輯140的控制而選擇性地將接收的字線電壓施加給字線wl。

地址譯碼器120響應(yīng)于外部接收的地址addr和控制邏輯140的控制而選擇存儲單元陣列110的多頁中的至少一頁。地址譯碼器120從電壓生成器150接收字線電壓并將接收的字線電壓傳送給選擇的頁。

例如，地址譯碼器120可以響應(yīng)于地址addr而選擇存儲單元陣列110的多個(gè)存儲塊中的任一塊。地址譯碼器120可以響應(yīng)于地址addr而選擇多條字線wl中的任一條?？梢酝ㄟ^選擇單條串選擇線和單條字線來選擇單頁。

在編程操作期間，地址譯碼器120可以選擇單頁并且將編程電壓vpgm和編程校驗(yàn)電壓vfy傳送給選擇的頁屬于的選擇的字線wl。地址譯碼器120可以將通過電壓vpass傳送給未選擇的字線wl。

在讀操作期間，地址譯碼器120可以選擇單頁并且將選擇的讀電壓vr傳送給選擇的頁屬于的選擇的字線。地址譯碼器120可以將未選擇讀電壓vread傳送給未選擇的字線wl。

i/o電路130從外部實(shí)體接收數(shù)據(jù)data并且將接收的數(shù)據(jù)data存儲在存儲單元陣列110中。i/o電路130讀取存儲在存儲單元陣列110中的數(shù)據(jù)data并且將讀取的數(shù)據(jù)data傳送給外部實(shí)體。在示例性實(shí)施例中，i/o電路130可以包括諸如列選擇門、頁緩沖器、和數(shù)據(jù)緩沖器的傳統(tǒng)部件?？蛇x地，i/o電路130可以包括諸如列選擇門、寫驅(qū)動器、感測放大器和數(shù)據(jù)緩沖器的傳統(tǒng)部件。

控制邏輯140從外部實(shí)體接收命令cmd和控制信號ctrl并且控制非易失性存儲裝置100的整體操作。例如，控制邏輯140從外部實(shí)體接收編程命令并且控制非易失性存儲裝置100的整體編程操作?？蛇x地，控制邏輯140從外部實(shí)體接收讀命令并且控制非易失性存儲裝置100的整體操作。

在示例性實(shí)施例中，非易失性存儲裝置100可以通過專門連接至單個(gè)平面的串選擇線來獨(dú)立地選擇至少一個(gè)單元串。例如，單條串選擇線專門地僅連接至單個(gè)平面，并且對應(yīng)于包括在連接平面中多個(gè)單元串中的至少一串。非易失性存儲裝置100可以將選擇電壓施加給串選擇線，以獨(dú)立地選擇至少一個(gè)對應(yīng)的單元串。非易失性存儲裝置100可以將未選擇電壓施加給串選擇線以獨(dú)立地不選擇至少一個(gè)對應(yīng)的單元串。

例如，地址譯碼器120可以包括串選擇線選擇電路(下文中，被稱為“ssl選擇電路”)121和開關(guān)控制器122。開關(guān)控制器122可以接收地址addr以存儲與每個(gè)平面相對應(yīng)的串選擇線的地址(下文中，被稱為“ssl地址”)。開關(guān)控制器122可以根據(jù)與每個(gè)平面相對應(yīng)的ssl地址而控制ssl選擇電路121。ssl選擇電路121可以包括與每個(gè)平面相對應(yīng)的ssl開關(guān)。ssl選擇電路121可以根據(jù)與從開關(guān)控制器122所接收的每個(gè)平面相對應(yīng)的ssl地址而獨(dú)立地選擇或不選擇每個(gè)平面的串選擇線。

如上所述，通過專門連接至單個(gè)平面的串選擇線來選擇單元串。因此，當(dāng)在某條串選擇線處存在缺陷時(shí)，僅在連接至存在有缺陷的串選擇線(下文中，被稱為“缺陷選擇線”)的單個(gè)平面處存在性能損失。結(jié)果，通?？梢赃x擇在其他平面中包括的單元串，以使經(jīng)受通過串選擇線的缺陷所導(dǎo)致的故障的單元串的數(shù)據(jù)最小化。

圖2是圖1中的存儲單元陣列110的框圖。如圖所示，存儲單元陣列110可以包括多個(gè)存儲塊blk1至blkz。存儲器塊blk1至blkz中的每一個(gè)可以具有三維結(jié)構(gòu)。例如，存儲器塊blk1至blkz中的每一個(gè)可以包括在第一方向至第三方向上延伸的結(jié)構(gòu)。存儲器塊blk1至blkz中的每一個(gè)可以包括在第二方向上延伸的多個(gè)nand串ns?？梢栽诘谝环较蚝偷谌较蛏咸峁┒鄠€(gè)nand串。

存儲器塊blk1至blkz中的每一個(gè)都可以連接至多條位線bl、多條串選擇線ssl、多條接地選擇線gsl、多條字線wl和公共源極線csl。nand串中的每一串可以連接至位線bl、串選擇線ssl、接地選擇線gsl、字線wl、和公共源極線csl。

可以通過如圖1所示的地址譯碼器120來選擇存儲塊blk1至blkz。例如，地址譯碼器120可以被配置為在存儲塊blk1至blkz中選擇與譯碼行地址相對應(yīng)的存儲塊blk。

圖3是示出與圖2中的存儲塊blki相對應(yīng)的實(shí)施例的透視圖。如圖所示，可以在垂直于襯底sub的方向上設(shè)置存儲塊blki?？梢栽谝r底sub上形成n+摻雜區(qū)域。

可以在襯底sub上交替地堆疊柵電極層和絕緣層。信息存儲層可以設(shè)置在柵電極層和絕緣層之間。當(dāng)垂直圖案化柵電極層和絕緣層時(shí)，可以形成v形柱。該柱可以通過柵電極層和絕緣層連接至襯底sub。該柱的內(nèi)部可以是由諸如氧化硅的絕緣材料制成的填充介電圖案。該柱外部可以是由溝道半導(dǎo)體制成的垂直有源圖案。

存儲塊blki的柵電極層可以連接至接地選擇線gsl、多條字線wl1至wl7、和串選擇線ssl。存儲塊blki的柱可以連接至多條位線bl1至bl3。在圖3中，示出了存儲器塊blki包括兩條選擇性gsl和ssl、7條字線wl1至wl7、和三條位線bl1至bl3。然而，其數(shù)量不限于此。

圖4是示出根據(jù)本公開的示例性實(shí)施例的非易失性存儲裝置的單元串選擇結(jié)構(gòu)的電路圖。如圖所示，存儲單元陣列可以包括第一平面111和第二平面112。在第一平面111和第二平面112中可以包括多個(gè)存儲塊。在每個(gè)存儲塊中包括多個(gè)單元串。例如，在第一平面111中包括的多個(gè)存儲塊的一個(gè)存儲塊中包括多個(gè)單元串cs11、cs12、cs21、和cs22。平面111和112中的每一個(gè)可以包括多個(gè)存儲塊并且多個(gè)存儲塊中的一個(gè)存儲塊可以包括多條串選擇線ssl1a和ssl2a，被配置為選擇單元串cs11、cs12、cs21、和cs22中的至少一個(gè)。例如，當(dāng)將選擇電壓施加給第一平面111的第一串選擇線ssl1a時(shí)，可以選擇第一單元串cs11和第二單元串cs12。類似地，當(dāng)將選擇電壓施加給第一平面111的第二串選擇線ssl2a時(shí)，可以選擇第三單元串cs21和第四單元串cs22。

在示例性實(shí)施例中，第一平面111和第二平面112可以具有基本相同的物理結(jié)構(gòu)。例如，與第一平面111類似地，第二平面112可以包括設(shè)置在單個(gè)平面內(nèi)的多個(gè)存儲塊和多個(gè)單元串。類似地，第二平面112可以包括被配置為選擇多個(gè)單元串中的至少一個(gè)的多條串選擇線ssl1b和ssl2b。

第一平面111和第二平面112不共享字線、位線、串選擇線、接地選擇線和公共源極線。已經(jīng)描述了其中每個(gè)平面都連接至兩條位線和七條字線的示例。然而，每個(gè)平面都可以連接至三條位或更多條位線以及七條字線或更多或更少的字線。例如，第一平面111連接至位線bl1a和bl2a、字線wl1a-wl7a以及接地選擇線gsla，而第二平面112連接至位線bl1b和bl2b、字線wl1b-wl7b、以及接地選擇線gslb。

單元串cs11、cs12、cs21、和cs22中的每個(gè)都包括至少一個(gè)串選擇晶體管、存儲單元、和至少一個(gè)接地選擇晶體管。例如，在單個(gè)單元串處順序地形成單個(gè)接地選擇晶體管gst、多個(gè)存儲單元mc1至mc7、和單個(gè)串選擇晶體管sst以垂直于襯底。其他單元串還具有與單元串cs22相同的結(jié)構(gòu)。

在示例性實(shí)施例中，連接至平面111和112中的每一個(gè)的串選擇線專有地(exclusively)僅連接至一個(gè)對應(yīng)的平面。例如，串選擇線ssl1a和ssl2a中的每一條都僅連接至第一平面111。類似地，串選擇線ssl1b和ssl2b中的每一條都僅連接至第二平面112。因此，單條串選擇線可以僅選擇包括在單個(gè)平面內(nèi)的單元串。另外，每條串選擇線都可以獨(dú)立地進(jìn)行控制，以獨(dú)立地選擇每個(gè)平面內(nèi)的單元串。

例如，可以將選擇電壓獨(dú)立地施加給第一串選擇線ssl1a以獨(dú)立地選擇單元串cs11和cs12。當(dāng)將選擇電壓施加給第一串選擇線ssl1a時(shí)，選擇電壓使對應(yīng)的單元串cs11和cs12的串選擇晶體管導(dǎo)通。當(dāng)串選擇晶體管導(dǎo)通時(shí)，單元串cs11和cs12的存儲單元和位線彼此電連接。

與此同時(shí)，當(dāng)未選擇電壓施加給第一串選擇線ssl1a時(shí)，單元串cs11和cs12的串選擇晶體管可以截止并可以不選擇單元串cs11和cs12。因此，單元串cs11和cs12的存儲單元與位線電絕緣。

根據(jù)上述配置，提供了每個(gè)平面內(nèi)的分離的串選擇線。分離的串選擇線結(jié)構(gòu)可以將通過在一些串選擇線處出現(xiàn)的缺陷而導(dǎo)致的影響最小化。在每個(gè)平面內(nèi)分離的串選擇線有利于獨(dú)立選擇每個(gè)平面內(nèi)的單元串。即，包括在第一平面111中的單元串可以被選擇，而與包括在第二平面112內(nèi)的單元串完全無關(guān)。獨(dú)立的選擇結(jié)構(gòu)允許非易失性存儲裝置100容易地被控制。

圖5示出了根據(jù)本公開的示例性實(shí)施例的串選擇線開關(guān)和開關(guān)控制器的單元串選擇方法。參照圖5，ssl選擇電路121可以獨(dú)立地選擇或不選擇每個(gè)平面內(nèi)的存儲單元陣列110的單元串。在圖5中，示出了單條位線連接至每個(gè)平面。例如，位線bl1a連接至第一平面111，而位線bl1b連接至第二平面112。然而，這僅是示例性的并且兩條或更多條位線可以連接至每個(gè)平面。圖5中所示的存儲單元陣列110的平面111和112可以與圖4中所示的平面111和112具有基本相同的結(jié)構(gòu)。

存儲單元陣列110可以包括第一平面111和第二平面112。第一平面111和第二平面112中的每個(gè)平面都包括多個(gè)單元串。多個(gè)單元串中的每個(gè)都可以包括至少一個(gè)串選擇晶體管和多個(gè)存儲單元。例如，第一平面111包括連接至位線bl1a的多個(gè)單元串，并且多個(gè)單元串中的每個(gè)都包括串選擇晶體管sst1a、sst2a、sst3a、和sst4a，以將位線bl1a電連接至存儲單元。串選擇線ssl1a、ssl2a、ssl3a、和ssl4a分別連接至串選擇晶體管sst1a、sst2a,、sst3a、和sst4a的相應(yīng)的柵極。

類似地，第二平面112包括連接至位線bl1b的多個(gè)單元串，并且多個(gè)單元串中的每個(gè)都包括串選擇晶體管sst1b、sst2b、sst3b、和sst4b以將位線bl1b電連接至存儲單元。串選擇線ssl1b、ssl2b、ssl3b、和ssl4b分別連接至串選擇晶體管sst1b、sst2b、sst3b、和sst4b的相應(yīng)的柵極。

第一平面111和第二平面112中的未被說明的部件與在圖4中所說明的部件相同。

ssl選擇電路121控制多條串選擇線ssl。多條串選擇線ssl包括多條串選擇線ssl1a、ssl2a、ssl3a、ssl4a、ssl1b、ssl2b、ssl3b、和ssl4b，以分別對應(yīng)于串選擇晶體管sst1a、sst2a、sst3a、sst4a、sst1b、sst2b、sst3b、和sst4b。

ssl選擇電路121可以獨(dú)立地控制多條串選擇線ssl中的每一條，以在每個(gè)平面內(nèi)獨(dú)立地選擇或不選擇第一平面111或第二平面112的單元串。具體地，ssl選擇電路121可以獨(dú)立地使提供給串選擇線ssl的多個(gè)串選擇信號中的每一個(gè)串選擇信號為選擇電壓或未選擇電壓。串選擇信號分別通過多條串選擇線ssl施加給串選擇晶體管sst1a、sst2a、sst3a、sst4a、sst1b、sst2b、sst3b、和sst4b的柵極端。串選擇晶體管sst1a、sst2a、sst3a、sst4a、sst1b、sst2b、sst3b、和sst4b根據(jù)施加的選擇信號是否為選擇電壓而獨(dú)立地導(dǎo)通或截止。

例如，ssl選擇電路121將選擇電壓提供給第一串選擇線ssl1a，以對應(yīng)于包括在第一平面111內(nèi)的單元串sra，作為串選擇信號以選擇單元串sra。第一串選擇線ssl1a連接至單元串sra的串選擇晶體管sst1a的柵極端，并且提供給第一串選擇線ssl1a的串選擇信號使串選擇晶體管sst1a導(dǎo)通。當(dāng)串選擇晶體管sst1a導(dǎo)通時(shí)，單元串sra電連接至位線bl1a。第一串選擇線ssl1a僅連接至單元串sra，并且不會影響其他單元串的選擇。即，可以通過第一串選擇線ssl1a的控制而獨(dú)立地選擇單元串sra而與其他單元串無關(guān)。

在圖5中，示出了單個(gè)單元串對應(yīng)于單條串選擇線的結(jié)構(gòu)。然而，本公開的示例性實(shí)施例不限于該結(jié)構(gòu)。將描述第一平面111連接至多條位線并且第一串選擇線ssl1a連接至兩個(gè)或多個(gè)單元串的示例。當(dāng)選擇電壓施加給第一串選擇線ssl1a作為串選擇信號時(shí)，可以同時(shí)選擇兩個(gè)或多個(gè)單元串。甚至在這種情況下，第一串選擇線ssl1a專有地僅連接至第一平面111，并且由第一串選擇線ssl1a選擇的兩個(gè)或多個(gè)單元串是第一平面111的所有單元串。

類似地，ssl選擇電路121將選擇電壓應(yīng)用于與包括在第二平面112內(nèi)的單元串srb相對應(yīng)的第二串選擇線ssl1b以選擇單元串srb。通過第二串選擇線ssl1b的控制，也可以選擇單元串srb而與其他單元串無關(guān)。

開關(guān)控制器122可以控制ssl選擇電路121，使得ssl選擇電路121獨(dú)立地選擇每個(gè)平面的串選擇線。例如，開關(guān)控制器122可以包括與每個(gè)平面相對應(yīng)的地址存儲單元。對應(yīng)于第一平面111的地址存儲單元存儲第一平面111的選擇的ssl地址。對應(yīng)于第二平面112的地址存儲單元存儲第二平面112的選擇的ssl地址。相同的ssl地址可以對應(yīng)于每個(gè)平面的相同位置處的串選擇線。例如，對應(yīng)于第一平面111的串選擇線ssl1a的ssl地址具有與對應(yīng)于第二平面112的串選擇線ssl1b的ssl地址相同的值。

根據(jù)上述配置，由于分別通過不同的ssl地址來選擇平面111和112中的每一個(gè)平面的單元串，所以對它們進(jìn)行選擇或不選擇而與包括在另一平面內(nèi)的單元串無關(guān)。例如，當(dāng)選擇第一平面111的第一串選擇線ssl1a時(shí)，可以在第二平面112中選擇第二串選擇線至第四串選擇線ssl2b、ssl3b、和ssl4b中的一條。

圖6示出了圖5中的單元串選擇線選擇電路121和開關(guān)控制器122的實(shí)施例。如圖所示，第一平面111和第二平面112可以通過多條串選擇線ssl而連接至ssl選擇電路121。

開關(guān)控制器122可以控制ssl選擇電路121，使得ssl選擇電路121獨(dú)立地控制每個(gè)平面的串選擇線。開關(guān)控制器122可以從接收的地址addr中提取ssl地址，并且將提取的ssl地址存儲在對應(yīng)于第一平面111的地址存儲單元122a以及對應(yīng)于第二平面112的地址存儲單元122b中。例如，開關(guān)控制器122可以包括第一地址存儲單元122a和第二地址存儲單元122b。第一地址存儲單元122a可以存儲ssl地址以在第一平面111中進(jìn)行選擇。第二地址存儲單元122b可以存儲ssl地址以在第二平面112中進(jìn)行選擇。將在第一平面111中選擇的ssl地址可以不同于在第二平面112中選擇的ssl地址。例如，在圖5中，當(dāng)選擇第一平面111的第一串選擇線ssl1a時(shí)，可以在第二平面112中選擇第二串選擇線至第四串選擇線ssl2b、ssl3b、和ssl4b中的一條。

ssl選擇電路121可以包括第一開關(guān)電路121a和第二開關(guān)電路和121b.例如第一開關(guān)電路121a可以根據(jù)存儲在第一地址選擇單元122a中的地址而選擇或不選擇第一平面111的串選擇線。第二開關(guān)電路121b可以根據(jù)存儲在第二地址選擇單元122b中的地址而選擇或不選擇第二平面112的串選擇線。

因此，可以在第一平面111和第二平面112中的每個(gè)平面內(nèi)獨(dú)立地選擇串選擇線。非易失性存儲裝置100可以管理每個(gè)平面內(nèi)的串選擇線的錯(cuò)誤。非易失性存儲裝置100可以僅改變其中當(dāng)多個(gè)平面同時(shí)工作時(shí)而出現(xiàn)錯(cuò)誤的平面的ssl地址，從而減少了性能劣化。

圖7示出了圖5中的串選擇線選擇電路121和開關(guān)控制器122的另一實(shí)施例。如圖所示，第一平面111和第二平面112可以通過多條串選擇線ssl而連接至ssl選擇電路121。開關(guān)控制器122可以構(gòu)建多個(gè)階段以相繼改變和選擇對應(yīng)平面的串選擇線。

開關(guān)控制器122可以控制ssl選擇電路121，使得ssl選擇電路121獨(dú)立地選擇每個(gè)平面的串選擇線。開關(guān)控制器122可以包括含有多個(gè)階段的地址存儲單元。例如，開關(guān)控制器122可以包括第一階段sg1和第二階段sg2。第一階段sg1可以包括地址存儲單元122_a1和122_b1。地址存儲單元122_a1和122_b1可以包括ssl地址，以接下來在第一平面111和第二平面112中進(jìn)行選擇。第二階段sg2可以包括地址存儲單元122_a2和122_b2。地址存儲單元可以存儲ssl地址以同時(shí)在第一平面111和第二平面112中進(jìn)行選擇。將在第一平面111中選擇的ssl地址可以不同于將在第二平面112中選擇的ssl地址。例如在圖5中，當(dāng)選擇第一平面111的第一串選擇線ssl1a時(shí)，可以在第二平面112中選擇第二串選擇線ssl2b、第三串選擇線ssl3b和第四串選擇線ssl4b之一。

ssl選擇電路121可以包括第一開關(guān)電路121a和第二開關(guān)電路121b。ssl選擇電路121可以根據(jù)存儲在第二階段sg2中的地址而選擇或不選擇串選擇線。例如，第一開關(guān)121a可以根據(jù)存儲在地址選單元122_a2中的地址而選擇或不選擇第一平面111的串選擇線。第二開關(guān)電路121b可以根據(jù)存儲在地址選擇單元122_b2中的地址而選擇或不選擇第二平面112的串選擇線。

因此，第一平面111和第二平面112中的每個(gè)平面都可以獨(dú)立地選擇串選擇線。非易失性存儲裝置100可以管理每個(gè)平面中的串選擇線的錯(cuò)誤。非易失性存儲裝置100可以僅改變其中當(dāng)多個(gè)平面同時(shí)工作時(shí)而出現(xiàn)錯(cuò)誤的平面的ssl地址，從而減少了性能劣化。

圖8示出了在圖5中的串選擇線選擇電路121和開關(guān)控制器122的另一實(shí)施例。如圖所示，第一平面111、第二平面112、第三平面113和第四平面114可以通過多條選擇線ssl而連接至ssl選擇電路121。在圖8中，非易失性存儲裝置100可以將多個(gè)平面劃分為多組并且根據(jù)每組而獨(dú)立地控制串選擇線。

開關(guān)控制器122可以存儲來自接收到的地址addr的至少兩個(gè)ssl地址。例如，開關(guān)控制器122可以包括第一地址存儲單元122a和第二地址存儲單元122b。第一地址存儲單元122a可以存儲ssl地址以在第一平面111和第二平面112內(nèi)進(jìn)行選擇。第二地址存儲單元122b可以存儲ssl地址，以在第三平面113和第四平面114內(nèi)進(jìn)行選擇。將在第一平面111和第二平面112內(nèi)進(jìn)行選擇的ssl地址可以不同于在將第三平面113和第四平面114內(nèi)進(jìn)行選擇的ssl地址。例如，當(dāng)在第一平面111和第二平面112中選擇每個(gè)平面中的第一位置的串選擇線時(shí)，可以在第三平面113和第四平面114中選擇與每個(gè)平面的第一位置不同的位置的串選擇線。

ssl選擇電路121可以包括第一開關(guān)電路121a、第二開關(guān)電路121b、第三開關(guān)電路121c和第四開關(guān)電路121d。例如，第一開關(guān)電路121a可以根據(jù)存儲在第一地址選擇單元122a中的ssl地址而選擇或不選擇第一平面111的串選擇線。第二開關(guān)電路121b可以根據(jù)存儲在第一地址選擇單元122a中的ssl地址而選擇或不選擇選擇第二平面112的串選擇線。第三開關(guān)電路121c可以根據(jù)存儲在第二地址選擇單元122b中的ssl地址而選擇或不選擇選擇第三平面113的串選擇線。第四開關(guān)電路121d可以根據(jù)存儲在第二地址選擇單元122b中的ssl地址而選擇或不選擇選擇第四平面114的串選擇線。

因此，包括第一平面111和第二平面112的第一組和包括第三平面113和第四平面114的第二組可以適用于根據(jù)每個(gè)組而獨(dú)立地選擇串選擇線。非易失性存儲裝置100可以根據(jù)每個(gè)組而管理串選擇線的錯(cuò)誤。非易失性存儲裝置100可以僅改變當(dāng)多個(gè)平面同時(shí)操作時(shí)而出現(xiàn)錯(cuò)誤的組的ssl地址，從而減少了性能劣化。

圖9示出了圖5中的串選擇線選擇電路121和開關(guān)控制器122的另一實(shí)施例。如圖所示，第一平面111、第二平面112和第三平面113可以通過多條串選擇線ssl而連接至ssl選擇電路121。在圖9中，非易失性存儲裝置100可以將多個(gè)平面劃分為多組，并且根據(jù)每個(gè)組而獨(dú)立地控制串選擇線。對應(yīng)的組可以包括不同數(shù)量的平面。

開關(guān)控制器122可以存儲來自接收到的地址addr的至少兩個(gè)ssl地址。例如，開關(guān)控制器122可以包括第一地址存儲單元122a和第二地址存儲單元122b。第一地址存儲單元122a可以存儲ssl地址以在第一平面111和第二平面112中進(jìn)行選擇。第二地址存儲單元122b可以存儲ssl地址以在第三平面113中進(jìn)行選擇。將在第一平面111和第二平面112中進(jìn)行選擇的ssl地址可以不同于將在第三平面中進(jìn)行選擇的ssl地址。例如，當(dāng)在第一平面111和第二平面112中選擇每個(gè)平面的第一位置的串選擇線時(shí)，可以在第三平面113中選擇與第一位置不同的位置的串選擇線。

ssl選擇電路121可以包括第一開關(guān)電路121a、第二開關(guān)電路121b和第三開關(guān)電路121c。例如，第一開關(guān)電路121a可以根據(jù)存儲在第一地址選擇單元122a中的ssl地址而選擇或不選擇第一平面111的串選擇線。第二開關(guān)電路121b可以根據(jù)存儲在第一地址選擇單元122a中的ssl地址而選擇或不選擇第二平面112的串選擇線。第三開關(guān)電路121c可以根據(jù)存儲在第二地址選擇單元122b中的ssl地址而選擇或不選擇第三平面113的串選擇線。

因此，包括第一平面111和第二平面112的第一組和包括第三平面113的第二組可以適用于根據(jù)每個(gè)組而獨(dú)立地選擇串選擇線。非易失性存儲裝置100可以根據(jù)每個(gè)組而管理串選擇線的錯(cuò)誤。非易失性存儲裝置100可以僅改變當(dāng)多個(gè)平面同時(shí)工作時(shí)而出現(xiàn)錯(cuò)誤的組的ssl地址，從而減少了性能劣化。

圖10是根據(jù)本公開的示例性實(shí)施例的ssd1000的框圖。如圖所示，ssd1000可以包括多個(gè)非易失性存儲裝置1100和ssd控制器1200。

非易失性存儲裝置1100可以實(shí)施為選擇性地接收外部高壓vpp。如參照圖1至圖9所述的，非易失性存儲裝置1100中的每個(gè)都可以獨(dú)立地選擇或不選擇每個(gè)平面內(nèi)的串選擇線。因此，非易失性存儲裝置1100可以管理每個(gè)平面中的操作錯(cuò)誤。

ssd控制器1200通過多個(gè)信道ch1至chi(i為大于或等于2的整數(shù))而連接至非易失性存儲裝置1100。ssd控制器1200包括至少一個(gè)處理器1210、緩沖存儲器1220、錯(cuò)誤校準(zhǔn)電路(ecc)1230、主機(jī)接口1240和非易失性存儲接口1250。

緩沖存儲器1220可以臨時(shí)存儲所需要的數(shù)據(jù)以驅(qū)動sdd控制器1200。緩沖存儲器1220可以包括均存儲數(shù)據(jù)或命令的多條存儲線。

ecc1230可以在寫操作期間，計(jì)算數(shù)據(jù)的糾錯(cuò)碼值以被編程、在讀操作期間使用糾錯(cuò)碼值校準(zhǔn)讀數(shù)據(jù)的錯(cuò)誤、并且在數(shù)據(jù)恢復(fù)操作期間校正從非易失性存儲裝置1100恢復(fù)的數(shù)據(jù)錯(cuò)誤。盡管在圖10中未示出，但是可以進(jìn)一步包括代碼存儲器以存儲所需要的代碼數(shù)據(jù)，從而驅(qū)動ssd控制器1200?？梢酝ㄟ^非易失性存儲裝置實(shí)施代碼存儲器。

主機(jī)接口1240為外部裝置提供接口。主機(jī)接口1240可以是nand接口。非易失性存儲接口1250為非易失性存儲裝置1100提供接口。

本公開的示例性實(shí)施例可以應(yīng)用于嵌入式多媒體卡(emmc)(例如，movinand或inand)。

圖11是根據(jù)本公開的示例性實(shí)施例的emmc2000的框圖。如圖所示，emmc2000可以包括至少一個(gè)nand閃速存儲裝置2100和控制器2200。

nand閃速存儲裝置2100可以是單數(shù)據(jù)速率(sdr)或雙數(shù)據(jù)速率(ddr)nand閃速存儲器。可選地，nand閃速存儲裝置2100可以為垂直nand(vnand)閃速存儲裝置。如圖1至圖9所述的，多個(gè)nand閃速存儲裝置2100中的每個(gè)可以獨(dú)立地選擇或不選擇每個(gè)平面中的串選擇線。因此，nand閃速存儲裝置2100可以管理每個(gè)平面中的操作錯(cuò)誤。

控制器2200通過多個(gè)信道連接至nand閃速存儲裝置2100。控制器2200可以包括至少一個(gè)控制器芯2210、主機(jī)接口2240和nand接口2250。至少一個(gè)控制器芯2210可以控制emmc2000的整體操作。主機(jī)接口2240被配置為執(zhí)行控制器2210和主機(jī)之間的接口連接。nand接口2250被配置為執(zhí)行nand閃速存儲裝置2100和主機(jī)之間的接口連接。nand接口2250被配置為執(zhí)行nand閃速存儲裝置2100和控制器2200之間的接口連接。在一些示例性實(shí)施例中，主機(jī)接口2240可以是并行接口(例如，mmc接口)。在另一些示例性實(shí)施例中，主機(jī)接口2240可以是串行接口(例如，uhs-ii、ufs等)。

emmc2000從主機(jī)接收電源電壓vcc和vccq。第一電源電壓vcc(例如，大約3.3伏)提供給nand閃速存儲裝置2100和nand接口2250，并且第二電源電壓vccq(例如，大約1.8伏/3.3伏)提供給控制器2200。在示例性實(shí)施例中，emmc2000可以選擇性地被提供外部高電壓vpp。

本公開的示例性實(shí)施例可以應(yīng)用于通用閃存(ufs)裝置。

圖12是根據(jù)本公開的示例性實(shí)施例的ufs系統(tǒng)3000的框圖。如圖所示，ufs系統(tǒng)3000可以包括ufs主機(jī)3100和ufs裝置3200。

ufs主機(jī)3100可以包括應(yīng)用3110、裝置驅(qū)動器3120、主機(jī)控制器3130和緩沖ram3140。主機(jī)控制器3130可以包括命令隊(duì)列3131、主機(jī)dma3132和電源管理器3133。在主機(jī)控制器3130中，命令隊(duì)列3131、主機(jī)dma3132和電源管理器3133可以通過算法、軟件或固件工作。

在ufs主機(jī)3100的應(yīng)用3110和裝置驅(qū)動器3120中生成的命令(例如，寫命令)可以輸入至主機(jī)控制器3130的命令隊(duì)列3131。命令隊(duì)列3131可以順序存儲命令以提供給ufs裝置3200。存儲在命令隊(duì)列3131中的命令可以提供給主機(jī)dma3132。主機(jī)dma3132可以通過主機(jī)接口3101將命令傳送給ufs裝置3200。

繼續(xù)參照圖12，ufs裝置3200可以包括閃速存儲器3210、裝置控制器3230和緩沖器ram3240。裝置控制器3230可以包括中央處理單元(cpu)3231、命令管理器(cmd管理器)3232、閃速dma3233、安全管理器3234、緩沖管理器3235、閃速轉(zhuǎn)換層(ftl)3236和閃速管理器3237。在裝置控制器3230中，命令管理器3232、安全管理器3234、緩沖管理器3235、閃速轉(zhuǎn)換層3236、和閃速管理器3237可以通過算法、軟件或固件工作。

如參照圖1至圖9所述的，閃速存儲器3210可以獨(dú)立地選擇或不選擇每個(gè)平面中的串選擇線。因此，閃速存儲器3210可以管理每個(gè)平面中的操作錯(cuò)誤。

從ufs主機(jī)3100輸入至ufs3200的命令可以通過裝置接口3201提供給命令管理器3232。命令管理器3232可以解釋從ufs主機(jī)3100所提供的命令，并且使用安全管理器3234對輸入命令進(jìn)行認(rèn)證。命令管理器3232可以分配緩沖ram3240以通過緩沖管理器3235接收數(shù)據(jù)。當(dāng)完成數(shù)據(jù)轉(zhuǎn)移準(zhǔn)備就緒時(shí)，命令管理器3232將alredy_to_transferupiu(rttupiu)轉(zhuǎn)移至主機(jī)3100。

ufs主機(jī)3100可以響應(yīng)于rttupiu而將數(shù)據(jù)轉(zhuǎn)移至ufs裝置3200。數(shù)據(jù)可以通過主機(jī)接口3101轉(zhuǎn)移至ufs裝置3200。ufs裝置3200可以通過緩沖管理器3235將接收的數(shù)據(jù)存儲在緩沖ram3240中。存儲在緩沖ram3240中的數(shù)據(jù)可以通過閃速dma3233提供給閃速管理器3237。閃速管理器3237可以參照閃速轉(zhuǎn)換層3236的地址映射信息而將數(shù)據(jù)存儲在閃速存儲器3210的選擇的地址中。

當(dāng)完成命令和編程所需要的數(shù)據(jù)轉(zhuǎn)移時(shí)，ufs裝置3200通過接口將指示命令完成的響應(yīng)信號提供給ufs主機(jī)3100的裝置驅(qū)動器3120。ufs主機(jī)3100可以通知裝置驅(qū)動器3120和應(yīng)用3110命令的完成并且完成命令的操作。

本公開的示例性實(shí)施例可以應(yīng)用于移動裝置。

圖13是根據(jù)本公開的示例性實(shí)施例的移動裝置4000的框圖。如圖所示，移動裝置4000可以包括應(yīng)用處理器4100、通信模塊4200、顯示/觸摸模塊4300、存儲裝置4400、和移動緩沖ram4500。

應(yīng)用處理器4100控制移動裝置4000的整體操作。通信模塊4200可以配置為與外部裝置進(jìn)行無線/有線通信。顯示/觸摸模塊4300可以被配置為顯示通過應(yīng)用處理器4100所處理的數(shù)據(jù)或者通過觸摸面板接收數(shù)據(jù)。存儲裝置4400可以配置為存儲用戶數(shù)據(jù)。存儲裝置4400可以是emmc、ssd或者ufs裝置。移動緩沖ram4500可以配置為臨時(shí)存儲移動裝置4000的處理操作所需要的數(shù)據(jù)。

如參照圖1至圖9所述的，存儲裝置4400可以獨(dú)立地選擇或不選擇每個(gè)平面中的串選擇線。因此，存儲裝置4400可以管理每個(gè)平面中的操作錯(cuò)誤。

根據(jù)本公開的示例性實(shí)施例的存儲系統(tǒng)或存儲裝置可以使用各種封裝進(jìn)行封裝，例如，疊層封裝(pop)、球柵陣列(bga)、芯片級封裝(csp)、塑料有引線芯片載體(plcc)、塑料雙列封裝(pdip)、疊片封裝管芯(dieinwafflepack)、晶圓式管芯、板上芯片(cob)、陶瓷雙列直插式封裝(cerdip)、塑料標(biāo)準(zhǔn)方形扁平封裝(mqfp)、薄方形扁平封轉(zhuǎn)(tqfp)、小外形(soic)、收縮型小外形封裝(ssop)、薄小外形(tsop)、系統(tǒng)級封裝(sip)、多芯片封裝(mcp)、晶圓級制造封裝(wfp)、晶圓級處理堆疊封裝(wsp)等。

如上所述，提供了一種具有多平面結(jié)構(gòu)的非易失性存儲裝置，其中，將平面的串選擇線地址存儲在不同的地址存儲單元中，以獨(dú)立地選擇多個(gè)平面的每個(gè)平面中的單元串。

盡管已經(jīng)描述了本發(fā)明的概念的具體實(shí)施例，但是應(yīng)當(dāng)理解，本領(lǐng)域技術(shù)人員可以設(shè)計(jì)出多種其他修改、改變、變化和替換。而且，應(yīng)該理解，本發(fā)明的概念覆蓋了基于上述實(shí)施例可以容易地修改和實(shí)現(xiàn)的各種技術(shù)。