一種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路的制作方法
【專利摘要】本發(fā)明提供一種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，由復(fù)制字線負(fù)載、復(fù)制位線負(fù)載、復(fù)制位線選擇器與復(fù)制寫驅(qū)動器、寫復(fù)制單元、狀態(tài)機(jī)、行譯碼器、存儲陣列、控制電路與預(yù)譯碼器，位線選擇器與靈敏放大器及輸入/輸出電路組成。復(fù)制字線負(fù)載模擬正常寫操作時字線上的負(fù)載，復(fù)制位線負(fù)載模擬正常寫操作時的位線上的負(fù)載，復(fù)制位線選擇器與復(fù)制寫驅(qū)動器模擬正常寫操作時的位線選擇器與寫驅(qū)動器，寫復(fù)制單元模擬正常寫操作時被改寫的存儲單元，狀態(tài)機(jī)為正常寫操作提供開始與結(jié)束之間的狀態(tài)轉(zhuǎn)換。該電路通過模擬正常寫“0”操作，為靜態(tài)隨機(jī)存儲器在不同工藝電壓溫度下的寫操作提供精確的自定時。與現(xiàn)有技術(shù)相比寫操作時的字線脈沖寬度下降20%。
【專利說明】—種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明涉及靜態(tài)隨機(jī)存儲器設(shè)計領(lǐng)域，特別涉及一種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路。
【【背景技術(shù)】】
[0002]靜態(tài)隨機(jī)存儲器作為集成電路中的重要的存儲元件，由于其高性能，高可靠性，低功耗等優(yōu)點被廣泛的應(yīng)用于高性能計算器系統(tǒng)(CPU)，片上系統(tǒng)(S0C)，手持設(shè)備等計算領(lǐng)域。
[0003]隨著工藝技術(shù)的不斷演進(jìn)，半導(dǎo)體器件尺寸的不斷縮小，本地和全局的工藝偏差，對集成電路的性能，可靠性造成的影響越來越大。為了克服這種影響，一些對工藝電壓溫度(PVT)不敏感的片上自適應(yīng)技術(shù)近年來得到了廣泛的研究與應(yīng)用。通過在片上增加復(fù)制電路，來跟蹤PVT環(huán)境變化對整個芯片性能，可靠性的影響，并反饋給控制系統(tǒng)，調(diào)整電路中某些關(guān)鍵參數(shù)，使芯片工作在當(dāng)前PVT環(huán)境下所能達(dá)到的性能和可靠性最佳的狀態(tài)。
[0004]讀復(fù)制電路就是這樣一種應(yīng)用于靜態(tài)隨機(jī)存儲器中，用來跟蹤不同PVT環(huán)境下，靜態(tài)隨機(jī)存儲器讀操作時的字線脈沖寬度，以提供足夠的位線放電時間，確保位線上的電壓差，可以被靈敏放大器可靠，快速的放大的一種技術(shù)。對于靜態(tài)隨機(jī)存儲器，讀訪問通常比寫訪問需要更多的時間。因此，在傳統(tǒng)的靜態(tài)隨機(jī)存儲器設(shè)計中，讀復(fù)制電路也被用來產(chǎn)生寫操作所需要的字線脈沖寬度。對于那些讀訪問時間更為關(guān)鍵的應(yīng)用，這樣的設(shè)計是合理的。然而對于那些寫訪問時間同樣關(guān)鍵或者更為關(guān)鍵的應(yīng)用，這樣的設(shè)計顯然意味著過度設(shè)計(over-design),不能達(dá)到整個系統(tǒng)的性能最佳。
[0005]因此，設(shè)計能夠精`確跟蹤不同PVT環(huán)境下靜態(tài)隨機(jī)存儲器可靠快速完成寫訪問所需要的字線脈沖寬度的寫復(fù)制電路，是非常有意義的。
【
【發(fā)明內(nèi)容】
】
[0006]本發(fā)明的目的在于提出一種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，該電路通過模擬正常寫操作時對存儲單元的寫“O”操作，為靜態(tài)隨機(jī)存儲器在不同工藝電壓溫度下的寫操作提供精確的自定時。
[0007]為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0008]一種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，包括復(fù)制字線負(fù)載、復(fù)制位線負(fù)載、復(fù)制位線選擇器與復(fù)制寫驅(qū)動器、寫復(fù)制單元、狀態(tài)機(jī)、行譯碼器、存儲陣列、控制電路與預(yù)譯碼器，位線選擇器與靈敏放大器及輸入輸出電路；
[0009]復(fù)制字線負(fù)載通過復(fù)制字線連接狀態(tài)機(jī)、寫復(fù)制單元和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器；
[0010]復(fù)制位線負(fù)載通過復(fù)制位線連接寫復(fù)制單元，和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器；
[0011]寫復(fù)制單元通過寫完成標(biāo)志信號線連接狀態(tài)機(jī)；[0012]狀態(tài)機(jī)通過字線使能連接行譯碼器，狀態(tài)機(jī)還通過本地時鐘連接控制電路與預(yù)譯碼器；
[0013]行譯碼器通過多條字線連接存儲陣列和復(fù)制位線負(fù)載；
[0014]存儲陣列還通過多條位線連接復(fù)制字線負(fù)載，位線選擇器與靈敏放大器及輸入輸出電路。
[0015]本發(fā)明進(jìn)一步的改進(jìn)在于:所述復(fù)制位線選擇器與復(fù)制寫驅(qū)動器，模擬正常寫操作時的位線選擇器與寫驅(qū)動器。
[0016]本發(fā)明進(jìn)一步的改進(jìn)在于:所述寫復(fù)制單元，模擬正常寫操作時被改寫的存儲單
J Li ο
[0017]本發(fā)明進(jìn)一步的改進(jìn)在于:所述狀態(tài)機(jī)，為正常寫操作開始與結(jié)束之間提供狀態(tài)轉(zhuǎn)換。
[0018]本發(fā)明進(jìn)一步的改進(jìn)在于:在寫操作開始時，復(fù)制位線被復(fù)制位線選擇器與復(fù)制寫驅(qū)動器預(yù)沖至預(yù)充電電平VDD ;根據(jù)輸入的地址，寫使能和時鐘，由控制電路與預(yù)譯碼器產(chǎn)生本地時鐘；在本地時鐘的上升沿，狀態(tài)機(jī)置位，復(fù)制字線及字線使能有效；復(fù)制字線沿復(fù)制字線負(fù)載，連接到寫復(fù)制單元和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器；復(fù)制位線選擇器與復(fù)制寫驅(qū)動器將復(fù)制位線放電至低電平；復(fù)制位線將預(yù)先存儲在寫復(fù)制單元中的“ I ”值改寫為“O”;寫完成標(biāo)志信號有效，反饋給狀態(tài)機(jī)，將狀態(tài)機(jī)復(fù)位，復(fù)制字線與字線使能信號無效；字線使能信號的脈沖寬度等于復(fù)制字線的脈沖寬度，行譯碼器根據(jù)字線使能信號對電平字線信號進(jìn)行截取，產(chǎn)生正常寫操作時所需要的脈沖字線信號；其中復(fù)制復(fù)制位線負(fù)載用來模擬正常陣列中連接到位線上的負(fù)載，復(fù)制字線負(fù)載用來模擬正常陣列中連接到字線上的負(fù)載；當(dāng)復(fù)制字線無效時，寫復(fù)制單元中的值將被復(fù)位為“1”，同時復(fù)制位線也將被預(yù)沖至預(yù)沖電電平VDD。
[0019]本發(fā)明進(jìn)一步的改進(jìn)在于:寫復(fù)制單元由NMOS傳輸門，復(fù)位PMOS晶體管及反相器組成；復(fù)位PMOS晶體管的柵端連接VSS ；NM0S傳輸門的柵極連接復(fù)制字線，源極連接復(fù)制位線，漏極連接存儲節(jié)點；復(fù)位PMOS晶體管的源極接VDD，柵極連接VSS，漏極接存儲節(jié)點和反相器的輸入端，反相器的輸出端連接寫完成標(biāo)志信號線。
[0020]本發(fā)明進(jìn)一步的改進(jìn)在于:復(fù)制位線選擇器與復(fù)制寫驅(qū)動器包括復(fù)制預(yù)充電PMOS管、復(fù)制位線選擇器NMOS管和復(fù)制寫驅(qū)動器NMOS管；復(fù)制寫驅(qū)動器NMOS管的柵端接VDD,源端接VSS，漏極接復(fù)制寫位線；復(fù)制字線連接復(fù)制位線選擇器NMOS管的柵極，復(fù)制預(yù)充電PMOS管的源極連接VDD，復(fù)制預(yù)充電PMOS管的柵極連接復(fù)制位線和復(fù)制位線選擇器NMOS管的漏極，復(fù)制位線選擇器NMOS管的源極連接復(fù)制字線。
[0021]本發(fā)明進(jìn)一步的改進(jìn)在于:狀態(tài)機(jī)由反相器、第一或非門、第二或非門與門和緩沖器組成；本地時鐘連接反相器的輸入端，反相器的輸入端連接第一或非門的一個輸入端，第一或非門的輸出端連接到第二或非門的一個輸入端，第二或非門的另一個輸入端連接寫完成標(biāo)志信號線，第二或非門的輸出端連接或非門的一個輸入端和與門的一個輸入端，與門的另一個輸入端連接本地時鐘；與門的輸出端連接緩沖器的輸入端和復(fù)制字線，緩沖器的輸出端連接字線使能信號。
[0022]相對于現(xiàn)有技術(shù)，本發(fā)明具有以下優(yōu)點:該電路通過模擬正常寫操作時對存儲單元的寫“O”操作，為靜態(tài)隨機(jī)存儲器在不同工藝電壓溫度下的寫操作提供精確的自定時。與傳統(tǒng)的使用讀復(fù)制電路作為自定時控制的設(shè)計相比，本設(shè)計寫操作時的字線脈沖寬度下降20%。
【【專利附圖】

【附圖說明】】
[0023]圖1為靜態(tài)隨機(jī)存儲器的一個典型數(shù)據(jù)通路示意圖。
[0024]圖2為根據(jù)本發(fā)明實施的一個靜態(tài)隨機(jī)存儲器示意圖。
[0025]圖3為寫復(fù)制單元電路設(shè)計原理圖。
[0026]圖4為復(fù)制位線選擇器與復(fù)制寫驅(qū)動器電路設(shè)計原理圖。
[0027]圖5為狀態(tài)機(jī)電路設(shè)計原理圖。
【【具體實施方式】】
[0028]下面結(jié)合附圖對本發(fā)明的實施方式做進(jìn)一步描述。
[0029]請參閱圖1所示，圖1為靜態(tài)隨機(jī)存儲器的一個典型數(shù)據(jù)通路實例。該典型數(shù)據(jù)通路包括預(yù)充電電路，存儲單元，位線選擇器，靈敏放大器和寫驅(qū)動器。
[0030]預(yù)充電電路由P MOS晶體管12，13，15構(gòu)成。存儲單元由一對交叉耦合的反相器16、17以及與存儲節(jié)點22，23分別相連的NMOS傳輸管19，20構(gòu)成。位線選擇器由一對NMOS晶體管24，27和一對PMOS晶體管25，26構(gòu)成。靈敏放大器如圖1中靈敏放大器36。寫驅(qū)動器由反相器38和一對三態(tài)反相器35，37構(gòu)成。
[0031]在靜態(tài)存儲器的保持模式時，存儲單元的字線14無效(高電平有效)，位線18與位線反21保持在預(yù)沖電電平VDD。由于此時NMOS傳輸管19，20關(guān)閉，首尾相連的反相器16，17形成正反饋，存儲在存儲節(jié)點22，23的數(shù)據(jù)保持穩(wěn)定。
[0032]在靜態(tài)隨機(jī)存儲器的讀操作時，位線18和位線反21被預(yù)先沖電到預(yù)充電電平VDD，預(yù)充電信號11無效(低電平有效)。字線14打開，位線18和位線反21根據(jù)存儲節(jié)點22，23的值放電。存儲單元中存儲“O”的一端會對相應(yīng)的位線放電，使該側(cè)的位線電平低于預(yù)充電電平VDD，于是在兩條位線18，21之間建立起了電壓差。讀位線選擇信號28有效，位線選擇器中PMOS晶體管25，26打開，將位線18和位線反21上的電壓分別傳遞給靈敏放大器36的輸入，讀位線30與讀位線反33。當(dāng)讀位線30與讀位線反33上的電壓差達(dá)到靈敏放大器36的可檢測敏感電壓差A(yù)V時，靈敏放大器使能信號39有效(高電平有效)，靈敏放大器工作，將讀位線30與讀線反33的小信號電壓差放大到全擺幅信號，輸出到輸出數(shù)據(jù)端41。
[0033]在靜態(tài)隨機(jī)存儲器的寫操作時，位線18和位線反21被預(yù)先沖電到預(yù)充電電平VDD,預(yù)充電信號11無效。寫使能34有效(高電平有效)，輸入數(shù)據(jù)40通過反向器38與三態(tài)反相器35，37將數(shù)據(jù)和數(shù)據(jù)的反分別傳輸?shù)綄懳痪€31與寫位線反32上。寫位線選擇信號29有效，位線選擇器中NMOS晶體管24，27打開，將寫位線31與寫位線反32分別與位線18與21相連。寫位線31與寫位線反32中為低電平的一端將與之相連的位線由預(yù)充電電平VDD放電至低電平。字線14有效，NMOS傳輸管19，20打開，將存儲節(jié)點22，23分別與位線18，位線反21相連。如果存儲節(jié)點22，23的電平分別與位線18和位線反21的電平相同，則存儲節(jié)點22，23的電平不改變。反之，位線18和位線反21將改寫存儲節(jié)點22，23的電平。[0034]請參閱圖2所示，圖2為根據(jù)本發(fā)明實施的一個靜態(tài)隨機(jī)存儲器實例。該靜態(tài)隨機(jī)存儲器包括復(fù)制字線負(fù)載105、復(fù)制位線負(fù)載103、復(fù)制位線選擇器與復(fù)制寫驅(qū)動器108、寫復(fù)制單元106、狀態(tài)機(jī)109、行譯碼器101、存儲陣列102、控制電路與預(yù)譯碼器104，位線選擇器與靈敏放大器及輸入/輸出電路107組成。
[0035]在寫操作開始時，復(fù)制位線132被復(fù)制位線選擇器與復(fù)制寫驅(qū)動器108預(yù)沖至預(yù)充電電平VDD。根據(jù)輸入的地址，寫使能和時鐘110，由控制電路與預(yù)譯碼器104產(chǎn)生本地時鐘144。在本地時鐘144的上升沿，狀態(tài)機(jī)109置位，復(fù)制字線134及字線使能158有效(高電平有效)。復(fù)制字線134沿復(fù)制字線負(fù)載105，連接到寫復(fù)制單元106和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器108。復(fù)制位線選擇器與復(fù)制寫驅(qū)動器108將復(fù)制位線132放電至低電平。復(fù)制位線132將預(yù)先存儲在寫復(fù)制單元106中的“I”值改寫為“O”。寫完成標(biāo)志信號136有效(高電平有效)，反饋給狀態(tài)機(jī)109，將狀態(tài)機(jī)109復(fù)位，復(fù)制字線134與字線使能信號158無效。字線使能信號158的脈沖寬度即復(fù)制字線134的脈沖寬度，即是由寫復(fù)制單元106根據(jù)當(dāng)前電路的工藝電壓溫度所產(chǎn)生的正常寫操作時字線122能夠可靠，快速完成對存儲單元寫訪問所需要的脈沖寬度。行譯碼器101根據(jù)字線使能信號158對電平字線信號進(jìn)行截取，產(chǎn)生正常寫操作時所需要的脈沖字線信號122。其中復(fù)制復(fù)制位線負(fù)載103用來模擬正常陣列中連接到位線上的負(fù)載，復(fù)制字線負(fù)載105用來模擬正常陣列中連接到字線上的負(fù)載。當(dāng)復(fù)制字線134無效時，寫復(fù)制單元106中的值將被復(fù)位為“1”，同時復(fù)制位線132也將被預(yù)沖至預(yù)沖電電平VDD。
[0036]請參閱圖3所示，圖3為寫復(fù)制單元106的電路設(shè)計原理圖。該寫復(fù)制單元106由NMOS傳輸門131，復(fù)位PMOS晶體管135及反相器137組成。由于復(fù)位PMOS晶體管135的柵端接在VSS上，PMOS管135始終導(dǎo)通。NMOS傳輸門131的柵極連接復(fù)制字線134，源極連接復(fù)制位線132，漏極連接存儲節(jié)點133 ;復(fù)位PMOS晶體管135的源極接VDD，柵極連接VSS，漏極接存儲節(jié)點133和反相器137的輸入端，反相器137的輸出端連接寫完成標(biāo)志信號線136。
[0037]在保持模式時，復(fù)制字線134無效(高電平有效)，NMOS傳輸管131關(guān)斷。由于復(fù)位PMOS管135的源端接在VDD上，穩(wěn)定的“I”值存儲在存儲節(jié)點133上。寫完成標(biāo)志信號136為存存儲節(jié)點133的反相，此時無效。
[0038]在寫操作時，復(fù)制字線134有效(高電平有效)，NMOS傳輸管131打開。復(fù)制位線132被圖2中所示復(fù)制位線選擇器與復(fù)制寫驅(qū)動器108放電至低電平。NMOS傳輸管131將復(fù)制位線132上的“O”值寫入存儲節(jié)點133中，寫完成標(biāo)志信號136有效。
[0039]由于復(fù)位PMOS管135始終是打開的，在寫“O”的操作時會發(fā)生競爭。解決方法是將復(fù)位PMOS管135的尺寸取與正常存儲單元中反相器(如圖1中反相器16，17)的上拉PMOS管的尺寸相同，NMOS傳輸管131的尺寸大于正常存儲單元中傳輸管(如圖1中NMOS傳輸管19，20)的尺寸，以確保正確的寫“O”操作；反相器137的中下拉NMOS的尺寸大于正常存儲單元中反相器(如圖1中反相器16，17)中下拉NMOS管的尺寸，以滿足反相器137的負(fù)載要求。
[0040]請參閱圖4，圖4為復(fù)制位線選擇器與復(fù)制寫驅(qū)動器108的電路設(shè)計原理圖。該電路包括復(fù)制預(yù)充電PMOS管141(模擬圖1中預(yù)沖電電路中PMOS管12，13)，復(fù)制位線選擇器NMOS管142 (模擬圖1中寫位線選擇器中NMOS管24，27)和復(fù)制寫驅(qū)動器NMOS管144 (模擬圖1中寫驅(qū)動器中反相器35，37)。復(fù)制寫驅(qū)動器NMOS管144的柵端接VDD，源端接VSS，漏極接復(fù)制寫位線143，因此復(fù)制寫驅(qū)動器NMOS管144始終打開，且復(fù)制寫位線143始終為低電平。復(fù)制字線134連接NMOS管142的柵極，PMOS管141的源極連接VDD，PMOS管141的柵極連接復(fù)制位線132和NMOS管142的漏極，NMOS管142的源極連接復(fù)制字線134。
[0041]在保持模式時，復(fù)制字線134無效(高電平有效)，復(fù)制位線選擇器NMOS管142關(guān)閉，預(yù)充電PMOS管141打開。復(fù)制位線132被預(yù)沖至預(yù)充電電平VDD。
[0042]在寫操作時，復(fù)制字線134有效(高電平有效)，預(yù)充電PMOS管141關(guān)閉，復(fù)制位線選擇器NMOS管142打開，寫復(fù)制位線143將復(fù)制位線132放電至低電平。
[0043]請參閱圖5，圖5為狀態(tài)機(jī)109電路設(shè)計原理圖。該狀態(tài)機(jī)由反相器151，或非門152、153，與門156，緩沖器157組成。其中本地時鐘144連接反相器151的輸入端，反相器151的輸入端連接或非門152的一個輸入端，或非門152的輸出154連接到或非門153的一個輸入端，或非門153的另一個輸入端連接寫完成標(biāo)志信號136,或非門153的輸出155連接到了或非門154的一個輸入端和與門156的一個輸入端，與門156的另一個輸入端連接本地時鐘144，如此連接的兩個或非門構(gòu)成了一個簡單RS-觸發(fā)器。與門156的輸出端連接緩沖器157的輸入端和復(fù)制字線134，緩沖器157的輸出端連接字線使能信號158。
[0044]在保持模式時，本地時鐘144為低電平，寫完成標(biāo)志信號136為低電平。RS-觸發(fā)器的輸出155為高電平，RS-觸發(fā)器處于置位狀態(tài)。由于本地時鐘144為低電平，RS-觸發(fā)器的輸出155與本地時鐘經(jīng)過與門156相與后，復(fù)制字線134為低電平，字線使能信號158為低電平。
[0045]在寫操作時，本地時鐘144為高電平，RS-觸發(fā)器處于置位狀態(tài)。由于本地時鐘144為高電平，RS-觸發(fā)器的輸出155與本地時鐘經(jīng)過與門156相與后，復(fù)制字線134為高電平，字線使能信號158為高電平。復(fù)制字線134有效使得如圖2中復(fù)制寫單元106發(fā)生復(fù)制寫“O”操作。當(dāng)復(fù)制寫“O”操作結(jié)束時，寫完成標(biāo)志信號136變?yōu)楦唠娖?。RS-觸發(fā)器輸出155變?yōu)榈碗娖剑琑S-觸發(fā)器進(jìn)入復(fù)位狀態(tài)。RS-觸發(fā)器的輸出155與本地時鐘經(jīng)過與門156相與后，復(fù)制字線134變?yōu)榈碗娖?，字線使能信號158變?yōu)榈碗娖健?br> 【權(quán)利要求】
1.一種適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，包括復(fù)制字線負(fù)載、復(fù)制位線負(fù)載、復(fù)制位線選擇器與復(fù)制寫驅(qū)動器、寫復(fù)制單元、狀態(tài)機(jī)、行譯碼器、存儲陣列、控制電路與預(yù)譯碼器，位線選擇器與靈敏放大器及輸入輸出電路； 復(fù)制字線負(fù)載通過復(fù)制字線(DWL)連接狀態(tài)機(jī)、寫復(fù)制單元和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器； 復(fù)制位線負(fù)載通過復(fù)制位線(DBL)連接寫復(fù)制單元，和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器； 寫復(fù)制單元通過寫完成標(biāo)志信號線(WR_DONE)連接狀態(tài)機(jī)； 狀態(tài)機(jī)通過字線使能(WL_EN)連接行譯碼器，狀態(tài)機(jī)還通過本地時鐘(LCLK)連接控制電路與預(yù)譯碼器； 行譯碼器通過多條字線(WL)連接存儲陣列和復(fù)制位線負(fù)載； 存儲陣列還通過多條位線(BL)連接復(fù)制字線負(fù)載，位線選擇器與靈敏放大器及輸入輸出電路。
2.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，所述復(fù)制位線選擇器與復(fù)制寫驅(qū)動器，模擬正常寫操作時的位線選擇器與寫驅(qū)動器。
3.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，所述寫復(fù)制單元，模擬正常寫操作時被改寫的存儲單元。
4.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，所述狀態(tài)機(jī)，為正常寫操作開始與結(jié)束之間提供狀態(tài)轉(zhuǎn)換。
5.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，在寫操作開始時，復(fù)制位線被復(fù)制位線選擇器與復(fù)制寫驅(qū)動器預(yù)沖至預(yù)充電電平VDD;根據(jù)輸入的地址，寫使能和時鐘，由控制電路與預(yù)譯碼器產(chǎn)生本地時鐘；在本地時鐘的上升沿，狀態(tài)機(jī)置位，復(fù)制字線及字線使能有效；復(fù)制字線沿復(fù)制字線負(fù)載，連接到寫復(fù)制單元和復(fù)制位線選擇器與復(fù)制寫驅(qū)動器；復(fù)制位線選擇器與復(fù)制寫驅(qū)動器將復(fù)制位線放電至低電平；復(fù)制位線將預(yù)先存儲在寫復(fù)制單元中的“I”值改寫為“O”;寫完成標(biāo)志信號有效，反饋給狀態(tài)機(jī)，將狀態(tài)機(jī)復(fù)位，復(fù)制字線與字線使能信號無效；字線使能信號的脈沖寬度等于復(fù)制字線的脈沖寬度，行譯碼器根據(jù)字線使能信號對電平字線信號進(jìn)行截取，產(chǎn)生正常寫操作時所需要的脈沖字線信號；其中復(fù)制復(fù)制位線負(fù)載用來模擬正常陣列中連接到位線上的負(fù)載，復(fù)制字線負(fù)載用來模擬正常陣列中連接到字線上的負(fù)載；當(dāng)復(fù)制字線無效時，寫復(fù)制單元中的值將被復(fù)位為“1”，同時復(fù)制位線也將被預(yù)沖至預(yù)沖電電平VDD。
6.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，寫復(fù)制單元由NMOS傳輸門(131)，復(fù)位PMOS晶體管(135)及反相器(137)組成；復(fù)位PMOS晶體管(135)的柵端連接VSS ;NM0S傳輸門(131)的柵極連接復(fù)制字線，源極連接復(fù)制位線，漏極連接存儲節(jié)點；復(fù)位PMOS晶體管(135)的源極接VDD，柵極連接VSS，漏極接存儲節(jié)點(133)和反相器(137)的輸入端，反相器(137)的輸出端連接寫完成標(biāo)志信號線。
7.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，復(fù)制位線選擇器與復(fù)制寫驅(qū)動器包括復(fù)制預(yù)充電PMOS管(141 )、復(fù)制位線選擇器NMOS管(142)和復(fù)制寫驅(qū)動器NMOS管(144);復(fù)制寫驅(qū)動器NMOS管(144)的柵端接VDD，源端接VSS，漏極接復(fù)制寫位線；復(fù)制字線連接復(fù)制位線選擇器NMOS管(142)的柵極，復(fù)制預(yù)充電PMOS管(141)的源極連接VDD，復(fù)制預(yù)充電PMOS管(141)的柵極連接復(fù)制位線和復(fù)制位線選擇器NMOS管(142)的漏極，復(fù)制位線選擇器NMOS管(142)的源極連接復(fù)制字線。
8.如權(quán)利要求1所述的適用于靜態(tài)隨機(jī)存儲器的寫復(fù)制電路，其特征在于，狀態(tài)機(jī)由反相器(151)、第一或非門(152)、第二或非門(153)與門(156)和緩沖器(157)組成；本地時鐘連接反相器(151)的輸入端，反相器(151)的輸入端連接第一或非門(152)的一個輸入端，第一或非門(152)的輸出端連接到第二或非門(153)的一個輸入端,第二或非門(153)的另一個輸入端連接寫完成標(biāo)志信號線，第二或非門(153)的輸出端連接或非門(154)的一個輸入端和與門(156)的一個輸入端，與門(156)的另一個輸入端連接本地時鐘；與門(156)的輸出端連接緩沖器(157)的輸入端和復(fù)制字線，緩沖器(157)的輸出端連接字線使能 信號。
【文檔編號】G11C11/419GK103871461SQ201410126264
【公開日】2014年6月18日 申請日期:2014年3月31日 優(yōu)先權(quán)日:2014年3月31日
【發(fā)明者】熊保玉, 拜福君 申請人:西安華芯半導(dǎo)體有限公司