一種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法
【專(zhuān)利摘要】本發(fā)明提供一種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法，依次包括以下步驟：1】存儲(chǔ)器芯片檢測(cè)；2】板級(jí)功能性測(cè)試；3】板級(jí)性能測(cè)試；4】整機(jī)級(jí)驗(yàn)證；5】綜合分析評(píng)價(jià)；本發(fā)明為國(guó)產(chǎn)化存儲(chǔ)器在航空武器系統(tǒng)上的應(yīng)用進(jìn)行了基礎(chǔ)環(huán)境適應(yīng)性驗(yàn)證，能夠驗(yàn)證各種存儲(chǔ)器單一內(nèi)存單元故障，單一內(nèi)存單元反轉(zhuǎn)故障，單元間耦合故障內(nèi)存故障，單元敏化故障，單元邏輯值經(jīng)過(guò)一些周期由于漏電而改變的數(shù)據(jù)保持故障，為航空武器系統(tǒng)的國(guó)產(chǎn)化研制提供了有利保障。
【專(zhuān)利說(shuō)明】—種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于航空電子電路測(cè)試領(lǐng)域，涉及一種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法。
【背景技術(shù)】
[0002]隨著航空武器系國(guó)產(chǎn)化日益緊迫需求，作為核心信息載體的存儲(chǔ)器，其類(lèi)型多、應(yīng)用廣，在武器系統(tǒng)中占據(jù)著舉足輕重的作用和地位；目前應(yīng)用武器裝備國(guó)產(chǎn)化的迫切需求，國(guó)內(nèi)多家科研機(jī)構(gòu)具有國(guó)產(chǎn)化存儲(chǔ)器的研發(fā)能力，但國(guó)產(chǎn)儲(chǔ)存器普遍存在類(lèi)型多、起步晚、成熟度低的特點(diǎn)，在裝機(jī)使用前缺少有效的航空適應(yīng)性檢測(cè)方法，不能在型號(hào)研制的最初階段得以有效的監(jiān)測(cè)驗(yàn)證控制，致使航空裝備型號(hào)的研制蒙受了巨大的成本損失和進(jìn)度延誤，因此急需探索出一條科學(xué)、有效的適用于航空環(huán)境國(guó)產(chǎn)化儲(chǔ)存器的應(yīng)用驗(yàn)證方法。

【發(fā)明內(nèi)容】

[0003]為了解決【背景技術(shù)】中所存在的技術(shù)缺陷，本發(fā)明提供一種有效的適用于航空環(huán)境、安全有效的基于航空應(yīng)用的存儲(chǔ)器應(yīng)用驗(yàn)證方法。
[0004]本發(fā)明的技術(shù)解決方案是:
[0005]本發(fā)明提供一種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法，其特殊之處在于:依次包括以下步驟:
[0006]I】存儲(chǔ)器芯片檢測(cè)；
[0007]1.1】對(duì)已經(jīng)鑒定定型的存儲(chǔ)器芯片進(jìn)行ATE自動(dòng)測(cè)試設(shè)備的檢測(cè)；
[0008]1.1.1】根據(jù)存儲(chǔ)器芯片故障模型編寫(xiě)相應(yīng)的測(cè)試激勵(lì)代碼文件；
[0009]1.1.2】將測(cè)試激勵(lì)代碼文件通過(guò)ATE自動(dòng)測(cè)試設(shè)備進(jìn)行響應(yīng)以及非電特性測(cè)試；
[0010]1.2】通過(guò)步驟1.1lATE自動(dòng)測(cè)試設(shè)備的檢測(cè)結(jié)果，對(duì)存儲(chǔ)器芯片進(jìn)行分類(lèi)處理；
[0011]2】板級(jí)功能性測(cè)試；
[0012]2.1】通過(guò)采用FPGA芯片作為邏輯互連芯片以及采用信息處理芯片(DPS)作為處理器，構(gòu)建功能測(cè)試板；所述FPGA芯片和處理器連接；
[0013]2.2】將轉(zhuǎn)接插座連接至步驟2.1】中構(gòu)建的功能測(cè)試板上；
[0014]2.3】分別在轉(zhuǎn)接插座的接口處插入步驟I】中的存儲(chǔ)器芯片；
[0015]2.4】通過(guò)FPGA芯片的可編輯邏輯選擇功能，選擇性的連接存儲(chǔ)器芯片和處理器；
[0016]2.5】根據(jù)步驟2.4】的操作選擇不同處理器對(duì)不同存儲(chǔ)器芯片進(jìn)行讀、寫(xiě)、擦除功能操作測(cè)試驗(yàn)證:
[0017]2.5.1】采用狀態(tài)機(jī)控制依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)“O” ；
[0018]2.5.2】將左上至右下的對(duì)角線存儲(chǔ)單元依次改寫(xiě)為“I”并依次讀取數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不一致時(shí)，則終止操作；當(dāng)數(shù)據(jù)均正確時(shí)，則則繼續(xù)執(zhí)行；
[0019]2.5.3】依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)“I” ；
[0020]2.5.4】將左上至右下的對(duì)角線存儲(chǔ)單元依次改寫(xiě)為“O” ；[0021]2.5.5】依次讀取改寫(xiě)后的數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不一致時(shí)，則重新執(zhí)行步驟
2.5.1】至步驟2.5.4】；當(dāng)數(shù)據(jù)均正確時(shí)，則通過(guò)存儲(chǔ)器板級(jí)功能性測(cè)試；
[0022]3】板級(jí)性能測(cè)試；
[0023]3.1】通過(guò)采用航空計(jì)算機(jī)標(biāo)準(zhǔn)模塊印制板和航空典型應(yīng)用電路，構(gòu)建性能驗(yàn)證測(cè)試板；
[0024]3.2】將存儲(chǔ)器芯片焊接在性能驗(yàn)證測(cè)試板上并執(zhí)行以下步驟:
[0025]3.2.1】存儲(chǔ)塊測(cè)試；
[0026]3.2.1.1】采用狀態(tài)機(jī)依地址遞增順序依次向存儲(chǔ)單元首個(gè)地址寫(xiě)入0，向第二個(gè)地址寫(xiě)入1，同時(shí)讀取首個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入首個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0027]3.2.1.2】向第三個(gè)地址寫(xiě)入0，同時(shí)讀取第二個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入第二個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0028]3.2.1.3]比照步驟3.2.1.1]至步驟3.2.1.2]的操作，依地址遞增順序依次寫(xiě)入
0、1、0、1……進(jìn)行檢測(cè)，直至寫(xiě)完最后一個(gè)地址后，檢測(cè)所讀取的倒數(shù)第二個(gè)地址與寫(xiě)入該地址的數(shù)據(jù)是否相等，若相等則完成正向數(shù)據(jù)測(cè)試并繼續(xù)執(zhí)行以下步驟；
[0029]3.2.1.4】再?gòu)?最后一個(gè)地址開(kāi)始，按照地址遞減的次序向儲(chǔ)存單元寫(xiě)入與上次寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)，同時(shí)檢測(cè)所讀取的上一個(gè)地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)是否相等，
[0030]3.2.1.5】直至寫(xiě)入存儲(chǔ)單元首個(gè)地址，若此時(shí)讀取的第二地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)相等則完成反向數(shù)據(jù)測(cè)試并終止測(cè)試；
[0031]3.2.2】進(jìn)行讀寫(xiě)周期及指標(biāo)測(cè)試；所述讀寫(xiě)周期及指標(biāo)測(cè)試是基于讀、寫(xiě)、擦除事務(wù)的驗(yàn)證，通過(guò)定義事物的開(kāi)始、結(jié)束時(shí)間和所有與事物相關(guān)的信息作為事務(wù)屬性存儲(chǔ)；所述定義事物的事務(wù)屬性包括地址和數(shù)據(jù)；
[0032]3.2.3】進(jìn)行典型應(yīng)用驗(yàn)證；根據(jù)存儲(chǔ)器芯片的典型應(yīng)用，采用航空應(yīng)用、測(cè)試軟件和專(zhuān)用測(cè)試系統(tǒng)對(duì)性能驗(yàn)證測(cè)試板進(jìn)行典型應(yīng)用驗(yàn)證以及總線驅(qū)動(dòng)、接口電平、阻抗匹配、板內(nèi)電磁環(huán)境適應(yīng)性和級(jí)連特性的驗(yàn)證，并通過(guò)與器件手冊(cè)數(shù)據(jù)進(jìn)行對(duì)比驗(yàn)證；
[0033]4】整機(jī)級(jí)驗(yàn)證；通過(guò)將焊有存儲(chǔ)器芯片的性能驗(yàn)證測(cè)試板插入機(jī)箱進(jìn)行整機(jī)應(yīng)用驗(yàn)證；
[0034]5】綜合分析評(píng)價(jià)；通過(guò)對(duì)存儲(chǔ)器芯片在容量、讀速度、寫(xiě)速度、隨機(jī)讀寫(xiě)、接口帶載能力、航空溫度、振動(dòng)量級(jí)適應(yīng)性、功耗指標(biāo)進(jìn)行權(quán)值評(píng)價(jià)；
[0035]本發(fā)明提供一種存儲(chǔ)塊測(cè)試方法，其特殊之處在于:包括以下步驟:
[0036]I】采用狀態(tài)機(jī)依地址遞增順序依次向存儲(chǔ)單元首個(gè)地址寫(xiě)入0，向第二個(gè)地址寫(xiě)入1，同時(shí)讀取首個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入首個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0037]2】向第三個(gè)地址寫(xiě)入0，同時(shí)讀取第二個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入第二個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0038]3】比照步驟I】至步驟2】的操作，依地址遞增順序依次寫(xiě)入0、1、0、1……進(jìn)行檢測(cè)，直至寫(xiě)完最后一個(gè)地址后，檢測(cè)所讀取的倒數(shù)第二個(gè)地址與寫(xiě)入該地址的數(shù)據(jù)是否相等，若相等則完成正向數(shù)據(jù)測(cè)試并繼續(xù)執(zhí)行以下步驟；
[0039]4】再?gòu)淖詈笠粋€(gè)地址開(kāi)始，按照地址遞減的次序向儲(chǔ)存單元寫(xiě)入與上次寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)，同時(shí)檢測(cè)所讀取的上一個(gè)地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)是否相等，
[0040]5】直至寫(xiě)入存儲(chǔ)單元首個(gè)地址，若此時(shí)讀取的第二地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)相等則完成反向數(shù)據(jù)測(cè)試并終止測(cè)試。
[0041]本發(fā)明的優(yōu)點(diǎn):
[0042]本發(fā)明為國(guó)產(chǎn)化存儲(chǔ)器在航空武器系統(tǒng)上的應(yīng)用進(jìn)行了基礎(chǔ)環(huán)境適應(yīng)性驗(yàn)證，能夠驗(yàn)證各種存儲(chǔ)器單一內(nèi)存單元故障，單一內(nèi)存單元反轉(zhuǎn)故障，單元間耦合故障內(nèi)存故障，單元敏化故障，單元邏輯值經(jīng)過(guò)一些周期由于漏電而改變的數(shù)據(jù)保持故障，為航空武器系統(tǒng)的國(guó)產(chǎn)化研制提供了有利保障。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0043]圖1為本發(fā)明的流程示意圖【具體實(shí)施方式】
[0044]本發(fā)明提供一種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法，依次包括以下步驟:
[0045]I】存儲(chǔ)器芯片檢測(cè)；
[0046]1.1】對(duì)已經(jīng)鑒定定型的存儲(chǔ)器芯片進(jìn)行ATE自動(dòng)測(cè)試設(shè)備的檢測(cè)；
[0047]1.1.1】根據(jù)存儲(chǔ)器芯片故障模型編寫(xiě)相應(yīng)的測(cè)試激勵(lì)代碼文件；
[0048]1.1.2】將測(cè)試激勵(lì)代碼文件通過(guò)ATE自動(dòng)測(cè)試設(shè)備進(jìn)行響應(yīng)以及非電特性測(cè)試；
[0049]1.2】通過(guò)步驟1.1lATE自動(dòng)測(cè)試設(shè)`備的檢測(cè)結(jié)果，對(duì)存儲(chǔ)器芯片進(jìn)行分類(lèi)處理；
[0050]2】板級(jí)功能性測(cè)試；
[0051]2.1】通過(guò)采用FPGA芯片作為邏輯互連芯片以及采用信息處理芯片(DPS)作為處理器，構(gòu)建功能測(cè)試板；FPGA芯片和處理器連接；
[0052]2.2】將轉(zhuǎn)接插座連接至步驟2.1】中構(gòu)建的基于FPGA的存儲(chǔ)器功能測(cè)試板上；
[0053]2.3】分別在轉(zhuǎn)接插座的接口處插入步驟I】中的存儲(chǔ)器芯片；
[0054]2.4】通過(guò)FPGA芯片的可編輯邏輯選擇功能，選擇性的連接存儲(chǔ)器芯片和處理器；
[0055]2.5】根據(jù)步驟2.4】的操作選擇不同處理器對(duì)不同存儲(chǔ)器芯片進(jìn)行讀、寫(xiě)、擦除功能操作測(cè)試驗(yàn)證:
[0056]2.5.1】采用狀態(tài)機(jī)控制依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)“O” ；
[0057]2.5.2】將左上至右下的對(duì)角線存儲(chǔ)單元依次改寫(xiě)為“I”并依次讀取數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不一致時(shí)，則終止操作；當(dāng)數(shù)據(jù)均正確時(shí)，則則繼續(xù)執(zhí)行；
[0058]2.5.3】依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)“I” ；
[0059]2.5.4】將左上至右下的對(duì)角線存儲(chǔ)單元依次改寫(xiě)為“O” ；
[0060]2.5.5】依次讀取改寫(xiě)后的數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不一致時(shí)，則重新執(zhí)行步驟
2.5.1】至步驟2.5.4】；當(dāng)數(shù)據(jù)均正確時(shí)，則通過(guò)存儲(chǔ)器板級(jí)功能性測(cè)試；
[0061]3】板級(jí)性能測(cè)試；
[0062]3.1】通過(guò)采用航空計(jì)算機(jī)標(biāo)準(zhǔn)模塊印制板和航空典型應(yīng)用電路，構(gòu)建性能驗(yàn)證測(cè)試板；
[0063]3.2】將存儲(chǔ)器芯片焊接在性能驗(yàn)證測(cè)試板上并執(zhí)行以下步驟:
[0064]3.2.1】存儲(chǔ)塊測(cè)試；
[0065]3.2.1.1】采用狀態(tài)機(jī)依地址遞增順序依次向存儲(chǔ)單元首個(gè)地址寫(xiě)入0，向第二個(gè)地址寫(xiě)入1，同時(shí)讀取首個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入首個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0066]3.2.1.2】向第三個(gè)地址寫(xiě)入0，同時(shí)讀取第二個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入第二個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0067]3.2.1.3]比照步驟3.2.1.1]至步驟3.2.1.2]的操作，依地址遞增順序依次寫(xiě)入
0、1、0、1……進(jìn)行檢測(cè)，直至寫(xiě)完最后一個(gè)地址后，檢測(cè)所讀取的倒數(shù)第二個(gè)地址與寫(xiě)入該地址的數(shù)據(jù)是否相等，若相等則完成正向數(shù)據(jù)測(cè)試并繼續(xù)執(zhí)行以下步驟；
[0068]3.2.1.4】再?gòu)淖詈笠粋€(gè)地址開(kāi)始，按照地址遞減的次序向儲(chǔ)存單元寫(xiě)入與上次寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)，同時(shí)檢測(cè)所讀取的上一個(gè)地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)是否相等， [0069]3.2.1.5】直至寫(xiě)入存儲(chǔ)單元首個(gè)地址，若此時(shí)讀取的第二地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)相等則完成反向數(shù)據(jù)測(cè)試并終止測(cè)試；
[0070]3.2.2】進(jìn)行讀寫(xiě)周期及指標(biāo)測(cè)試；所述讀寫(xiě)周期及指標(biāo)測(cè)試是基于讀、寫(xiě)、擦除事務(wù)的驗(yàn)證，通過(guò)定義事物的開(kāi)始、結(jié)束時(shí)間和所有與事物相關(guān)的信息作為事務(wù)屬性存儲(chǔ)；所述定義事物的事務(wù)屬性包括地址和數(shù)據(jù)；
[0071]3.2.3】進(jìn)行典型應(yīng)用驗(yàn)證；根據(jù)存儲(chǔ)器芯片的典型應(yīng)用，采用航空應(yīng)用、測(cè)試軟件和專(zhuān)用測(cè)試系統(tǒng)對(duì)性能驗(yàn)證測(cè)試板進(jìn)行典型應(yīng)用驗(yàn)證以及總線驅(qū)動(dòng)、接口電平、阻抗匹配、板內(nèi)電磁環(huán)境適應(yīng)性和級(jí)連特性的驗(yàn)證，并通過(guò)與器件手冊(cè)數(shù)據(jù)進(jìn)行對(duì)比驗(yàn)證；
[0072]4】整機(jī)級(jí)驗(yàn)證；通過(guò)將焊有存儲(chǔ)器芯片的性能驗(yàn)證測(cè)試板插入機(jī)箱進(jìn)行整機(jī)應(yīng)用驗(yàn)證；
[0073]5】綜合分析評(píng)價(jià)；通過(guò)對(duì)存儲(chǔ)器芯片在容量、讀速度、寫(xiě)速度、隨機(jī)讀寫(xiě)、接口帶載能力、航空溫度、振動(dòng)量級(jí)適應(yīng)性、功耗指標(biāo)進(jìn)行權(quán)值評(píng)價(jià)。
[0074]本發(fā)明提供一種存儲(chǔ)塊測(cè)試方法，包括以下步驟:
[0075]I】采用狀態(tài)機(jī)依地址遞增順序依次向存儲(chǔ)單元首個(gè)地址寫(xiě)入0，向第二個(gè)地址寫(xiě)入1，同時(shí)讀取首個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入首個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0076]2】向第三個(gè)地址寫(xiě)入0，同時(shí)讀取第二個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入第二個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；
[0077]3】比照步驟I】至步驟2】的操作，依地址遞增順序依次寫(xiě)入0、1、0、1……進(jìn)行檢測(cè)，直至寫(xiě)完最后一個(gè)地址后，檢測(cè)所讀取的倒數(shù)第二個(gè)地址與寫(xiě)入該地址的數(shù)據(jù)是否相等，若相等則完成正向數(shù)據(jù)測(cè)試并繼續(xù)執(zhí)行以下步驟；
[0078]4】再?gòu)淖詈笠粋€(gè)地址開(kāi)始，按照地址遞減的次序向儲(chǔ)存單元寫(xiě)入與上次寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)，同時(shí)檢測(cè)所讀取的上一個(gè)地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)是否相等，
[0079]5】直至寫(xiě)入存儲(chǔ)單元首個(gè)地址，若此時(shí)讀取的第二地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)相等則完成反向數(shù)據(jù)測(cè)試并終止測(cè)試。
[0080]本發(fā)明采用專(zhuān)業(yè)化測(cè)試驗(yàn)證設(shè)備和獨(dú)創(chuàng)的測(cè)試方法，對(duì)航空應(yīng)用的不同類(lèi)別的存儲(chǔ)器依次進(jìn)行元器件鑒定項(xiàng)目抽檢、板級(jí)功能、性能驗(yàn)證、整機(jī)級(jí)級(jí)航空應(yīng)用驗(yàn)證的測(cè)試驗(yàn)證，能夠充分完整的驗(yàn)證器件的航空適應(yīng)性，具體如下:
[0081]1.鑒定項(xiàng)目抽檢
[0082]對(duì)已鑒定定型存儲(chǔ)器芯片的相關(guān)鑒定項(xiàng)目根據(jù)航空工程應(yīng)用中出現(xiàn)過(guò)的故障及隱患等因素進(jìn)行隨機(jī)抽查檢測(cè)，根據(jù)芯片故障模型編寫(xiě)相應(yīng)的測(cè)試激勵(lì)代碼文件通過(guò)ATE自動(dòng)測(cè)試設(shè)備進(jìn)行響應(yīng)以及其它非電特性測(cè)試；[0083]2.板級(jí)功能測(cè)試
[0084]2.1功能驗(yàn)證板
[0085]采用Xilinx公司的XCV400-6BG432I FPGA芯片作為邏輯互連芯片、TI公司的TMS32C6713BPYPA167作為信息處理芯片，采用轉(zhuǎn)接插座連接存儲(chǔ)器芯片到基于FPGA的存儲(chǔ)器功能測(cè)試板，在轉(zhuǎn)接插座上接入不同的存儲(chǔ)器芯片，通過(guò)FPGA可編程邏輯可以選擇性的連接存儲(chǔ)器芯片和處理器，F(xiàn)PGA與處理器TMS32C6713BPYPA167直接相連，與處理器插座可以通過(guò)FPGA有選擇的連接，以選擇不同處理器對(duì)不同存儲(chǔ)器的讀、寫(xiě)、擦除功能操作測(cè)試驗(yàn)證，可同時(shí)進(jìn)行存儲(chǔ)器級(jí)連測(cè)試和對(duì)比測(cè)試，并通過(guò)串口輸出測(cè)試結(jié)果。
[0086]2.2功能驗(yàn)證方法
[0087]采用自研的轉(zhuǎn)接插座連接存儲(chǔ)器芯片到基于FPGA的存儲(chǔ)器功能測(cè)試板，在轉(zhuǎn)接插座上接入不同的存儲(chǔ)器芯片，通過(guò)FPGA可編程邏輯可以選擇性的待驗(yàn)證存儲(chǔ)器芯片和處理器，F(xiàn)PGA與處理器TMS32C6713BPYPA167直接相連，并與處理器插座可以通過(guò)FPGA有選擇的連接，以選擇不同處理器對(duì)不同存儲(chǔ)器的讀、寫(xiě)、擦除功能操作測(cè)試驗(yàn)證，可同時(shí)進(jìn)行存儲(chǔ)器級(jí)連測(cè)試和對(duì)比測(cè)試，并通過(guò)串口輸出測(cè)試結(jié)果。
[0088]采用狀態(tài)機(jī)控制依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)O ;再將對(duì)角線存儲(chǔ)單元依次全改寫(xiě)為1，寫(xiě)完后依次讀取數(shù)據(jù)進(jìn)行比較(如表I);再依地址遞增順序依次向各存儲(chǔ)單元全寫(xiě)O ;再將對(duì)角線存儲(chǔ)單元依次全改寫(xiě)為全1，寫(xiě)完后依次讀取數(shù)據(jù)進(jìn)行比較(如表2)，若均正確則通過(guò)存儲(chǔ)器功能測(cè)試；
[0089]
1 0 0 0 0 1 1 1
0 10 0 1011 0 0 10 110 1
0 0 0 1 1 1 1 0
表I表2
[0090]編譯和燒寫(xiě)適應(yīng)于對(duì)應(yīng)存儲(chǔ)器芯片電氣連接和讀寫(xiě)特I生的可編程邏輯程序，動(dòng)態(tài)連接萬(wàn)能插座以及DSP芯片實(shí)現(xiàn)對(duì)應(yīng)存儲(chǔ)器的測(cè)試硬件搭接，編寫(xiě)DSP測(cè)試軟件并采用代表性數(shù)據(jù)如00、FF、AA、55、A5、5A等按照被測(cè)件的相關(guān)讀寫(xiě)時(shí)序進(jìn)行多次的讀寫(xiě)功能測(cè)試。能夠通過(guò)單板驗(yàn)證多片不同種類(lèi)存儲(chǔ)器的功能特性。
[0091]算法固化在DSP內(nèi)部(常用的算法如走步算法、跳步算法等，對(duì)于存儲(chǔ)單元為N的存儲(chǔ)器，這些算法產(chǎn)生的測(cè)試數(shù)據(jù)量均為N2數(shù)量級(jí))，并制定相關(guān)輸入信號(hào)識(shí)別協(xié)議，當(dāng)DSP收到信號(hào)時(shí)，首先分析信號(hào)類(lèi)型，然后對(duì)不同的輸入的數(shù)據(jù)分類(lèi)進(jìn)行處理，將外部傳來(lái)的指令翻譯為DSP可識(shí)別的信號(hào)，并按參數(shù)要求生成算法，產(chǎn)生所需的測(cè)試圖形.在DSP內(nèi)部快速計(jì)算出圖形的同時(shí)以DMA的方式和被測(cè)存儲(chǔ)器高速交換數(shù)據(jù)，從而實(shí)現(xiàn)了數(shù)據(jù)產(chǎn)生和數(shù)據(jù)傳輸?shù)耐?，大大提高了測(cè)試速度.最后將測(cè)試結(jié)果保存在DSP內(nèi)部的寄存器中，為數(shù)據(jù)傳回計(jì)算機(jī)做好準(zhǔn)備。當(dāng)計(jì)算機(jī)檢測(cè)到DSP測(cè)試完成后，立即讀取保存測(cè)試結(jié)果的DSP寄存器，并將其中數(shù)據(jù)翻譯為十進(jìn)制信號(hào)，經(jīng)處理后把結(jié)果顯示出來(lái)。
[0092]3.性能測(cè)試
[0093]3.1性能驗(yàn)證測(cè)試板設(shè)計(jì)研制
[0094]性能驗(yàn)證測(cè)試板的研制需要在按航空計(jì)算機(jī)標(biāo)準(zhǔn)模塊相關(guān)要求進(jìn)行印制板研制的基礎(chǔ)上，按照該存儲(chǔ)器的類(lèi)別采用航空典型應(yīng)用電路設(shè)計(jì)，需要考慮在航空特殊總線、網(wǎng)絡(luò)等特殊環(huán)境下的應(yīng)用設(shè)計(jì)。
[0095]信息處理部分一般要求存儲(chǔ)器容量大、存取速度快，機(jī)電飛控類(lèi)的應(yīng)用的存儲(chǔ)器一般要求其電磁兼容性要求高，對(duì)于機(jī)載武器系統(tǒng)(導(dǎo)彈)類(lèi)使用的存儲(chǔ)器其使用次數(shù)少，但可靠性要求高，需要特別關(guān)注其加速度、溫度及長(zhǎng)期貯存過(guò)程中的可靠性等。
[0096]遵照被測(cè)試驗(yàn)證芯片典型應(yīng)用和航空典型應(yīng)用電路(多層高速印制板設(shè)計(jì)規(guī)則、典型處理器、總線接口、網(wǎng)絡(luò))下進(jìn)行性能驗(yàn)證板設(shè)計(jì)研制，對(duì)被驗(yàn)證芯片在正式在板焊接狀態(tài)下，進(jìn)行性能測(cè)試驗(yàn)證。進(jìn)行動(dòng)態(tài)的讀、寫(xiě)、擦除測(cè)試驗(yàn)證；進(jìn)行讀寫(xiě)速度、存儲(chǔ)容量、接口協(xié)議以及典型航空應(yīng)用的驗(yàn)證以及單應(yīng)力、多應(yīng)力環(huán)境的測(cè)試，特別是高速DDR2/3顆粒的硬件適應(yīng)性驗(yàn)證。
[0097]需要增加另外一套網(wǎng)口和串口，以進(jìn)行單板驗(yàn)證和總機(jī)驗(yàn)證下的單板監(jiān)測(cè)；增加外部處理器接入插座可以接入不同的處理器板進(jìn)行性能驗(yàn)證測(cè)試。
[0098]3.2測(cè)試驗(yàn)證方 法
[0099]3.2.1存儲(chǔ)塊測(cè)試
[0100]需要進(jìn)行高速細(xì)致的測(cè)試，因此采用狀態(tài)機(jī)進(jìn)行，依地址遞增順序依次向存儲(chǔ)單元寫(xiě)入0，向第2個(gè)地址寫(xiě)1，同時(shí)讀取第I地址并與其寫(xiě)入的數(shù)比較相等則繼續(xù)，向第3地址寫(xiě)0，同時(shí)讀取第2個(gè)地址的數(shù)據(jù)與寫(xiě)入的相比較相等則依地址遞增順序依次寫(xiě)入O與I進(jìn)行檢測(cè)直到最后一個(gè)地址；再?gòu)淖詈笠粋€(gè)地址按照地址遞減的次序向各地址寫(xiě)入與上次相反的數(shù)，而讀取前一地址的數(shù)并進(jìn)行比較……依次直到存儲(chǔ)器首地址讀寫(xiě)相等檢測(cè)完成。
[0101]據(jù)此可一次性檢查出單一存儲(chǔ)單元的邏輯值被常置為邏輯O或邏輯I及故障單元不能進(jìn)行由O到I或由I到O的轉(zhuǎn)換故障；以及向一個(gè)存儲(chǔ)單元寫(xiě)O或?qū)慖操作將使另一內(nèi)存單元的邏輯值倒置的耦合故障，一個(gè)內(nèi)存單元的寫(xiě)O或者寫(xiě)I操作將使另一內(nèi)存單元的值固定在一個(gè)確定值以及一個(gè)內(nèi)存單元的狀態(tài)受它鄰近內(nèi)存單元的狀態(tài)或者狀態(tài)變化的影響的相鄰存儲(chǔ)單元敏化故障?？梢詸z測(cè)翻轉(zhuǎn)、耦合影響等。
[0102]同時(shí)對(duì)于故障(data retention fault, DRF),內(nèi)存單元邏輯值經(jīng)過(guò)一些周期由于漏電而會(huì)改變其邏輯值，需要根據(jù)具體用途和儲(chǔ)存時(shí)間，給予一定的隔段檢測(cè)。
[0103]3.2.2讀寫(xiě)周期及指標(biāo)測(cè)試:
[0104]進(jìn)行基于讀、寫(xiě)、擦除事務(wù)的驗(yàn)證，定義事件的開(kāi)始、結(jié)束時(shí)間和所有與事件相關(guān)的信息作為事物屬性存儲(chǔ)。定義事務(wù)讀和寫(xiě)與之相關(guān)的屬性包括地址和數(shù)據(jù)；
[0105]事務(wù)可以是簡(jiǎn)單的存儲(chǔ)器讀或?qū)?，也可以是一個(gè)更復(fù)雜的數(shù)據(jù)包的傳輸，可進(jìn)行讀寫(xiě)范圍邊界測(cè)試。連續(xù)多個(gè)存儲(chǔ)單元的檫除操作，進(jìn)行統(tǒng)計(jì)特性的測(cè)試并通過(guò)外部計(jì)算機(jī)串口進(jìn)行測(cè)試結(jié)果顯示。
[0106]對(duì)于比較簡(jiǎn)單的存儲(chǔ)系統(tǒng)的讀、寫(xiě)操作，用verilog語(yǔ)言的任務(wù)就可以實(shí)現(xiàn)；對(duì)于復(fù)雜的數(shù)據(jù)結(jié)構(gòu)、復(fù)雜的測(cè)試環(huán)境或者動(dòng)態(tài)測(cè)試需要通過(guò)復(fù)雜的軟件算法來(lái)驗(yàn)證。
[0107]3.2.3典型應(yīng)用驗(yàn)證
[0108]根據(jù)存儲(chǔ)器的典型應(yīng)用，采用航空應(yīng)用、測(cè)試軟件和專(zhuān)用測(cè)試系統(tǒng)對(duì)性能驗(yàn)證板進(jìn)行典型應(yīng)用驗(yàn)證，及總線驅(qū)動(dòng)、接口電平、阻抗匹配以及板內(nèi)電磁環(huán)境適應(yīng)性以及級(jí)連等特性的驗(yàn)證，并與器件手冊(cè)數(shù)據(jù)進(jìn)行對(duì)比驗(yàn)證。
[0109]4.整機(jī)級(jí)驗(yàn)證
[0110]將性能該板插入機(jī)箱采用整機(jī)驗(yàn)證測(cè)試軟件和航空典型應(yīng)用程序環(huán)境進(jìn)行典型整機(jī)應(yīng)用驗(yàn)證。進(jìn)行存儲(chǔ)器在不同速度處理板、不同接口下與不同組件適配的情況，完成整機(jī)不同環(huán)境綜合驗(yàn)證。能夠有針對(duì)性的模擬飛行器在不同溫度梯度、振動(dòng)、加速度及沖擊下的航空環(huán)境適應(yīng)性；驗(yàn)證被驗(yàn)證芯片在特定應(yīng)用艙段中的性能特性。
[0111]5.綜合分析評(píng)價(jià)
[0112]采用專(zhuān)業(yè)化綜合分析軟件對(duì)被測(cè)芯片在容量、讀速度、寫(xiě)速度、隨機(jī)讀寫(xiě)、接口帶載能力、航空溫度、振動(dòng)量級(jí)適應(yīng)性、功耗等指標(biāo)進(jìn)行權(quán)值評(píng)價(jià)，得出驗(yàn)證結(jié)論。進(jìn)行驗(yàn)證反饋與和覆蓋率分析。
【權(quán)利要求】
1.一種基于航空應(yīng)用的國(guó)產(chǎn)化存儲(chǔ)器應(yīng)用驗(yàn)證方法，其特征在于:依次包括以下步驟: I】存儲(chǔ)器芯片檢測(cè)； . 1.1】對(duì)已經(jīng)鑒定定型的存儲(chǔ)器芯片進(jìn)行ATE自動(dòng)測(cè)試設(shè)備的檢測(cè)； . 1.1.1】根據(jù)存儲(chǔ)器芯片故障模型編寫(xiě)相應(yīng)的測(cè)試激勵(lì)代碼文件；. 1.1.2】將測(cè)試激勵(lì)代碼文件通過(guò)ATE自動(dòng)測(cè)試設(shè)備進(jìn)行響應(yīng)以及非電特性檢測(cè)； . 1.2】通過(guò)步驟1.1lATE自動(dòng)測(cè)試設(shè)備的檢測(cè)結(jié)果，對(duì)存儲(chǔ)器芯片進(jìn)行分類(lèi)處理； .2】板級(jí)功能性測(cè)試； . 2.1】通過(guò)采用FPGA芯片作為邏輯互連芯片以及采用信息處理芯片(DPS)作為處理器，構(gòu)建功能測(cè)試板；所述FPGA芯片和處理器連接； .2.2】將轉(zhuǎn)接插座連接至步驟2.1】中構(gòu)建的功能測(cè)試板上；. 2.3】分別在轉(zhuǎn)接插座的接口處插入步驟I】中的存儲(chǔ)器芯片； .2.4】通過(guò)FPGA芯片的可編輯邏輯選擇功能，選擇性的連接存儲(chǔ)器芯片和處理器； .2.5】根據(jù) 驟2.4】的操作選擇不同處理器對(duì)不同存儲(chǔ)器芯片進(jìn)行讀、寫(xiě)、擦除功能操作測(cè)試驗(yàn)證: . 2.5.1]采用狀態(tài)機(jī)控制依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)“O” ； . 2.5.2】將左上至右下的對(duì)角線存儲(chǔ)單元依次改寫(xiě)為“I”并依次讀取數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不一致時(shí)，則終止操作；當(dāng)數(shù)據(jù)均正確時(shí)，則則繼續(xù)執(zhí)行； .2.5.3】依地址遞增順序依次向各存儲(chǔ)單元寫(xiě)“I” ； . 2.5.4】將左上至右下的對(duì)角線存儲(chǔ)單元依次改寫(xiě)為“O” ； . 2.5.5】依次讀取改寫(xiě)后的數(shù)據(jù)進(jìn)行比較，若數(shù)據(jù)不一致時(shí)，則重新執(zhí)行步驟2.5.1】至步驟2.5.4】；當(dāng)數(shù)據(jù)均正確時(shí)，則通過(guò)存儲(chǔ)器板級(jí)功能性測(cè)試； . 3】板級(jí)性能測(cè)試； . 3.1】通過(guò)采用航空計(jì)算機(jī)標(biāo)準(zhǔn)模塊印制板和航空典型應(yīng)用電路，構(gòu)建性能驗(yàn)證測(cè)試板； . 3.2】將存儲(chǔ)器芯片焊接在性能驗(yàn)證測(cè)試板上并執(zhí)行以下步驟: . 3.2.1】存儲(chǔ)塊測(cè)試； .3.2.1.1】采用狀態(tài)機(jī)依地址遞增順序依次向存儲(chǔ)單元首個(gè)地址寫(xiě)入O，向第二個(gè)地址寫(xiě)入1，同時(shí)讀取首個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入首個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行；. . 3.2.1.2】向第三個(gè)地址寫(xiě)入O，同時(shí)讀取第二個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入第二個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行； . 3.2.1.3】比照步驟3.2.1.1】至步驟3.2.1.2】的操作，依地址遞增順序依次寫(xiě)入O、1、.O、I……進(jìn)行檢測(cè)，直至寫(xiě)完最后一個(gè)地址后，檢測(cè)所讀取的倒數(shù)第二個(gè)地址與寫(xiě)入該地址的數(shù)據(jù)是否相等，若相等則完成正向數(shù)據(jù)測(cè)試并繼續(xù)執(zhí)行以下步驟； .3.2.1.4】再?gòu)淖詈笠粋€(gè)地址開(kāi)始，按照地址遞減的次序向儲(chǔ)存單元寫(xiě)入與上次寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)，同時(shí)檢測(cè)所讀取的上一個(gè)地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)是否相等， . 3.2.1.5】直至寫(xiě)入存儲(chǔ)單元首個(gè)地址，若此時(shí)讀取的第二地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)相等則完成反向數(shù)據(jù)測(cè)試并終止測(cè)試； .3.2.2】進(jìn)行讀寫(xiě)周期及指標(biāo)測(cè)試；所述讀寫(xiě)周期及指標(biāo)測(cè)試是基于讀、寫(xiě)、擦除事務(wù)的驗(yàn)證，通過(guò)定義事物的開(kāi)始、結(jié)束時(shí)間和所有與事物相關(guān)的信息作為事務(wù)屬性存儲(chǔ)；所述定義事物的事務(wù)屬性包括地址和數(shù)據(jù)； . 3.2.3】進(jìn)行典型應(yīng)用驗(yàn)證；根據(jù)存儲(chǔ)器芯片的典型應(yīng)用，采用航空應(yīng)用、測(cè)試軟件和專(zhuān)用測(cè)試系統(tǒng)對(duì)性能驗(yàn)證測(cè)試板進(jìn)行典型應(yīng)用驗(yàn)證以及總線驅(qū)動(dòng)、接口電平、阻抗匹配、板內(nèi)電磁環(huán)境適應(yīng)性和級(jí)連特性的驗(yàn)證，并通過(guò)與器件手冊(cè)數(shù)據(jù)進(jìn)行對(duì)比驗(yàn)證； .4】整機(jī)級(jí)驗(yàn)證；通過(guò)將焊有存儲(chǔ)器芯片的性能驗(yàn)證測(cè)試板插入機(jī)箱進(jìn)行整機(jī)應(yīng)用驗(yàn)證； .5】綜合分析評(píng)價(jià)；通過(guò)對(duì)存儲(chǔ)器芯片在容量、讀速度、寫(xiě)速度、隨機(jī)讀寫(xiě)、接口帶載能力、航空溫度、振動(dòng)量級(jí)適應(yīng)性、功耗指標(biāo)進(jìn)行權(quán)值評(píng)價(jià)。
2.一種存儲(chǔ)塊測(cè)試方法，其特征在于:包括以下步驟: I】采用狀態(tài)機(jī)依地址遞增順序依次向存儲(chǔ)單元首個(gè)地址寫(xiě)入O，向第二個(gè)地址寫(xiě)入1，同時(shí)讀取首個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入首個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行； 2】向第三個(gè)地址寫(xiě)入O，同時(shí)讀取第二個(gè)地址，若讀取的數(shù)據(jù)與寫(xiě)入第二個(gè)地址的數(shù)據(jù)相等則繼續(xù)執(zhí)行； 3】比照步驟I】至步驟2】的操作，依地址遞增順序依次寫(xiě)入O、1、0、I……進(jìn)行檢測(cè)，直至寫(xiě)完最后一個(gè)地址后，檢測(cè)所讀取的倒數(shù)第二個(gè)地址與寫(xiě)入該地址的數(shù)據(jù)是否相等，若相等則完成正向數(shù)據(jù)測(cè)試并繼續(xù)執(zhí)行以下步驟； 4】再?gòu)淖詈笠粋€(gè)地址開(kāi)始，按照地址遞減的次序向儲(chǔ)存單元寫(xiě)入與上次寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)，同時(shí)檢測(cè)所讀取的上一個(gè)地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)是否相等， 5】直至寫(xiě)入存儲(chǔ)單元首個(gè)地址，若此時(shí)讀取的第二地址的數(shù)據(jù)與寫(xiě)入該地址的數(shù)據(jù)相等則完成反向數(shù)據(jù)測(cè)試并終止測(cè)試。
【文檔編號(hào)】G11C29/04GK103700407SQ201310688825
【公開(kāi)日】2014年4月2日 申請(qǐng)日期:2013年12月14日 優(yōu)先權(quán)日:2013年12月14日
【發(fā)明者】吳蓬勃, 梁爭(zhēng)爭(zhēng), 許少尉, 陳思宇, 張曉敏 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所