專利名稱：嵌入式閃存的失效測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，特別涉及一嵌入式閃存的失效測(cè)試方法。
背景技術(shù)：
眾所周知，存儲(chǔ)芯片的市場(chǎng)競(jìng)爭(zhēng)中非常激烈，大部份國(guó)內(nèi)外芯片制造廠都具備存儲(chǔ)芯片制造的能力，從目前的趨勢(shì)來(lái)看，測(cè)試是影響價(jià)格的關(guān)鍵因素之一。在兼顧測(cè)試可靠性的前提下，如何提高測(cè)試效率并降低測(cè)試成本，是一個(gè)非常重要的問(wèn)題。如圖1所示,嵌入式閃存的存儲(chǔ)單元陣列100由數(shù)條字線(word line)101與數(shù)條位線(bit line)102交叉所構(gòu)成。為了檢查所述字線101與交叉的位線102之間是否存在漏電或者短路。需要對(duì)存儲(chǔ)單元陣列100進(jìn)行早期失效測(cè)試(insert mortality test, IMtest)。具體來(lái)說(shuō)，早期失效測(cè)試的方法如下:步驟一:在對(duì)存儲(chǔ)單元陣列100進(jìn)行多次擦除后，對(duì)其中一條位線102a施加電壓，并對(duì)所有字線101施加電壓以開(kāi)啟所有與所述位線102a交叉的存儲(chǔ)單元的溝道，然后對(duì)位于所述位線102a上的所有存儲(chǔ)單元逐個(gè)進(jìn)行編程和讀取，如果每次讀取都是O的話，說(shuō)明每一條字線101和位線102a都不存在短路；步驟二:對(duì)其中一條字線IOla施加電壓以開(kāi)啟所述有所述字線IOla交叉的存儲(chǔ)單元的溝道，并對(duì)所有位線102施加電壓，然后對(duì)位于所述字線IOla上的所有存儲(chǔ)單元逐個(gè)編程和讀取，因?yàn)樽志€IOla和位線IOla交叉處的存儲(chǔ)單元在步驟一中已經(jīng)測(cè)試過(guò)，所以在步驟二內(nèi)，字線IOla和位線102a交叉處的存儲(chǔ)單元可以不進(jìn)行測(cè)試。如果每次讀取都是O的話，說(shuō)明每一條位線102和字線IOla都不存在短路。如果所述存儲(chǔ)單元陣列100包括m條字線101和η條位線102的話，則采用上述測(cè)試方法，至少要進(jìn)行m+n-1次測(cè)試，才能覆蓋所有的字線和位線。隨著存儲(chǔ)單元陣列越來(lái)越龐大，其包括的字線數(shù)和位線數(shù)也越來(lái)越多，采用上述失效測(cè)試方法為了覆蓋所有字線和位線，所要進(jìn)行的測(cè)試次數(shù)越來(lái)越多，完成一個(gè)嵌入式閃存的測(cè)試時(shí)間則越來(lái)越長(zhǎng)，導(dǎo)致測(cè)試效率越來(lái)越低下，從而增加了測(cè)試成本。為此，如何降低失效測(cè)試時(shí)間提高測(cè)試效率成為本領(lǐng)域技術(shù)人員丞待解決的技術(shù)問(wèn)題之一。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種嵌入式閃存的失效測(cè)試方法，以解決現(xiàn)有的嵌入式閃存測(cè)試時(shí)間長(zhǎng)、測(cè)試效率低下問(wèn)題，從而實(shí)現(xiàn)提高測(cè)試效率降低測(cè)試成本的目的。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種嵌入式閃存的失效測(cè)試方法，包括:步驟一:提供一嵌入式閃存，所述嵌入式閃存包括一存儲(chǔ)單元陣列，所述存儲(chǔ)單元陣列包括多條字線和與所述字線交叉設(shè)置的多條位線；以及步驟二:逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元?？蛇x的，在所述嵌入式閃存的失效測(cè)試方法中，所述步驟二之前還包括:對(duì)所述存儲(chǔ)單元陣列進(jìn)行多次擦除動(dòng)作?？蛇x的，在所述嵌入式閃存的失效測(cè)試方法中，對(duì)所述存儲(chǔ)單元陣列進(jìn)行200次擦除動(dòng)作。可選的，在所述嵌入式閃存的失效測(cè)試方法中，所述步驟二包括:逐個(gè)對(duì)所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元進(jìn)行編程；以及逐個(gè)對(duì)所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元進(jìn)行讀?。蝗绻硞€(gè)存儲(chǔ)單元的讀取結(jié)果為0，則判斷該存儲(chǔ)單元所對(duì)應(yīng)的字線和位線沒(méi)有短路；如果某個(gè)存儲(chǔ)單元的讀取結(jié)果為1，則判斷該存儲(chǔ)單元所對(duì)應(yīng)的字線和位線發(fā)生了短路?？蛇x的，在所述嵌入式閃存的失效測(cè)試方法中，存儲(chǔ)單元陣列還包括多條源線，所述源線位于相鄰的兩條所述字線之間?？蛇x的，在所述嵌入式閃存的失效測(cè)試方法中，對(duì)某個(gè)所述存儲(chǔ)單元進(jìn)行所述編程包括:對(duì)于該存儲(chǔ)單元所對(duì)應(yīng)的位線施加第一編程電壓，并對(duì)該存儲(chǔ)單元所對(duì)應(yīng)的字線施加第二編程電壓，同時(shí)對(duì)該存儲(chǔ)單元所對(duì)應(yīng)的源線施加第三編程電壓?？蛇x的，在所述嵌入式閃存的失效測(cè)試方法中，所述第一編程電壓為IV 1.5V，所述第二編程電壓為1.8V 2.2V，所述第三編程電壓為IOV 12V?？蛇x的，在所述嵌入式閃存的失效測(cè)試方法中，對(duì)某個(gè)所述存儲(chǔ)單元進(jìn)行所述讀取包括:對(duì)于該存儲(chǔ)單元所對(duì)應(yīng)的位線施加第一讀取電壓，并對(duì)該存儲(chǔ)單元所對(duì)應(yīng)的字線施加第二讀取電壓，同時(shí)將該存儲(chǔ)單元所對(duì)應(yīng)的源線接地。可選的，在所述嵌入式閃存的失效測(cè)試方法中，所述第一讀取電壓為IV 1.5V，所述第二編程電壓為IV 1.5V。采用本發(fā)明的嵌入式閃存的失效測(cè)試方法，只需要逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元，就可以覆蓋所有的字線和位線。也就是說(shuō)，如果所述存儲(chǔ)單元陣列包括m條字線和η條位線的話，只需要測(cè)試max (m，n)次，就可以測(cè)試到所有的字線和位線的組合了。相對(duì)于現(xiàn)有技術(shù)來(lái)說(shuō)，測(cè)試的次數(shù)大大降低了，因此可以有效減少測(cè)試時(shí)間，從而實(shí)現(xiàn)了提高測(cè)試效率降低測(cè)試成本的目的。


圖1是現(xiàn)有技術(shù)中的嵌入式閃存的存儲(chǔ)單元陣列的俯視圖；圖2為本發(fā)明一實(shí)施例的嵌入式閃存的失效測(cè)試方法的流程圖；圖3為本發(fā)明一實(shí)施例的嵌入式閃存的存儲(chǔ)單元陣列的俯視圖；圖4為本發(fā)明一實(shí)施例的嵌入式閃存的失效測(cè)試方法的示意圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出嵌入式閃存的失效測(cè)試方法作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
圖2為本發(fā)明一實(shí)施例的嵌入式閃存的失效測(cè)試方法的流程圖。步驟一:提供一嵌入式閃存；如圖3所示，所述嵌入式閃存包括一存儲(chǔ)單元陣列200，所述存儲(chǔ)單元陣列200包括m條字線201、η條位線202和s條源線203, m、η和s均為大于等于I的整數(shù)。其中，每條源線203均位于相鄰的兩條字線201之間，且所述字線201和源線203均與所述位線202
交叉設(shè)置。每一條源線203和與其相鄰的一條字線201以及與所述源線203交叉的一條位線202組成一存儲(chǔ)單元204，其中源線203作為存儲(chǔ)單元204的源極，所述位線202作為存儲(chǔ)單元204的漏極，而字線201則作為存儲(chǔ)單元204的柵極。因此，相鄰的兩條字線201和與其交叉的一條位線202之間存在兩個(gè)存儲(chǔ)單元，這兩個(gè)存儲(chǔ)單元共用一條源線。步驟二:對(duì)所述存儲(chǔ)單元陣列進(jìn)行多次擦除動(dòng)作；對(duì)所有存儲(chǔ)單元進(jìn)行多次擦除動(dòng)作，以模擬內(nèi)嵌式閃存的實(shí)際使用情況，優(yōu)選的，對(duì)所述存儲(chǔ)單元陣列進(jìn)行200次擦除動(dòng)作。步驟三:逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元。首先，如圖4所示，對(duì)所述存儲(chǔ)單元陣列其中一條對(duì)角線AA’上的每個(gè)存儲(chǔ)單元進(jìn)行編程；具體到某一個(gè)存儲(chǔ)單元204a來(lái)說(shuō),對(duì)于該存儲(chǔ)單元204a所對(duì)應(yīng)的位線202a施加第一編程電壓，并對(duì)該存儲(chǔ)單元204a所對(duì)應(yīng)的字線201a施加第二編程電壓，同時(shí)對(duì)該存儲(chǔ)單元204a所對(duì)應(yīng)的源線203a施加第三編程電壓，將電子編程到所述存儲(chǔ)單元204a中。優(yōu)選的，所述第一編程電壓為IV 1.5V，所述第二編程電壓為1.8V 2.2V，所述第三編程電壓為IOV 12V。然后，逐個(gè)對(duì)所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元進(jìn)行讀??；具體到某一個(gè)存儲(chǔ)單元204a來(lái)說(shuō),對(duì)于該存儲(chǔ)單元204a所對(duì)應(yīng)的位線202a施加第一讀取電壓，并對(duì)該存儲(chǔ)單元204a所對(duì)應(yīng)的字線201a施加第二讀取電壓，同時(shí)將該存儲(chǔ)單元204a所對(duì)應(yīng)的源線203a接地。優(yōu)選的，所述第一讀取電壓為IV 1.5V，所述第二編程電壓為IV 1.5V。如果某個(gè)存儲(chǔ)單元204a的讀取結(jié)果為0，則判斷該存儲(chǔ)單元204a所對(duì)應(yīng)的字線201a和位線202a沒(méi)有短路；如果某個(gè)存儲(chǔ)單元204a的讀取結(jié)果為1，則判斷該存儲(chǔ)單元204a所對(duì)應(yīng)的字線201a和位線202a發(fā)生了短路。因?yàn)閷?duì)角線AA’上的所有存儲(chǔ)單元對(duì)應(yīng)了所有的字線201和位線202，當(dāng)對(duì)角線AA’上的每個(gè)存儲(chǔ)單元完成編程和讀取后，就覆蓋了所有的字線201和位線202。對(duì)于具有m條字線201和η條位線202存儲(chǔ)單元陣列來(lái)說(shuō),其對(duì)角線ΑΑ’上一共包括max (m,n)個(gè)存儲(chǔ)單元，也就是說(shuō)，總共要完成max (m, η)次測(cè)試,就完成了 m條字線201和η條位線202是否存在短路的測(cè)試。應(yīng)當(dāng)理解的是，逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的另一條對(duì)角線ΒΒ’上的每個(gè)存儲(chǔ)單元，亦可實(shí)施本發(fā)明的目的。綜上所述，采用上述測(cè)試方法，只需要逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元，就可以覆蓋所有的字線和位線。也就是說(shuō)，如果所述存儲(chǔ)單元陣列包括m條字線和η條位線的話，只需要測(cè)試max (m，n)次，就可以測(cè)試到所有的字線和位線的組合了。相對(duì)于現(xiàn)有技術(shù)來(lái)說(shuō)，測(cè)試的次數(shù)大大降低了，因此可以有效減少測(cè)試時(shí)間，從而實(shí)現(xiàn)了提高測(cè)試效率降低測(cè)試成本的目的。上述描述僅是對(duì)本發(fā)明較佳實(shí)施例的描述，并非對(duì)本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書(shū)的保護(hù)范圍。
權(quán)利要求
1.一種嵌入式閃存的失效測(cè)試方法，包括: 步驟一:提供一嵌入式閃存，所述嵌入式閃存包括一存儲(chǔ)單元陣列，所述存儲(chǔ)單元陣列包括多條字線和與所述字線交叉設(shè)置的多條位線；以及 步驟二:逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元。
2.按權(quán)利要求1所述的嵌入式閃存的失效測(cè)試方法，其特征在于，所述步驟二之前還包括:對(duì)所述存儲(chǔ)單元陣列進(jìn)行多次擦除動(dòng)作。
3.按權(quán)利要求2所述的嵌入式閃存的失效測(cè)試方法，其特征在于，對(duì)所述存儲(chǔ)單元陣列進(jìn)行200次擦除動(dòng)作。
4.按權(quán)利要求1所述的嵌入式閃存的失效測(cè)試方法，其特征在于，所述步驟二包括: 逐個(gè)對(duì)所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元進(jìn)行編程；以及 逐個(gè)對(duì)所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元進(jìn)行讀取； 如果某個(gè)存儲(chǔ)單元的讀取結(jié)果為0，則判斷該存儲(chǔ)單元所對(duì)應(yīng)的字線和位線沒(méi)有短路； 如果某個(gè)存儲(chǔ)單元的讀取結(jié)果為1，則判斷該存儲(chǔ)單元所對(duì)應(yīng)的字線和位線發(fā)生了短路。
5.按權(quán)利要求4所述的嵌入式閃存的失效測(cè)試方法，其特征在于，存儲(chǔ)單元陣列還包括多條源線，所述源線位于相鄰的兩條所述字線之間。
6.按權(quán)利要求5所述的嵌入式閃存的失效測(cè)試方法，其特征在于，對(duì)某個(gè)所述存儲(chǔ)單元進(jìn)行所述編程包括:對(duì)于該存儲(chǔ)單元所對(duì)應(yīng)的位線施加第一編程電壓，并對(duì)該存儲(chǔ)單元所對(duì)應(yīng)的字線施加第二編程電壓，同時(shí)對(duì)該存儲(chǔ)單元所對(duì)應(yīng)的源線施加第三編程電壓。
7.按權(quán)利要求6所述的嵌入式閃存的失效測(cè)試方法，其特征在于，所述第一編程電壓為IV 1.5V，所述第二編程電壓為1.8V 2.2V，所述第三編程電壓為IOV 12V。
8.按權(quán)利要求5所述的嵌入式閃存的失效測(cè)試方法，其特征在于，對(duì)某個(gè)所述存儲(chǔ)單元進(jìn)行所述讀取包括:對(duì)于該存儲(chǔ)單元所對(duì)應(yīng)的位線施加第一讀取電壓，并對(duì)該存儲(chǔ)單元所對(duì)應(yīng)的字線施加第二讀取電壓，同時(shí)將該存儲(chǔ)單元所對(duì)應(yīng)的源線接地。
9.按權(quán)利要求8所述的嵌入式閃存的失效測(cè)試方法，其特征在于，所述第一讀取電壓為IV 1.5V，所述第二編程電壓為IV 1.5V。
全文摘要
本發(fā)明提供了一種嵌入式閃存的失效測(cè)試方法，包括步驟一提供一嵌入式閃存，所述嵌入式閃存包括一存儲(chǔ)單元陣列，所述存儲(chǔ)單元陣列包括多條字線和與所述字線交叉設(shè)置的多條位線；以及步驟二逐個(gè)測(cè)試所述存儲(chǔ)單元陣列的一條對(duì)角線上的每個(gè)存儲(chǔ)單元。采用上述嵌入式閃存的失效測(cè)試方法，只需要測(cè)試存儲(chǔ)單元陣列對(duì)角線上的存儲(chǔ)單元，就可以測(cè)試到所有的字線和位線的組合了。相對(duì)于現(xiàn)有技術(shù)來(lái)說(shuō)，可以有效減少測(cè)試時(shí)間，從而實(shí)現(xiàn)了提高測(cè)試效率降低測(cè)試成本的目的。
文檔編號(hào)G11C29/12GK103093832SQ201310060909
公開(kāi)日2013年5月8日 申請(qǐng)日期2013年2月26日 優(yōu)先權(quán)日2013年2月26日
發(fā)明者吳瑋 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司